JPS59133439A - 半導体集積回路化測光回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体集積回路化測光回路に関し、特にフォ
トダイオード（ＳＰＤ）、　　フォトトラン７スタ等の
光電変換素子を使用し、この光電変換素子番こより変換
された電気信号（光電流）を高入力インピーダンス演算
増幅器（以下オペアンプと略す）で増巾し、かつ帰還ダ
イオードにより光電流を対数圧縮し、該対数圧縮された
電圧を測定することにより、光電流量を測定する測光回
路に関するものである。

第１図に、対数圧縮回路を使用した従来の測光回路の例
を示す。図において、ＱｌはＳＰＤ等の光電変換素子＊
　Ｑｔ＋　Ｑｔ’はオペアンプ（２）の人、出力間に接
続された対数圧縮用帰還ダイオードである。

又、図はオペアンプ回路で、トランジスタＱ３〜Ｑｓ＋
定電流源Ｉ、〜！３．コンデンサＣ１から構成され、高
入力インピーダンス化のためオペアンプ入力部にＭＯＳ
−ＦＦ、ＴＱ３．Ｑ、を使用したものである。このトラ
ン／スタＱ、、Ｑ、は通常、半導体集積回路化測光回路
ではＰ−チャネルＭＯ８，−ＦＥＴが使用される。又、
ＱＢ＋　Ｑ６は初段の電圧利得設定用の定電流負荷＆　
Ｑｙは定電流源１．を負荷とする２段目のオペアンプで
ありｓ　Ｑａはインピーダンス変換用出力トランクスタ
である。またＶｒｅｆ　　はバイアス電圧設定用の基準
電圧である。

従来回路の概略動作は下記の通りである。

光電変換素子Ｑ１に照射された光信号は、光電変換され
て光電流となるが、この変換素子９重に流れる光電流１
ｐは１通常オペアンプａ（１の入力電流がピコアンペア
オーダーで無視できるため、圧縮ダイオードＱ２に流れ
る。これによりダイオードＱ２ではｋＴ ＶＢｖ２−　　　　／　　　　）贋　　Ｊヱ９　　　　
　１ｓ （但しに：ボルツマン定数、Ｔ：絶対温度。

■ｓ＝ダイオードの飽和電流） で表わされる電圧降下を生じる。これにより光電流Ｉｐ
は圧縮用ダイオードＱｔにより対数圧縮された電圧とし
てオペアンプ出力（トランジスタＱ８のエミッタ）に生
じ、本回路の出力電圧Ｖｏとなる。そしてこの出力電圧
■０は下記式（１）により表わされる。

ｋＴ　　　　　　Ｉｐ Ｖｏ　、　Ｖｒｅｆ　−１−Ｖｉｖｌ　−Ｖｒｅｆ　＋
　／　１ｍ　−Ｈ、、、、、、（１１従って、同一光電
流に対する圧縮電圧の信号出力をあげるには、ダイオー
ドを直列に多段接続し、光電流ＩＰの変化１こ対する出
力電圧Ｖｏの信号振巾を大きくとる必要がある。このた
め５／Ｎをあげることが必要な機器、及び微少信号電圧
を扱う機器（カメラ等）では、圧縮ダイオードを２段等
の多段構成とすることが望ましく、又、そのような場合
が多い。

しかるにこの場合、バッテリ使用機器等で、電源電圧が
低い電圧（１，５Ｖ〜３ｖ）シか使えない機器では、オ
ペアンプ回路−の出力回路の回路方式により、最低動作
電源電圧は制限される。即ち、ダイオードを多段接続す
ることにより、オペアンプ出力電圧は増大するため２オ
ペアンプの出力ダイナミックレンジとしては、十電源と
オペアンプ出力間の電位差を大きくする必要がある。第
１図に示す従来回路での最低動作電源電圧Ｖｃｃｍｉｎ
は圧縮ダイオードが多段接続された場合、下記の式で表
わされる。

Ｖｃｏｎｉｎ　−Ｖｏ　４−　ＶＢＫ　（ｇ）　＋　Ｖ
ＱｍＣ２）−Ｖｒｅｆ　＋ｎ−”／、　ｊ’ｎｎ＋Ｖｎ
ｚ（ａｌ　＋ＶＯ１ｌＯｔ）＝ｆ２１（但しｎ：圧縮ダ
イオード段数〕 従ってＳ／Ｎを改善するために圧縮ダイオードの段数を
いくつふやせるかは、電源電圧Ｖｃｃとオペアンフ出力
ｖＯトノ間ノ必要動作ｌ［圧Ｖｎｔ（ｓ）　＋　ＶＱｍ
Ｃ１ｔ）をいかに下げ、出力ダイナミックレンジを広げ
られるかにより決定される。

このような点を考えた場合、従来回路では、エミツタフ
オロウートランクスタＱａのベース・エミッタ間電圧Ｖ
ｉｖの制限をうけ、またＶｒｅｆ令５００ｍＶの場合、
通常の２段圧縮ダイオードでは、最低動作電源電圧Ｖｃ
ｅ而ｎは２．５〜２．６■が限界であった。

本発明は、上記のような測光回路で必要とされる検出電
圧レベルに応じて１通常用いられる一段のみの対数圧縮
回路でな（、圧縮ダイオードを直列に多段接続すること
により、−走光電流値に対する圧縮電圧出力をあげる場
合であって１例えばカメラ用ＩＣ等のバッテリのように
電源電圧が低く、該低い電圧で動作することが必要とさ
れる場合に特に有効な手段を提供しよつというものであ
る。

即ち１本発明はオペアンプ内での信号の位相まわりを抑
えるより、エミッタフォロワｎｐｎ　トランジスタ、エ
ミッタフォロワｐｎｐトランジスタの複合接続によるレ
ベルシフト回路をオペアンプ出力回路に使用することに
より、オペアンプの２段目出力（トランジスタ（７のコ
レクタ出力）から見た入力インピーダンスを８とすこと
なく、しかもオペアンプの出力と電源電圧Ｖｃｅ間の信
号ダイナミックレンジをＶａｓ４）だけできまる構成に
することにより、多段接続された圧縮ダイオードの場合
でも安定な動作の確保及び最低動作電源電圧の低下がで
きる半導体集積回路化測光回路を提供することを目的と
している。

第２図に本発明の一実施例による半導体集積回路化測光
回路を示す。

第２図において、トランジスタＱ、〜Ｑａ＝及び電流源
１１〜■３までは第１図に示す従来回路と同じである。

本実施例は、従来回路ではトランジスタＱ８のみで構成
されていたエミッタフォロワ段を、同図に示すｎｐｎ　
）ランジスタＱ♂＊Ｐ”Ｐ　ＦランジメタＱ９及び定電
流源１．、　Ｉ番より成るレベルシフト回路（２００）
で構成したことが特長である。

本実施例の回路動作は、従来回路での説明と同じである
が、レベルシフト回路（２００）により、オペアンプ出
力（トランジスタＱ９の二定ツタ出力）と電源電圧Ｖｃ
ｅ間の回路動作に必要な電圧は定電流源Ｉ４ノ電圧（Ｖ
ａｍ１４１）だけとなり（通常０．２Ｖ）、オペアンプ
ａ（至）の出力ダイナミックレンジが狭いことに起因す
る圧縮ダイオードの多段接続段数が制限されることは改
善された。

また１本発明の他の実施例では、トランジスタＱｓ＋Ｑ
ｅ一定電流源ｉ、、　Ｉ４１こより構成されるレベルシ
フト回路に直列にダイオードを接続することにより、オ
ペアンプ初段、２段目の回路構成に形影を与えることな
く、圧縮ダイオードの段数に応じたレベルシフトが可能
である。

なお本発明では、半導体集積回路化を考え、即ちＩＣ内
でのｐｎｐ　トランジスタの電流増巾率ｈ４゜があまり
島（できないことを考えて、上記ｎ　ｐＨトランジスタ
＋ｐｎｐｔ’ランジスタの複合接続を用いて、昼入力イ
ンピーダンスかつ低出力インピーダンスをもつレベルシ
フト回路を構成したが％ＰｎＰトランジスタの１ｉｆｅ
　（エミッタ接地電流増巾率）が高い場合、又はｐｎｐ
トランジスタのｈｆｅが低くとも、２段目出力（トラン
ジスタＱ、のコレクタ出力）に対する負荷効果及び初段
へのオフセット電圧等の影響が無視できるようであれば
ｈ　ｐ”Ｐ　　）ランジスタによる工きツタフォロワ構
成も本発明の範囲に含まれる。

以上のように、本発明によれば、高入力インピーダンス
化オペアンプの出力回路にｎｐｎ　トランジスタ＋ｐ”
ｐｌ’ランジスタの複合接続を基本としたレベルシフト
回路を付加することにより、電源−オペアンプ出力間の
必要動作電圧を低下させるようにしたので、電源電圧を
低下でき、かつ対数圧縮用ダイオードを多段接続できる
効果がある。

【図面の簡単な説明】

第１図は従来の半導体集積回路化測光回路の回路図、第
２図は本発明の一実施例による半導体集積回路化測光回
路の回路図である。 Ｑｌ・・・光電変換素子２１００・・・オペアンプ、Ｑ
ｔ、Ｑｌ・・・対数圧縮ダイオード（対数圧縮回路）％
２００・・・レベルシフト回路。 なお図中同一符号は同−又は相当部分を示す。 代理人　　　葛　　野　　信　　− 示　　　　　　　　　　　　Ｕ　ビ 〉 ０　　　ご 〉

Claims (1)

【特許請求の範囲】
1. （１）入射光の光電変換を行う光電変換素子と、該光電
   変換素子の出力を演算増幅する高入力インピーダンス演
   算増幅器と、該演算増幅器の入出力間に接続され上記光
   電変換素子からの光電流を対数圧縮する対数圧縮回路と
   を備え、上記演算増幅器はその出力段８こ上記対数圧縮
   回路の出力をレベルシフトするレベルシフト回路を有す
   ることを特徴とする半導体集積回路化測光回路。