JPS59127783A - プリンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、入力データ格納用バックアメモリを備えた
活字シリアルインパクトプリンタ、ザーマルドットプリ
ンタ、インクジェットプリンタ。

ラインプリンタ等のプリンタに関する。

従来技量 コンピュータやワードプロセッサ等の出力装置として使
用されるこれらのプリンタにおいて、ホストシステム側
からの印字文字データ、スペースデーク、キャリンジリ
ターンデータ等の入力データを、一旦バソソアメモリの
所定のアドレスに順次筒Ｏアドレスから第ｎアドレスま
で格納し、このバソファジモ１７　Ｋ格納された入力デ
ータを順次読み出して印字するものが使用されている。

そして、このようなプリンタにおいては、入力データを
キャリッジリターンデータが入力されるまでバッファメ
モリに格納し、キャリッジリターンデータの格納による
ホストシステム側へのｆ−夕受入れを拒否するビジィ信
号を、バッファメモリの第０アドレス（データを最初に
格納するアドレス）が空になるまで継続して出力するよ
うにしている。

そのため、このようなプリンタにあっては、キャリッジ
リターン動作の時間を省略して印字速度の高速化を図る
ためにオートバンク印字（両方向印字）をするようにし
た場合、最初に入力されたデータが最後に出力されるの
で゛、印字途中で゛バソファメモリの中間アドレスは空
になるが第０アドレスが空になることがない。

この関係を表で示すと第１表のようになる。

第　　１　　表 したがって、このような従来のプリンタては、バンク印
字時にバッファメモリ内のテークをすべて処理し終るま
でホストンステム側にビジィ信号が出力され、印字速度
の遅いプリンタ程ビジィ信号の出力時間が長くなる。

しかしながら、ホストシステム側は、一般にプリンタ側
からのビジィ信号が所定時間、例えば２５秒、４秒等の
時間継続すると、プリンタがエラー状態にあると判断し
て仕事を中断するようになっている。

そのため、プリンタがエラー状態でなく、単にオートバ
ック印字のためにビジィ信号を出力しているにも拘らず
、ホストシステム側かエラー状態と誤判断して仕事を中
断してし寸うという不都合が生ずる。

目　　的 この発明は上記の点に鑑みてなされたものであり、オー
トバック印字を行なった場合にも、ホスト７ステム側が
プリントエラーと誤判定して停止することのないように
したプリンタを提供することを目的とする。

構成 以下、この発明の構成を一実施例に基づいて説明する。

第１図及び第２図は、この発明を実施する活字シリアル
インパクトプリンタの外観を示す斜視図及びその外筐部
の分解斜視図である。

両図において、このプリンタの外筐部は、印字機構部及
び印字制御部を収納する本体ケース１と、カバー２及び
底板３とによって構成されて（・る。

第３図及び第４図は、このプリンタの印字機構部を示す
平面図及びそのＩＶ−ＩＶ線にｆｒ３５拡大断面図で゛
ある。

両図において、本体ケース１には、印字する用紙を巻伺
げて給送するプラテン１１を回転自在に数例けである。

このプラテン１１は、本体ケース１に固着した用紙給送
モータ（ラインフィートモータ）１２によってギヤ列１
３を介して駆動されて、自動的に用紙を給送する。

また、このプラテン１１は、両端部にノブ１４゜１５を
固着してあり、用紙装填時や用紙抜き取り時には、この
ノブ１４．１５を回すことによって手動で回転できる。

なお、このプラテン１１には、用紙を表面に押し付けろ
ために回転自在なローラ１６，１７を押圧接触させてい
る。

そして、本体ケース１に固着した２本のロット１８．１
９上には、キャリッジ２１をプラテン１１に対してその
軸方向に平行移動可能に装着して℃・ろ。

このキャリッジ２１は、その下方に装着したブー　ＩＪ
　２２　（第４図）と、本体ケース１の両側方に装着し
たプーリ２３，２４．２５及び２６と、ケース本体１に
装着した駆動モータ（スペースモータ）２７のノヤフト
２７ａの先端部に固着したプーリ２８と、これ等のプー
リ２２〜２６及び２８に張装したワイヤ２９とを介して
、スペースモータ２７によって移動される。

そのスペースモータ２７のシャツ）２７ａの後端部には
、位置検出用スリット及び原点検出用スリン１〜を有す
るスリット円板３１を固着し、このスリット円板３１を
挾んで対向する発光素子と受光素子を（＋ｉｉｉえた）
第１〜センサからなるスペースセンサ３２を配置してい
る。

このスペースセンサ３２からの回転量検出信号は、スペ
ースモータ２７の駆動制御、すなわちキャリッジ２１の
駆動制御に使用すると共に、キャリッジ２１の動作状態
の検出に使用する。

また、キャリッジ２１は、第４図に詳細を示すように、
多数の活字３４を形成した活字ホイール３５を／ヤフｌ
−３５ａの先端部に装着した、駆動モータ（セレクショ
ンモータ）３６と、ン占字ホイール３５の活字３４を叩
くハンマ３７及び図示しないハンママクネットを備えた
ハンマ組立体３８と、プラテン１１と活字ホイール３５
との間に介装されて駆動モータ（リボンフィードモータ
）３９（第３図）によって走行されろインクリボノ４０
を装填したリボンキャリッジ４１等を（Ｍｉえている。

活字ホイール３５ば、第５図にも示すように、中央ハブ
４２から放射状に延設した略同−形状の多数のスポーク
４３の先端部シこ活字３４を担持し、その中央ハブ４２
にセレクションモータ３６の／ヤフ）３５ａに嵌挿する
ゴム等からなる強化リング４４を固着している。

この活字ホイール３５を装着したセレクションモータ３
６の／ヤント３６ａの後端部にも、位置検出用スリット
及び原点検出用スリットを有するスリット円板４６を固
着し、このスリット円板４６を挾んで対向する発光素子
と受光素子を備えたフォトセンサからなるセレクション
センサ４７を配置している。

このセレクションセンサ４７がらの回転量検出信号は、
セレクションモータ３６の、駆動制御、すなわち活字ホ
イール３５の所要の活字を選択するだめの制御に使用す
る。

第６図は、この発明を実施したプリンタの制御装置の一
例を示すブロック図である。

同図において、バッファメモリであるデータハソファ５
１には、コンピュータやワートプロセノザ等のホストシ
ステム側からの印字文字テーク。

スペースデータ、キャリッジ２１（第１図）の復動（バ
ンク）を指示するキャリソジリターンデ〜り等の各種デ
ータＤＴがゲート回路５２を介して転送される。

そして、このデータバッファ５１は、ゲート回路５３か
らストロボ信号ＳＢが入力された（ＳＢ＝１）　　とき
に、ゲート回路５４からの入力アドレスＩＡにデータＤ
Ｔが１込捷れ、ストロボ信号ＳＢが入力されなし・（Ｓ
Ｂ＝Ｏ）　ときに、ゲート回路５５からの出力アドレス
ＯＡのテークＤＴが読出されろ。

フリツプフロツプ回路（以下ＩＦＦ回路」と称す）５６
は、ホスト７ステム側からストローブ信号ＳＴが入力さ
れたときにそのＱ出力がゝゝ１”に。

型出力がゝゝＯ／／になり、ストロボ制御回路５７から
リセット信号ＲＥが入力されたときにそのＱ出力がゝ゛
０″に、回出力がゝ１″になる。

そして、このＦＦ回路５６のＱ出力をビジィ信号ＢＵと
してホストンステム側に出力している。

ホストンステム側は、ビジィ信号ＢＵがゝゝｏ〃の間は
ストローブ信号ＳＴを転送しな℃・０ストロボ制御回路
５７は、ＦＦ回路５６のＱ出力がゝゝ１“になったとき
に、後述する一致回路６１から禁止信号ＳＰ＋が入力さ
れていなげれば、ストロボ信号ＳＢをゲート回路５３を
介してデータバッファ５１と入カバソファアドレスメモ
リ５８に出力し、データ書込終了後リセット信号ＲＥを
ＦＦ回路５６に出力する。　なお、後述する順序制御回
路６６から禁止信号ＳＰ２が入力されていると、リセッ
ト信号ＲＥを出力しない。

入カバソファアドレスメモリ５８は、ストロボ制御回路
５７からストロボ信号８Ｂが入力されたときに、順序制
御回路６６から禁止信号ＡＣが入力されて見・なければ
、入力アドレスＩＡをゲート回路５４を介してデータバ
ッファ５１に出力した後、その入力アドレスＩＡをイン
クリメント（＋１）される。

テーク取込み制御回路５９ば、後述するプリンタコント
ロール回路７０から処理終了信号が転送されてきたとき
に、出カバソファアドレスメモリ６０に読出し信号ＳＯ
を出力し、テークバッファ５１から出力されるデータＤ
Ｔをプリンタコントロール回路７０に転送して、出カバ
ノツプ７１す６０からの完了信号ＯＫを了知することに
よって出カバソファアドレスメモリ６０にインクリメン
ト信号を出力する。

なお、このテーク取込み制御回路５９は、後述するＣＲ
コード判別回路６３からバックモード信号ＢＭが入力さ
れた後、一致・逆転判別回路６８からモード解除信号Ｍ
Ｅが入力されるまでの間、」二連のデータ取込み制御を
中止する。

出カバソファアドレスメモリ６ｏは、データ取込み制御
回路５９から読出し信号ｓｏが入力されたときに、順序
■υ制御回路６がら禁止信号ＡＣが入力されていなけれ
ば、出方アドレスＯＡをゲート回路５５を介してデータ
バッファ５１に出方すると共に、完了信号ＯＫをデータ
取込み制御回路５９に出力した後、その出方アドレスＯ
Ａをインクリメント（＋１）される。

なお、入力バッファアドレスメモリ５８及び出カバソフ
ァアドレスメモリ６ｏはエンドラウンド（最大値の次は
０）になっており、その最大値はデータバッファ５１の
データ格納用アドレス数と同じである。

一致回路６１は、入力バッファアドレスメモリ５８から
の入力アドレスＩＡと出方バッファアドレスメモリ６０
からの出方アドレスＯＡとが一致して℃・るときに、ス
トロボ制御回路５７にストロボ信号ＳＢ及びリセット信
号ＲＥの出力を禁止する禁止信号ＳＰｌを出力する。

ＣＲコード判別回路６３は、データ判別手段であり、入
力データＤＴが予め定めたデータて′あるキャリッジリ
ターンデータであるか否かを判別して、キャリッジリタ
ーンデータが入力されたときに、バンク信号ＢＡを出力
して（・なければバック信号ＢＡを出力し、バンク信号
ＢＡを出力してし・ればバンク信号ＢＡの出力を停止し
てバンクモード信号ＢＭを出力する。

バンク開始アドレスメモリ６′４は、ＣＲコード判別回
路６３からバック信号ＢＡが入力されたとき、つまりバ
ンク信号ＢＡがハイレベルゝゝＨ／／の信号であれはそ
の立上り時に、入カバソファアドレスメモリ５８から出
力される入力アドレスＩＡを＋１した値が開始アドレス
ＳＡとしてセットされる。

バンク終了アドレスメモリ６５は、ＣＲコード判別回路
６３がらバック信号ＢＡが入力されなくなったとき、つ
まりバンク信号ＢＡがハイレベルＸＸＨ“の信号であれ
ばその立下り時に、入力バッファアドレスメモリ５８か
らの入力アドレスＩＡを−１した値が終了アドレスＥＡ
としてセントされる。

順序制御回路６６は、ＣＲコード判別回路６３からバッ
クモード信号ＢＭが入力されたときに、ストロボ制御回
路５７にリセット信号ＲＥの出力を禁止する禁止信号Ｓ
Ｐ２と、入カバソファアドレスメモリ５８及び出カバソ
ファアドレスメモリ６０に入力アドレスＩＡ及び出力ア
ドレスＯＡの出力を禁止する禁止信号ＡＣを出力する。

また、データバッファ５１に格納されたデータの並び換
え制御を実行するために、バンク開始アドレスメモリ６
４からの開始アドレスＳＡの読込み及びその開始アドレ
スＳＡをインクリメントするインクリメント信号ＩＣの
出力と、バンク終了アドレスメモリ６５からの終了アド
レスＥＡの読込み及びその終了アドレスＦＡをデクリメ
ントするデクリメント信号ＤＣの出力と、データバッフ
ァ５１へのストローブ信号ＳＢ、入力アドレスＩＡ、出
力アドレスＯＡの出力と、データバッファ５１からのテ
ークＤＴを入力して、そのデータＤＴをゲート回路５２
を介してデルタバッファ５１に出力するメモリ６７の書
込み及び読出し用制御信号ＯＰ１〜ＯＰ４の出力とを行
なう。　その詳細は後述する。

なお、この順序制御回路６６は、一致・逆転判別回路６
８からのモード解除信号ＭＥ、’ｌ″−人力された時に
、上述の禁止信号ＳＰ２．ＡＣの出力及び並び換え制御
を終了する。

一致・逆転判別回路６８は、バンク開始アドレスメモリ
５４からの開始アドレスｓＡとバンク終了アドレスメモ
リ６５からの終了アドレスＥＡとが一致（ＳＡ＝ＥＡ）
　　又は逆転（ＳＡ＞ＥＡ）ｔ。

たときに、モード１ｑｆｒ除信＋ｉ′Ｍ］！ｌを出力す
る。

これ等のバンク開始アドレスメモリ６４．バック終了ア
ドレスメモリ６５．順序制御回路６６゜メモリ６７、一
致・逆転判別回路６８によって、データ判別手段である
ＣＲコード判別回路６３の判別結果に応じて、パンツア
メモリであるデータバッファ５１に格納した入力データ
の順序を並べ換えるデータ順序変換手段を構成している
。

プリンタコントロール回路７０は、公知のようにマイク
ロコンピュータ等で構成され、データ取込み制御回路５
９を介して転送されたデータＤＴに応じて各ドライバ７
１〜７５を介してラインフィートモータ１２．スペース
モータ２７．ハンマ３７を駆動するハンママグネソｌ−
７６、セレク／ヨンモータ３６．リボンフィードモー−
夕３９　ヲＡＪＪ動して、各種の制御を実行し、入力デ
ータＤＴの処理が終了したときに処理終了信号をデータ
取込み制御回路５９に出力する。

次に、このように構成した実施例の動作につ（・て、第
７図乃至第９図をも参照して説明する。

第７図は、データバッファ５１へのデータ、！：込み制
御動作を示すフロー図である。

同図にオ℃・て、ホストンステム側からストローブ信号
ＳＴと共に入力データＤＴが転送されると、そのストロ
ーブ信号ＳＴによってＦＦ回路５６がセットされて、そ
のＱ出力がゝゝ１″になると共に、Ｑ出力で・あろビジ
ィ信号ＢＵを出力して（ＢＵ＝０）、ホストシステム側
の次のデータＤＴの出力を禁止する。

このとき、ストロボ制御回路５７は、一致回路６１から
禁止信号ＳＰ１が入力されていなければ、つ丑りデータ
バッファ５１に空アドレスがあれば、ストローブ信号Ｓ
Ｂを出力して、データハソファ５１の入カバソファアド
レスメモリ５８からの入力アトレスＩＡに入力データＤ
Ｔを格納した後、ストローブ信号ＳＢの出力を停止して
入力・・ソファアドレスメモリ５８の入力アトレスＩＡ
をインクリメント（＋１）する。

そして、ストロボ制御回路５７は、順序制御回路６６か
らの禁止信号ＳＰ２が入力されていなければ、つ丑りデ
ーク並べ換え中てなければ、ＩＩ”　Ｉ＝”回路５６に
リセット信号ＲＥを出力して、ビジィ信号ＢＵの出力を
停止しくＢＵ＝１）、次のデータＤＴの入力を待つ。

このようにして、データバッファ５１の所定のアドレス
に順次データＤＴが格納される。

第８図は、データバッファ５１に格納したデータの並べ
換え制御動作を示すフロル図である。

同図において、データＤＴが入力されろと、ＣＲコード
判別回路６３は、その入力データＤＴがキ□ヤリソジリ
ターンデータ（以下ｒＣＲテーデーと称す）であれば、
その時バック信号ＢＡを出力して℃・るかを判別して、
出力して℃・なけれはバンク信号ＢＡを出力する。

それによって、バック開始アドレスメモリ６４にそのＣ
Ｒデデーの入力アドレスＩＡより１つ後の入力アドレス
ＩＡｉ開始アドレスＳＡとしてセットする。

これに対して、バンク信号ＢＡを出力中てあれば、その
バンク信号ＢＡの出力を停止して、バンク終了アドレス
メモリ６５に、そのＣＲデークの入力アドレスＩＡより
１つ前の入力アトレスＩＡを終了アドレスＥＡとしてセ
ットし、それと共にバックモート信号ＢＭを出力する。

それによって、順序制御回路６６は、まずストロボ制御
回路５７に禁止信号ＳＰ２を出力して、ＣＲデデー書込
み処理後のビジィ状態の解除を禁止し、ビジィ信号ＢＵ
の出力を継続させる。

それと共に、入カバンファアトレスメモリ５８−乙ダＬ 及び出力アドレスメモリ６０に禁止信号ＡＣを出力して
、その入力アドレスＩＡ及び出力アドレスＯＡの出力を
禁止する。

そして、順序制御回路６６は、バンク開始アドレスメモ
リ６４の開始アドレスＳＡを読込んて、その開始アドレ
スＳＡを出力アトレスＯＡとしてデータバッファ５１に
出力して、開始アドレスＳＡのデータＤＴを読出し、メ
モリ６７に制御信号ＯＰｌを出力して、そのメモリ６７
のアドレスＭ１に開始アドレスＳＡのデータＤＴを格納
する。

また、バンク終了アドレスメモリ６５の終了アドレスＥ
Ａを読込んで、その終了アドレスＥＡを出力アドレスＯ
Ａとしてデータバッファ５１に出力して、終了アドレス
ＥＡのデータＤＴを読出し。

メモリ６７に制御信号ＯＰ２を出力して、そのメモリ６
７のアドレスＭ２に終了アドレスＥＡのデータＤＴを格
納する。

次に、メモリ６７に制御信号ＯＰ３を出力してそのアド
レスＭ２のデータＤＴを読出し、ストローブ信号ＳＢ及
び開始アドレスＳＡを入力アドレスＩＡとして夫々デー
タバッファ５１に出カシて、アドレスＭ２のデータＤＴ
をデータバッファ５１の開始アドレスＳＡに格納する。

また、メモリ６７に制御信号ＯＰ４を出力してそのアド
レスＭ＋のデータＤＴを読出し、ストローブ信号ＳＢ及
び終了アドレスＥＡを入力アトレスＩＡとして夫々デー
タバッファ５１に出力して、アドレスＭ１のデータＤＴ
をデータバッファ５１の終了アドレスＥＡに格納する。

このようにして、データバッファ５１の開始アドレスＳ
Ａと終了アドレスＦＡの各データＤＴを入れ換える。

そして、この１組のデータの入れ換え終了後、バック開
始アドレスメモリ６４にインクリメント信号ＩＣを出力
して、開始アｌ−レスＳＡをインクリメント（→−１）
し、バンク終了アドレスメモリ６５にデクリメント信号
ＤＣを出力して、終了アドレスＥＡをデクリメント（−
１）する。

このとき、一致・逆転判別回路６８からモード解除信号
ＭＥが入力されなければ、上述と同様にして、データバ
ッファ５１の開始アドレスＳＡと終了アドレスＥＡの各
データＤＴを入れ換え、開始アドレスＳＡのインクリメ
ント（＋１）及び終了アドレスＥＡのデクリメント（−
１）を行な（・、データバッファ５１内のデータＤＴの
順序を順次並べ換えろ。

そして、開始アドレスＳＡと終了アドレスＥＡとが一致
又は逆転して、一致・逆転判別回路６８からモート解除
信号ＭＥが出力されろと、順序制御回路６６は禁止信号
ＳＰ２の出力を停止し、ストロボ制御回路５７にリセッ
ト信号ＲＥの出力を許可してビジィ状態をｊＱｒ（除す
ると共に、禁止信号ＡＣの出力も停止して、データの順
序変換制御を終了する。

このようにして、バンク印字時にデータバッファ５１に
格納されたデータＤＴの順序を逆に並べ換えろ。

なお、第９図に、第６図のデータバッファ５１を制御す
る回路をマイクロコンピュータで構成した場合のデータ
書込み及びデータ順序変換制御の動作フローの一例を示
しである。

第１０図は、データバッファ５１からのデータ読出し制
御動作を示すフロー図である。

同図において、データ取込み制御回路５９ば、プリンタ
コントロール回路７０からの処理終了信号が転送される
と、ＣＲコート判別回路６３からのバックモード信号Ｂ
Ｍが入力されたときにセットサレるフラグをチェックし
てデータ並べ換え中か否かを判別し、データ並べ換え中
でなげればそのま捷、才だデータ並べ換え中てあれば一
致・逆転判別回路６８からモード解除信号Ｍ、Ｅが入力
されるまで待機した後、出カバソファアドレスメモリ６
０に読出し信号ＳＯを出力する。

そして、データバッファ５１の出力アドレスＯＡに格納
されたデータＤＴの読出しが完了したかを完了信号ＯＫ
をチェックして判別し、読出しが完了すればデータバッ
ファ５１から出力されるデータＤＴをプリンタコントロ
ール回路７０に転送して、出力バッファアトレスメモリ
６０の出力アトレスＯＡをインクリメント（＋１　）し
た後、次の処理終了信号の入力を待つ。

次に、上述のようにして実行される各制御を第２表をも
参照して具体的に説明する。　なお、データバッファ５
１のデータ格納用アドレスをＯ〜２５２とする。

第　　２　表 まず、前回アドレス２５２ＫＣＲデークが格納されてＣ
Ｒコード判別回路６３からバンク信号ＢＡが出力され、
バンク開始アドレスメモリ６４に開始アドレスＳＡとし
てアドレスＯがセントされているものとする。

そして、第２表に示す入力データＤＴが夫々の入力順て
入力されて、アドレスＯ〜２５０ｊでに印字データ（印
字文字データ又はスペースデータ）が格納され、第２５
２番目にＣＩ％データが入力されろと、そのＣＲデデー
はアドレス２５１に格納されろ。

それと共に、ＣＲコード判別回路６３からのバック信号
ＢＡの出力が停止されて、バンク開始アドレスメモリ６
５に終了アドレスＥＡとしてアドレス２５０がセットさ
れろ。

そして、順序制御回路６６によろデータ順序変換制御が
開始されて、第２表に示すように、まず開始アドレスＳ
Ａ　（ＳＡ＝０）のデータＩＡＪと終了アドレスＩｉ：
Ａ　（ＥＡ＝　２５０　）のデータｒＺＪとが入れ換え
られ、開始アドレスＳＡがインクリメ７１〜され、終了
アドレスＥＡがデクリメントされて、同様にデータ「Ｂ
」とデータｒＹＪとが入れ換えられ、このような入れ換
え動作が繰り返されて、アドレスＯ〜２５００Åカデー
クＩ）Ｔが入力順と逆の順序に並べ換えられる。

したがって、ハック印字時には、アドレスＯのデータか
ら出力されるので゛、アドレスＯがら空になり、アドレ
スＯから順次次の入力データＤＴを格納することができ
る。

この場合、データバッファ５１のデータ並べ換えに要す
る時間は極めて短時間で１例えばマイクロコンピュータ
を使用した場合でも約２　ｍ５ｅｃ以内てあり、ビジィ
信号の継続時間も短見・。

したがって、バンク印字の際にホストソステム側が誤っ
てプリンタエラーと判断することはない。

効果 以上述へたように、この発明によるプリンタは、高速の
オートバンク印字を行なうことができ、その際ホストシ
ステム１則によってフ゛リンタエラ一の誤判定をされる
恐れがない。

【図面の簡単な説明】

第１図及び第２図は、この発明を実施するプリンタの一
例を示す外観図及びその外筐部の分解図、 第３図及び第４図は、同じくその印字機構部の一例を示
す平面図及びそのｆＶ−ｆＶ線にｒＨ５断面図、 第５図は、その活字ホイールの一例を示す平面図である
。 第６図は、この発明を実施したプリンタの制御装置の一
例を示すブロック図、 第７図は、第６図のデータバッファへのデータ書込み制
御動作を示すフロー図。 第８図は、同じくデータバッファのデータ順序変換制御
動作を示すフロー図、 第９図は、同じくマイクロコンピュータによる場合のデ
ータ書込み及びデータ順序変換制御動作を示すフロー図
。 第１０図は、同じくデータバッファからのデータ読出し
制御動作を示すフロー図である。 １１・・・プラテン　１２・・・ラインフィートモータ
２トギャリッジ　２７・・・スペースモ・−タ３５・活
字ホイール ３６・セレクノヨンモータ　３７・・・ハンマ３９・・
・リボンフィードモータ ５１・　データハノファ（バッファメモリ）５７・・ス
トロボ制御回路 ５８・・・入カバソファアドレスメモリ５９・・・デー
タ取込み回路 ６０・・・出力パンファアトレスメモリ６３・・・ＣＲ
コート判別回路（データ判別手段）６４・・バンク開始
アドレスメモリ ６５・・・バンク終了アドレスメモリ ６６・・・順序制御回路　　６７・メモリ６８・・・一
致・逆転判別回路 ７０゛プリンタコントロ一ル回路 出願人　株式会社　リ　コ　− 第７図 第８図

Claims (1)

【特許請求の範囲】
1. １　人力データを一旦パンファメモリに格納し、該バッ
   クアメモリに格納した前記入力データを順次読み出して
   印字するプリンタにおいて、前記入力データが予め定め
   たデータか否かを判別するデータ判別手段と、該判別手
   段の判別結果に応じて前記バッファメモリに格納した入
   力データの順序を並べ換えるデータ順序変換手段とを設
   けたことを％徴とするプリンタ。