JPS59117828A - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPS59117828A JPS59117828A JP58234924A JP23492483A JPS59117828A JP S59117828 A JPS59117828 A JP S59117828A JP 58234924 A JP58234924 A JP 58234924A JP 23492483 A JP23492483 A JP 23492483A JP S59117828 A JPS59117828 A JP S59117828A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current source
- output
- capacitor
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000007493 shaping process Methods 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 208000033766 Prolymphocytic Leukemia Diseases 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、IC回路内に小さな領域し力)とらず、容
易にモノリシックIC化可能なコンデンサを使用するP
LL(Phase−Locked Loop)回路に関
する。
易にモノリシックIC化可能なコンデンサを使用するP
LL(Phase−Locked Loop)回路に関
する。
−・般にPLL回路は、閉ループ内で2つの信号を一定
の位相差を除いて同期させるものである。第1図は従来
のPLL回路のプロ・ンク構成を示すものであり、電圧
制御発振器(Vo I tageControlled
0scillator)lの出力信号は出力端VOC
:ourに出力されると共に、位相比較器(Phase
ColIlparator)2の第1入力端子に入力さ
れる。
の位相差を除いて同期させるものである。第1図は従来
のPLL回路のプロ・ンク構成を示すものであり、電圧
制御発振器(Vo I tageControlled
0scillator)lの出力信号は出力端VOC
:ourに出力されると共に、位相比較器(Phase
ColIlparator)2の第1入力端子に入力さ
れる。
位相比較a2の第2入力端子pc、Nには、電圧制御発
振器lの周波数と位相を同期させる比較信号が人力され
る。さらに、位相比較器2の出力は抵抗Rとコンデンサ
Cとで成る低域フィルタ3に接続されており、この低域
フィルタ3の出力信号は制御信号として電圧制御発振器
lに加えられるようになっている。
振器lの周波数と位相を同期させる比較信号が人力され
る。さらに、位相比較器2の出力は抵抗Rとコンデンサ
Cとで成る低域フィルタ3に接続されており、この低域
フィルタ3の出力信号は制御信号として電圧制御発振器
lに加えられるようになっている。
米国特許第3,714,463号明細8に示されている
初期のPLL回路では、位相比較器2がそれぞれ1つの
電流源を制御する2つの出力端を備えており、電圧制御
発振器lの出力信号の位相が比較信号の位相と同相か、
進んでいるかあるいは起れているかによって2つの電流
源が制御されて、低域フィルタ3のコンデンサCが平均
電圧に保たれるか、充電されるか又は放電されるように
なっている。このようなPLL回路は特開間第55−1
0238 h公報にも示されている。
初期のPLL回路では、位相比較器2がそれぞれ1つの
電流源を制御する2つの出力端を備えており、電圧制御
発振器lの出力信号の位相が比較信号の位相と同相か、
進んでいるかあるいは起れているかによって2つの電流
源が制御されて、低域フィルタ3のコンデンサCが平均
電圧に保たれるか、充電されるか又は放電されるように
なっている。このようなPLL回路は特開間第55−1
0238 h公報にも示されている。
このようなPLL1路において、低域フィルタ3は大き
な時定数を持たなければならないため、一般に大容量の
コンデンサCと高抵抗の抵抗Rが必要である。数値例を
あげれば数百pF〜数nFの容量のコンデンサが必要で
あり、米国特許第3,714,483号明細書では典型
例としてigFもの容量のコンデンサをあげている。と
ころが、このような大容量のコンデンサCをモノリシッ
クIC内の低域フィルタ回路内に装備するには、大きな
半導体領域を必要とするために実用上困難であるという
欠点があった。
な時定数を持たなければならないため、一般に大容量の
コンデンサCと高抵抗の抵抗Rが必要である。数値例を
あげれば数百pF〜数nFの容量のコンデンサが必要で
あり、米国特許第3,714,483号明細書では典型
例としてigFもの容量のコンデンサをあげている。と
ころが、このような大容量のコンデンサCをモノリシッ
クIC内の低域フィルタ回路内に装備するには、大きな
半導体領域を必要とするために実用上困難であるという
欠点があった。
よって、この発明の目的は小容葦のコンデンサを使用し
、容易に集積化可能なPLL回路を提供することにある
。
、容易に集積化可能なPLL回路を提供することにある
。
以下にこの発明を説明する。
この発明の上記目的は、電圧制御発振器と、第1の入力
端子に前記電圧制御発振器の出力信号が供給され、第2
の入力端子に基準信号が供給され、出力部から前記電圧
制御発振器を制御する信号を出力する位相比較器と、発
振周波数で動作し、充電電圧が前記位相比較器の出力信
号に対応して切換えられるようになっている電流源回路
で作動されるコンデンサとを設け、前記コンデンサが前
記電圧制御発振器の周波数決定要素となっていると共に
、発振周波数を決定する周期で、前記電流源によって充
電され、予め定められた充電電圧スレッショルド値に達
する毎に放電されるようになっており、前記電流源回路
の電流量が各充電時に異なる値に切換えられるようにな
っており、前記電流源回路の切換時間が前記位相比較器
の出力信号の関数で変化されるようにすることによって
達成される。
端子に前記電圧制御発振器の出力信号が供給され、第2
の入力端子に基準信号が供給され、出力部から前記電圧
制御発振器を制御する信号を出力する位相比較器と、発
振周波数で動作し、充電電圧が前記位相比較器の出力信
号に対応して切換えられるようになっている電流源回路
で作動されるコンデンサとを設け、前記コンデンサが前
記電圧制御発振器の周波数決定要素となっていると共に
、発振周波数を決定する周期で、前記電流源によって充
電され、予め定められた充電電圧スレッショルド値に達
する毎に放電されるようになっており、前記電流源回路
の電流量が各充電時に異なる値に切換えられるようにな
っており、前記電流源回路の切換時間が前記位相比較器
の出力信号の関数で変化されるようにすることによって
達成される。
この発明のPLL回路は制御ループ内に低域フィルタを
持っておらず、前述のコンデンサCは全く不要である。
持っておらず、前述のコンデンサCは全く不要である。
使用されるものは電圧制御発振器に属するコンデンサで
あり、コンデンサの容μは一般的な低域フィルタのそれ
よりも1桁もしくは2桁だけ小さくなっている。電圧制
御発振器が100KHzの周波数である場合、そのコン
デンサ容量は通常lO〜20pFの範囲である。かかる
コンデンサは何の問題なくモノリシックICに適用する
ことができる。
あり、コンデンサの容μは一般的な低域フィルタのそれ
よりも1桁もしくは2桁だけ小さくなっている。電圧制
御発振器が100KHzの周波数である場合、そのコン
デンサ容量は通常lO〜20pFの範囲である。かかる
コンデンサは何の問題なくモノリシックICに適用する
ことができる。
また、この発明のPLL回路では、電流源回路は各充電
行程の間減少された電流値に切換えられる。この発明の
特に望ましい実施例では、電流源回路は異なる電流量の
2つの並列接続された電流源で構成されており、制御端
子が位相比較器の出力に接続されているスイッチングト
ランジスタに直列に接続された電流源の方が大きい電流
量となる。電圧制御発振器のコンデンサが充電されてい
る間、電流源はスイッチングトランジスタのために遮断
される。このように周期的な鋸歯状電圧がコンデンサに
生成され、その周期は位相比較器の出力信号に依存して
いる。
行程の間減少された電流値に切換えられる。この発明の
特に望ましい実施例では、電流源回路は異なる電流量の
2つの並列接続された電流源で構成されており、制御端
子が位相比較器の出力に接続されているスイッチングト
ランジスタに直列に接続された電流源の方が大きい電流
量となる。電圧制御発振器のコンデンサが充電されてい
る間、電流源はスイッチングトランジスタのために遮断
される。このように周期的な鋸歯状電圧がコンデンサに
生成され、その周期は位相比較器の出力信号に依存して
いる。
第2図はこの発明の一実施例の回路構成図であり、破線
で囲まれた電圧制御発振器4と、排他的論理和回路で成
る位相比較器5とで構成されている。電圧制御発振器4
では、第1電圧源V、。と回路節点にとの間に周波数決
定要素としてのコンデンサ引が接続されると共に、この
回路節点Kには並列接続された電流源II及び■2の共
有端子が接続されている。また、電流源!1及び■2の
他端子は第2電圧源vSSにそれぞれ接続されており、
電流源■2の供給電流の方が電流源■1の供給電流より
も大きくなっている。そして、切換回路としてのスイッ
チングトランジスタT2が電流源■2と直列に接続され
ており、この例ではスイッチングトランジスタT2とし
て電界効果型トランジスタ(FET)を用いており、そ
のゲート端子は位相比較器5の出力に接続されている。
で囲まれた電圧制御発振器4と、排他的論理和回路で成
る位相比較器5とで構成されている。電圧制御発振器4
では、第1電圧源V、。と回路節点にとの間に周波数決
定要素としてのコンデンサ引が接続されると共に、この
回路節点Kには並列接続された電流源II及び■2の共
有端子が接続されている。また、電流源!1及び■2の
他端子は第2電圧源vSSにそれぞれ接続されており、
電流源■2の供給電流の方が電流源■1の供給電流より
も大きくなっている。そして、切換回路としてのスイッ
チングトランジスタT2が電流源■2と直列に接続され
ており、この例ではスイッチングトランジスタT2とし
て電界効果型トランジスタ(FET)を用いており、そ
のゲート端子は位相比較器5の出力に接続されている。
コンデンサC1は切換回路としての第2のスイッチング
トランジスタ↑1で短絡されるようになっており、つま
りスイッチングトランジスタTIの−・端はwSl電圧
源vDO’他端は回路節点Kにそれぞれ接続されている
。なお、この第2スイツチングトランジスタTIもこの
例では電界効果型トランジスタである。さらに、回路節
点Kにはスレッシ目ルドインパータ6の入力端子が接続
されており、インバータ7がこれに続いている。インバ
ータ7の出力端子は回路接点CPで分枝しており、一方
は第2のスイッチングトランジスタT1のゲート端子に
接続され、他方は波形を整形し周波数を半分するため、
フリッププロップ回路で成る波形整形回路としての周波
数分割回路8に入力されている。周波数分割回路8の出
力Qは電圧制御発振器4の出力端子V COo u r
に接続されると共に、位相比較器5の第1入力に接続さ
れており、位相比較器5の第2人力は比較信号入力端子
pc1.に接続されている。
トランジスタ↑1で短絡されるようになっており、つま
りスイッチングトランジスタTIの−・端はwSl電圧
源vDO’他端は回路節点Kにそれぞれ接続されている
。なお、この第2スイツチングトランジスタTIもこの
例では電界効果型トランジスタである。さらに、回路節
点Kにはスレッシ目ルドインパータ6の入力端子が接続
されており、インバータ7がこれに続いている。インバ
ータ7の出力端子は回路接点CPで分枝しており、一方
は第2のスイッチングトランジスタT1のゲート端子に
接続され、他方は波形を整形し周波数を半分するため、
フリッププロップ回路で成る波形整形回路としての周波
数分割回路8に入力されている。周波数分割回路8の出
力Qは電圧制御発振器4の出力端子V COo u r
に接続されると共に、位相比較器5の第1入力に接続さ
れており、位相比較器5の第2人力は比較信号入力端子
pc1.に接続されている。
以上のような構成において、その動作を各信号のタイム
チャートである第3図(A)〜(D)を参照して説明す
る。
チャートである第3図(A)〜(D)を参照して説明す
る。
1周期前の動作で、放電しきったコンデンサCIが並列
接続された電流源It及び■2によって充電されている
と、やがてコンデンサCIの両端電圧VC1はスイッチ
ングスレッショルド値に達する。コンデンサ電圧vC1
がこのスイッチングスレッショルド値を越えると、スイ
ッチングインバータ6は出力信号を発生し、この出力信
号はインバータ7で反転されてスイッチングトランジス
タT1をオン状態に切換える。このとき、コンデンサC
1は直ちに放電し、その結果スイッチングトランジスタ
TIは再びオフ状態に戻り、次の充電サイクルが始まる
ことになる。そして、回路節点cpで生じるパルス信号
が、電圧制御発振器8に固有の出力信号を示す。
接続された電流源It及び■2によって充電されている
と、やがてコンデンサCIの両端電圧VC1はスイッチ
ングスレッショルド値に達する。コンデンサ電圧vC1
がこのスイッチングスレッショルド値を越えると、スイ
ッチングインバータ6は出力信号を発生し、この出力信
号はインバータ7で反転されてスイッチングトランジス
タT1をオン状態に切換える。このとき、コンデンサC
1は直ちに放電し、その結果スイッチングトランジスタ
TIは再びオフ状態に戻り、次の充電サイクルが始まる
ことになる。そして、回路節点cpで生じるパルス信号
が、電圧制御発振器8に固有の出力信号を示す。
ところが、位相比較器5での位相比較では、回路節点C
Pでのパルスの周波数の50駕の周波数を持つパルス信
号が必要であるので、回路節点CPでのパルス信号は周
波数分割回路8によって周波数が50%のパルス信号に
変換される。そして、このパルス信号が第3図(A)に
示すように電圧制御発振器4の出力信号であると共に、
PLL回路の出力信号となっている。
Pでのパルスの周波数の50駕の周波数を持つパルス信
号が必要であるので、回路節点CPでのパルス信号は周
波数分割回路8によって周波数が50%のパルス信号に
変換される。そして、このパルス信号が第3図(A)に
示すように電圧制御発振器4の出力信号であると共に、
PLL回路の出力信号となっている。
第3図(B)に示すパルス信号、つまり比較信号はPL
L回路の入力端子PC1Nから供給される。
L回路の入力端子PC1Nから供給される。
電圧制御発振器4か5位相比較器5に供給されるパルス
信号は、比較信号と比べて位相がずれている。この位相
のずれのために、排他的論理和回路つまり位相比較器5
は第3図(C)に示す出力信号を発生し、この出力信号
によって電流源■2は周期的にオンオフされ、位相比較
器8によって変調されることになる。
信号は、比較信号と比べて位相がずれている。この位相
のずれのために、排他的論理和回路つまり位相比較器5
は第3図(C)に示す出力信号を発生し、この出力信号
によって電流源■2は周期的にオンオフされ、位相比較
器8によって変調されることになる。
もし電流源■2が常にオン状態であれば、つまりコンデ
ンサ引が常に電流[11及び!?の和の電流によって充
電されているならば、単純な鋸歯状電圧がコンデンサC
Iの両端に発生する。ところが、位相比較器5によるス
イッチングトランジスタT2のオンオ)のために、コン
デンサCIは1周期内で2つの異なった鋸歯状の傾斜で
充電され、第3図(D)に示すように途中で折れ曲がっ
た鋸歯状電圧となる。第1の急峻な鋸歯状傾斜ST1は
電流源it及び■2の電流和によって決められ、第2の
緩やかな鋸歯状傾斜ST2は、電流源■2がオフされた
状態で電流源11の電流のみによって決められる。電流
源■2がオフされている時間が長いほど、コンデンサC
Iをスイッチングインバータ6のスイッチングスレッシ
ョルド値THにまで充電する時間が短くなり、電圧制御
発振器4の出力周波数が高くなる。電流源!l及び1し
流源I2の電流比12/IIはループゲイン、つまり位
相比較器5の出力信号の周波数の一定量の変化に対する
電圧制御発振器4の周波数の変化の量を決定することに
なる。
ンサ引が常に電流[11及び!?の和の電流によって充
電されているならば、単純な鋸歯状電圧がコンデンサC
Iの両端に発生する。ところが、位相比較器5によるス
イッチングトランジスタT2のオンオ)のために、コン
デンサCIは1周期内で2つの異なった鋸歯状の傾斜で
充電され、第3図(D)に示すように途中で折れ曲がっ
た鋸歯状電圧となる。第1の急峻な鋸歯状傾斜ST1は
電流源it及び■2の電流和によって決められ、第2の
緩やかな鋸歯状傾斜ST2は、電流源■2がオフされた
状態で電流源11の電流のみによって決められる。電流
源■2がオフされている時間が長いほど、コンデンサC
Iをスイッチングインバータ6のスイッチングスレッシ
ョルド値THにまで充電する時間が短くなり、電圧制御
発振器4の出力周波数が高くなる。電流源!l及び1し
流源I2の電流比12/IIはループゲイン、つまり位
相比較器5の出力信号の周波数の一定量の変化に対する
電圧制御発振器4の周波数の変化の量を決定することに
なる。
第3図(A)〜(D)は2つの異なる周波数N及びf2
に対する各信号のタイムチャートであり、始めの周波数
flでは、入力端子PC1−比較信号と出力端子VCO
o、Tの電圧制御発振器4の出力信号との間には90’
の位相のずれがあり、電圧制御発振器4の出力信号の周
波数は位相比較器5の出力信号の周波数の50%となる
。次に周波数をf2に上げた場合には、比較信号と電圧
制御発振器4の出力信号との間の位相関係が変化し、そ
れに従って位相比較器5の出力信号の周波数も変化する
。この例では、コンデンサCIは各充電サイクルで電流
源It及び電流源■2の和電流でより長く充電されるよ
うになり、スイッチングインバータ6のスイッチングス
レッショルド値TIに早く達して、より高い周波数が電
圧制御発振器4の出力信号として発せられるようになる
。
に対する各信号のタイムチャートであり、始めの周波数
flでは、入力端子PC1−比較信号と出力端子VCO
o、Tの電圧制御発振器4の出力信号との間には90’
の位相のずれがあり、電圧制御発振器4の出力信号の周
波数は位相比較器5の出力信号の周波数の50%となる
。次に周波数をf2に上げた場合には、比較信号と電圧
制御発振器4の出力信号との間の位相関係が変化し、そ
れに従って位相比較器5の出力信号の周波数も変化する
。この例では、コンデンサCIは各充電サイクルで電流
源It及び電流源■2の和電流でより長く充電されるよ
うになり、スイッチングインバータ6のスイッチングス
レッショルド値TIに早く達して、より高い周波数が電
圧制御発振器4の出力信号として発せられるようになる
。
なお、従来型のPLL回路に基づいて、上述では電圧制
御発振器という名称を用いたが、実際には位相比較器5
の出力信号の周波数に従って発信周波数が決まるから、
周波数制御発振器(Duty Cycle Contr
olled 0scillator)という名称の方が
ふされしい。また、電流源If及び電流源I2の電流量
は外部抵抗によって調整され、電圧制御発振器の中心周
波数が決められる。
御発振器という名称を用いたが、実際には位相比較器5
の出力信号の周波数に従って発信周波数が決まるから、
周波数制御発振器(Duty Cycle Contr
olled 0scillator)という名称の方が
ふされしい。また、電流源If及び電流源I2の電流量
は外部抵抗によって調整され、電圧制御発振器の中心周
波数が決められる。
さらに、この発明のPLL回路では、位相比較が電圧制
御発振器の各発信周期ごとに行なわれるときだけ正しく
動作するから、例えば周波数逓倍回路のように電圧制御
発振器の発振周期の何回かに1回しか位相比較が行なわ
れないような応用例には使用できない。そして、上述の
ようにこの発明のPLL回路はいくつかの要素から成っ
ており、これら各要素には当然修正、変形等を施すこと
は容易であり、これら修正、変形例も特許請求の範囲に
含まれた形となっている。
御発振器の各発信周期ごとに行なわれるときだけ正しく
動作するから、例えば周波数逓倍回路のように電圧制御
発振器の発振周期の何回かに1回しか位相比較が行なわ
れないような応用例には使用できない。そして、上述の
ようにこの発明のPLL回路はいくつかの要素から成っ
ており、これら各要素には当然修正、変形等を施すこと
は容易であり、これら修正、変形例も特許請求の範囲に
含まれた形となっている。
以」二のようにこの発明によれば、低域フィルタを使用
せず、低域フィルタの構成に必要なコンデンサが不要と
なる。代わりに必要となるのは電圧制御発振器内のコン
デンサであり、例えば電圧制御発振器が100KHzの
周波数である場合、そのコンデンサの容量はlO〜20
pFであり、従来型の低域フィルタのコンデンサの容量
の1桁ないし2稍小さいもので済む。従って、この程度
の容量のコンデンサであれば問題なくモノリシックIC
内に作ることができる利点がある。
せず、低域フィルタの構成に必要なコンデンサが不要と
なる。代わりに必要となるのは電圧制御発振器内のコン
デンサであり、例えば電圧制御発振器が100KHzの
周波数である場合、そのコンデンサの容量はlO〜20
pFであり、従来型の低域フィルタのコンデンサの容量
の1桁ないし2稍小さいもので済む。従って、この程度
の容量のコンデンサであれば問題なくモノリシックIC
内に作ることができる利点がある。
第1図は従来のPLL回路のブロック構成を示す図、第
2図はこの発明の一実施例の回路構成図、第3図は各信
号のタイムチャートである。 1.4・・・電圧制御発振器、2.5・・・位相比較器
、3・・・低域フィルタ、6・・・スイッチングインバ
ータ、7・・・インバータ、8・・・周波数分割回路。 出願人代理人 安 形 雄 三
2図はこの発明の一実施例の回路構成図、第3図は各信
号のタイムチャートである。 1.4・・・電圧制御発振器、2.5・・・位相比較器
、3・・・低域フィルタ、6・・・スイッチングインバ
ータ、7・・・インバータ、8・・・周波数分割回路。 出願人代理人 安 形 雄 三
Claims (1)
- 【特許請求の範囲】 (+)電圧制御発振器と、第1の入力端子に前記電圧制
御発振器の出力信号が供給され、第2の入力端1′−に
基準信号が供給され、出力部から+iij記電圧制電圧
制御発振器する信号を出力する位相比較器と、発振周波
数で動作し、充電電圧が前記位相比較器の出力信号に対
応してν〕換えられるようになっている電流源回路で作
動されるコンデンサとで構成され、前記コンデンサが4
0記電圧制御発振器の周波数決定要素となっていると共
に、発振周波数を決定する周期で、前記電流源によって
充電され、−tめ定められた充電電圧スレッショルド値
に達する毎に放電されるようになっており、前記゛電流
源回路の電流量が各充電時に異なる(ifjにりJ換え
られるようになっており、前記電流源回路の切換時間が
前記位相比較器の出力信号の関数で変化されるようにな
っていることを特徴とするPLL回路。 (2)前記電流源回路が並列接続された複数の電流源で
構成されており、制御端子が前記位相比較器の出力に接
続されている第1の制御可能スイッチによって、少なく
とも前記電流源の1つが位相比較の結果に応した時間に
、各充電の間だけオンされるようになっている特許請求
の範囲第1項に記載のPLL回路。 (3)前記電流源回路が並列接続された複数の電流源で
構成されており、制御端子が前記位相比較器の出力に接
続されている第1の制御可能スイッチによって、少なく
とも前記電流源の1つが位相比較の結果に応じた時間に
、各充゛ルの間だけオフされるようになっている特許請
求の範囲第1項に記載のPLL回路。 (4)前記電流源回路が並列に接続されかつ異なる電/
を酸を有する2個の電流源で構成されており、制御電極
が前記位相比較器の出力に接続され、位相比較の結果に
応じた時間に各充゛Ik時間だけオフされる第1の制御
可能スイッチの主流部が、より大きな電流量を持ってい
る電流源と直列に接続されている特許請求の範囲第1項
に記載のPLL回路。 (5)前記コンデンサが供給電圧源と、前記電流源回路
の出力、スレッショルド回路の人力及び前記コンデンサ
を短絡する第2の制御可能スイッチに接続されている回
路節点−との間に相互に接続され、前記第2の制御可能
スイッチの制御端子が前記スレッショルド回路の出力に
接続され、前記コンデンサの充電電圧が予め定められた
スレッショルド電圧に達するイσに、前記第2の制御可
能スイッチが導通状態に切換えられて前記コンデンサを
放電するようになっている特許請求の範囲第1項に記載
のPLL回路。 (6)前記スレッショルド回路がインバータに導かれる
スレッショルドインバータで構成されており、1115
記イン八−夕の出力は前記第2の制御可能スイッチの制
御端子に接続されると共に、50%のデユーティ周期で
パルス列を出力するパルス波形整形回路の入力に接続ぎ
れ、前記パルス列が前記電圧制御発振器の出力信号を形
成すると共に、前記位相比較器の入力として供給される
ようになっている特許請求の範囲第5項に記載のPLL
回路。 (7)前記波形整形回路が周波数分割回路で成っている
特許請求の範囲第6項に記載のPLL回路。 (8)前記周波数分割回路がフリップフロップで成って
いる特許請求の範囲第7項に記載のPLL回路。 (9)前記位相比較器が少なくとも2つの入力を有する
排他的論理和回路で成っており、前記1つの入力には前
記波形整形回路の出力信号が供給され、前記他方の入力
には基準信号が供給されるようになっており、前記排他
的論理和回路の出力が前記第1の制御可能スイッチの制
御端子に接続されている特許請求の範囲第6項に記載の
PLL回路。 (10)前記第2の制御可能スイ・ンチがスイ・ンチン
グ用トランジスタで成っており、前記トランジスタの主
流部が前記コンデンサ←こ並夕1番こ接続されると共に
、19制御電極が前記スレッシボルド回路の出力端子に
接続されている特許請求の範囲第5項に記載のPLL回
路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3246291A DE3246291C2 (de) | 1982-12-14 | 1982-12-14 | PLL-Schaltungsanordnung |
DE3246291.3 | 1982-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59117828A true JPS59117828A (ja) | 1984-07-07 |
JPH0740666B2 JPH0740666B2 (ja) | 1995-05-01 |
Family
ID=6180645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58234924A Expired - Lifetime JPH0740666B2 (ja) | 1982-12-14 | 1983-12-13 | Pll回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4570131A (ja) |
JP (1) | JPH0740666B2 (ja) |
DE (1) | DE3246291C2 (ja) |
IT (1) | IT1169377B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691175A (en) * | 1985-11-14 | 1987-09-01 | Motorola, Inc. | Adaptive phase locked loop having a variable locking rate |
US5136264A (en) * | 1990-12-05 | 1992-08-04 | At&T Bell Laboratories | Transmitter including an fsk modulator having a switched capacitor |
KR100263032B1 (ko) * | 1998-04-28 | 2000-08-01 | 김덕중 | 가변주파수를 가진 링 발진기 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160226A (en) * | 1981-03-30 | 1982-10-02 | Fujitsu Ltd | Pll circuit having plural voltage-controlled oscillators |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
US3924202A (en) * | 1974-08-21 | 1975-12-02 | Rca Corp | Electronic oscillator |
JPS5510238A (en) * | 1978-07-07 | 1980-01-24 | Citizen Watch Co Ltd | Rll circuit |
-
1982
- 1982-12-14 DE DE3246291A patent/DE3246291C2/de not_active Expired
-
1983
- 1983-12-07 US US06/559,201 patent/US4570131A/en not_active Expired - Lifetime
- 1983-12-09 IT IT49475/83A patent/IT1169377B/it active
- 1983-12-13 JP JP58234924A patent/JPH0740666B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160226A (en) * | 1981-03-30 | 1982-10-02 | Fujitsu Ltd | Pll circuit having plural voltage-controlled oscillators |
Also Published As
Publication number | Publication date |
---|---|
US4570131A (en) | 1986-02-11 |
IT1169377B (it) | 1987-05-27 |
DE3246291A1 (de) | 1984-06-14 |
JPH0740666B2 (ja) | 1995-05-01 |
DE3246291C2 (de) | 1985-12-12 |
IT8349475A0 (it) | 1983-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100985008B1 (ko) | 용량성 전하 펌프 | |
US5898336A (en) | Charging pump circuit and a phase-locked loop circuit using the same | |
US6498537B1 (en) | Phase comparison circuit having a controlled delay of an input signal | |
US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
EP0720299A1 (en) | Closed-loop frequency control of an oscillator circuit | |
JPS59117828A (ja) | Pll回路 | |
US5146188A (en) | Constant current circuit and an oscillating circuit controlled by the same | |
US20020075083A1 (en) | Oscillator | |
JP4005436B2 (ja) | パルス信号発生回路 | |
JP2718068B2 (ja) | 振幅制御台形波発生装置 | |
JP3638696B2 (ja) | Vco回路の駆動方法及びvco回路 | |
JPH08274635A (ja) | 位相ロック回路 | |
CN113162386A (zh) | 一种适用于升压转换电路的基准电压软启动电路 | |
JP3446425B2 (ja) | 周波数同期回路 | |
EP0528769B1 (en) | A self-pulsing circuit for operating a gas-discharge lamp, particularly for use in a motor vehicle | |
JP4244397B2 (ja) | Pll回路 | |
US5214681A (en) | Frequency-divider circuit with input signal level offset control | |
KR960001076B1 (ko) | 발진 유도 회로 | |
US6384656B1 (en) | Stable frequency clock generator | |
NL7900418A (nl) | Gelijkspanningsomvormer. | |
JP3673037B2 (ja) | 波形整形回路 | |
US6680633B2 (en) | Small-sized analog generator producing clock signals | |
KR940006973Y1 (ko) | 변조가능한 발진회로 | |
JPH03174816A (ja) | Pll回路 |