JPS59112957U - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS59112957U JPS59112957U JP9925683U JP9925683U JPS59112957U JP S59112957 U JPS59112957 U JP S59112957U JP 9925683 U JP9925683 U JP 9925683U JP 9925683 U JP9925683 U JP 9925683U JP S59112957 U JPS59112957 U JP S59112957U
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- lead terminal
- lead frame
- opposite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はガラス封止型セラミックパッケージに使用され
るリードフレームとセラミック基板の斜視図、第２図は
従来のリードフレームを使用した金属細線ボンディング
した後の先端部の斜視図、第３図はその平面図、第４図
は本考案の１実施例のリードフレームを用いて金属細線
ボンディングした後の先端部の平面図である。 なお図において、１〜１４．５１〜６４・・・・・・リ
ード端子、２１・・・・・・リードフレーム、２１．２
３・・・・・・フレーム部、２４．２５・・・・・・リ
ード端子保持部、２６・・・・・・マウント基板、２７
・・・・・・セラミック基板、２８・・・・・・集積回
路素子、３１〜４４・・・・・・ボンディング線、ｌ／
、２／ 、５／ 、７／ 、Ｑ／。 ９’、１３’、１４’、５１’、５２’、５６’。 ５７’、 ５８’、 ５９’、 ６３’、 ６４’・
・・・・・変動したリード端子の位置、？１． ７２．
７６゜７７．７８，７９，８３．８４・・・・・・幅
広部である。 ” ” １４’ 、３ｔ 、ｓ′−／−ｑ’
るリードフレームとセラミック基板の斜視図、第２図は
従来のリードフレームを使用した金属細線ボンディング
した後の先端部の斜視図、第３図はその平面図、第４図
は本考案の１実施例のリードフレームを用いて金属細線
ボンディングした後の先端部の平面図である。 なお図において、１〜１４．５１〜６４・・・・・・リ
ード端子、２１・・・・・・リードフレーム、２１．２
３・・・・・・フレーム部、２４．２５・・・・・・リ
ード端子保持部、２６・・・・・・マウント基板、２７
・・・・・・セラミック基板、２８・・・・・・集積回
路素子、３１〜４４・・・・・・ボンディング線、ｌ／
、２／ 、５／ 、７／ 、Ｑ／。 ９’、１３’、１４’、５１’、５２’、５６’。 ５７’、 ５８’、 ５９’、 ６３’、 ６４’・
・・・・・変動したリード端子の位置、？１． ７２．
７６゜７７．７８，７９，８３．８４・・・・・・幅
広部である。 ” ” １４’ 、３ｔ 、ｓ′−／−ｑ’
Claims (1)
- 互いに離間した二本のフレーム部が平行に配置され、該
二本のフレーム部を接続する形状の互いに離した二本の
リード端子保持部が設けられ、該各々のリード端子保持
部にリード端子が接続され、該リード端子の該リード端
子保持部に接続されない側の先端がマウント基板の四辺
に対向配置されたリードフレームにおいて、前記マウン
ト基板の四辺の内の前記フレーム部と平行な各辺に対向
配置された前記先端に幅広部が設けられ、他の各辺に対
向配置された前記先端に前記幅広部が設けられないこと
を特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9925683U JPS59112957U (ja) | 1983-06-27 | 1983-06-27 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9925683U JPS59112957U (ja) | 1983-06-27 | 1983-06-27 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59112957U true JPS59112957U (ja) | 1984-07-30 |
Family
ID=30235300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9925683U Pending JPS59112957U (ja) | 1983-06-27 | 1983-06-27 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59112957U (ja) |
-
1983
- 1983-06-27 JP JP9925683U patent/JPS59112957U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59112957U (ja) | リ−ドフレ−ム | |
| JPS5994422U (ja) | 共振子 | |
| JPS60106375U (ja) | 外部リ−ド端子の取付構造 | |
| JPS58120665U (ja) | リ−ドフレ−ム | |
| JPS59140437U (ja) | 半導体素子接着用半田 | |
| JPS609226U (ja) | 半導体の実装用パツケ−ジ | |
| JPS5937747U (ja) | 半導体装置 | |
| JPS60106350U (ja) | 外部リ−ド端子の取付構造 | |
| JPS59171350U (ja) | 半導体素子の実装構造 | |
| JPS6057164U (ja) | 部品実装構造 | |
| JPS60179045U (ja) | チツプキヤリア型素子 | |
| JPS58193602U (ja) | サ−ミスタ | |
| JPS5988932U (ja) | 圧電共振子 | |
| JPS6061742U (ja) | 集積回路装置 | |
| JPS5815349U (ja) | 回路基板 | |
| JPS5912267U (ja) | 端子構造 | |
| JPS606229U (ja) | 半導体集積回路のパツケ−ジ | |
| JPS58144853U (ja) | 混成ｉｃ | |
| JPS6094861U (ja) | 印刷回路装置 | |
| JPS60133632U (ja) | 半導体素子の実装構造 | |
| JPS59111066U (ja) | 基板のテストポイント | |
| JPS5999401U (ja) | チツプ抵抗 | |
| JPS60103834U (ja) | リ−ドフレ−ム | |
| JPS59173362U (ja) | リ−ド接続装置 | |
| JPS5952633U (ja) | 高周波素子 |