JPS59112375A - ハ−ドコピ−装置 - Google Patents
ハ−ドコピ−装置Info
- Publication number
- JPS59112375A JPS59112375A JP57222457A JP22245782A JPS59112375A JP S59112375 A JPS59112375 A JP S59112375A JP 57222457 A JP57222457 A JP 57222457A JP 22245782 A JP22245782 A JP 22245782A JP S59112375 A JPS59112375 A JP S59112375A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- luminance
- signals
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕 ′
本発明は、ディスプレイ装置のＣＲＴ画面に表示される
像をハードコピーするハードコピー装置の改良に関する
。
像をハードコピーするハードコピー装置の改良に関する
。
従来のこの種の装置は、第１図に示すようにラスクスキ
ャン方式のＣＲＴディスプレイ装置１と、この装置１を
構成するＣＲＴ １１の画面に表示される像をハードコ
ピーするハードコピー装置２とが設けられている。ＣＲ
Ｔディスグレイ装置１は、外部計算機から送られてくる
情報を受信する受信回路１２、この受信情報を記憶する
リフレッシュメモリ１３、このリフレッシュメモリ１３
の内容を読取って輝度信号を発生するキャラクタ・ジェ
ネレータ１４、このジェネレータ１４でデータセレクト
された輝度信号に基づいてＣＲｒｌ’ｌをラスクスキャ
ンする駆動回路１５およびリフレッシ−メモリ１３に対
してリフレッシュ用タイミング信号として与え、キャラ
クタ・ジェネレータ１４に対してデータセレクト用タイ
ミング信号として与え、また駆動回路１５に対してＣＲ
Ｔ １１ ’ｉミースキャンるための同期信号として与
える信号発生回路１６等を備えている。一方、ハードコ
ピー装置２は、ＣＲＴ Ｉ Ｊに与える輝度信号を記憶
するメモリ２１、前記信号発生回路１６から出力される
同期信号と同じタイミングで信号を受けてメモリ２ノに
書込みおよび読出指令を与える制御回路２２およびメモ
リ２１より読出した内容をコピーするコピー装置２３等
を備えている。
ャン方式のＣＲＴディスプレイ装置１と、この装置１を
構成するＣＲＴ １１の画面に表示される像をハードコ
ピーするハードコピー装置２とが設けられている。ＣＲ
Ｔディスグレイ装置１は、外部計算機から送られてくる
情報を受信する受信回路１２、この受信情報を記憶する
リフレッシュメモリ１３、このリフレッシュメモリ１３
の内容を読取って輝度信号を発生するキャラクタ・ジェ
ネレータ１４、このジェネレータ１４でデータセレクト
された輝度信号に基づいてＣＲｒｌ’ｌをラスクスキャ
ンする駆動回路１５およびリフレッシ−メモリ１３に対
してリフレッシュ用タイミング信号として与え、キャラ
クタ・ジェネレータ１４に対してデータセレクト用タイ
ミング信号として与え、また駆動回路１５に対してＣＲ
Ｔ １１ ’ｉミースキャンるための同期信号として与
える信号発生回路１６等を備えている。一方、ハードコ
ピー装置２は、ＣＲＴ Ｉ Ｊに与える輝度信号を記憶
するメモリ２１、前記信号発生回路１６から出力される
同期信号と同じタイミングで信号を受けてメモリ２ノに
書込みおよび読出指令を与える制御回路２２およびメモ
リ２１より読出した内容をコピーするコピー装置２３等
を備えている。
ところで、以上のような構成をとった場合には次のよう
な欠点がある。即ち、ＣＲＴ １１に与えるべき輝度信
号はメモリ２１にも書込まれるが、このメモリ２１への
書込み周期は通常６０ｎｓと非常に高速であるため、例
えばキャラクタ・ジェネレータ１４からメモリ２ノまで
の信号線が長かったり、信号ノイズ、波形歪、反射波、
クロストーク等が存在したシすると、これらの影響を受
けて誤まった輝度信号をメモリ２１に書込んでしまう。
な欠点がある。即ち、ＣＲＴ １１に与えるべき輝度信
号はメモリ２１にも書込まれるが、このメモリ２１への
書込み周期は通常６０ｎｓと非常に高速であるため、例
えばキャラクタ・ジェネレータ１４からメモリ２ノまで
の信号線が長かったり、信号ノイズ、波形歪、反射波、
クロストーク等が存在したシすると、これらの影響を受
けて誤まった輝度信号をメモリ２１に書込んでしまう。
このため、コピー装置２３にはＣＲＴ １１の像と異な
った像がコピーされてしまう欠点がある。
った像がコピーされてしまう欠点がある。
本発明は上記実情にかんがみてなされたもので、ＣＲＴ
に与えるべき輝度信号が多少歪んでいても正しい信号に
変換してメモリに書込むことにより、ＣＲＴに表示され
る像を正確にハードコピーするハードコピー装置を提供
することにある。
に与えるべき輝度信号が多少歪んでいても正しい信号に
変換してメモリに書込むことにより、ＣＲＴに表示され
る像を正確にハードコピーするハードコピー装置を提供
することにある。
本発明は、ディスプレイ装置で使用されるタイミング信
号からそれぞれ異なる遅れ時間をもった複数の遅延クロ
ック信号を得るとともに、これらの遅延クロ、り信号を
用いてＣＲＴに与えるべき輝度信号を個別にサンプリン
グした後、多数決論理によって論理判断して輝度補正信
号を得るハードコピー装置である。
号からそれぞれ異なる遅れ時間をもった複数の遅延クロ
ック信号を得るとともに、これらの遅延クロ、り信号を
用いてＣＲＴに与えるべき輝度信号を個別にサンプリン
グした後、多数決論理によって論理判断して輝度補正信
号を得るハードコピー装置である。
第２図は本発明の一実施例を示す図である。
ＣＲＴディスゾレイ装置１は第１図のものと同様である
ので、ここではその構成の説明を省略し、以下、ハード
コピー装置３について説明する。
ので、ここではその構成の説明を省略し、以下、ハード
コピー装置３について説明する。
このハードコピー装置３は、ＣＲＴディスプレイ装置１
の信号発生回路１６がら出力される同期信号と同じタイ
ミングの信号を受けてクロ、り信号を作成して出力する
制御回路３１と、この制御回路３１から出力されるクロ
、り信号を受けてキャラクタ・ジェネレータ１４からの
輝度信号を取込んで補正処理を行なうデータ補正回路３
２と、この補正後の輝度信号を制御回路３１からの指令
信号に基づいて取込んでコピー装置３３に送出するメモ
リ３４とを備えている。このコピー装置３３から制御回
路３１へはビシ−信号が入力されている。
の信号発生回路１６がら出力される同期信号と同じタイ
ミングの信号を受けてクロ、り信号を作成して出力する
制御回路３１と、この制御回路３１から出力されるクロ
、り信号を受けてキャラクタ・ジェネレータ１４からの
輝度信号を取込んで補正処理を行なうデータ補正回路３
２と、この補正後の輝度信号を制御回路３１からの指令
信号に基づいて取込んでコピー装置３３に送出するメモ
リ３４とを備えている。このコピー装置３３から制御回
路３１へはビシ−信号が入力されている。
前記データ補正回路３２は、第３図に示すようにクロ、
り遅延回路３２１、複数のＤ形フリッゾ・フロ、ｆｓ２
２〜３２４および輝度補正信号発生回路３２５を備えて
いる。前記クロック遅延回路３２１は制御回路３ノから
のクロッ５− り信号を受けてそれぞれ異なった遅延時間をもった３種
類の遅延クロック信号ＣＰＩ〜ＣＰ３−ｉ出力する。ま
た、前記複数のＤ形フリッグ・フロッノ３２２〜３２４
は輝度信号の入力されているときにクロック信号ＣＰＩ
〜ＣＰ３が入ると立上り、クロック信号ＣＰＩ〜ＣＰ３
がなくなると立下る機能をもっている。
り遅延回路３２１、複数のＤ形フリッゾ・フロ、ｆｓ２
２〜３２４および輝度補正信号発生回路３２５を備えて
いる。前記クロック遅延回路３２１は制御回路３ノから
のクロッ５− り信号を受けてそれぞれ異なった遅延時間をもった３種
類の遅延クロック信号ＣＰＩ〜ＣＰ３−ｉ出力する。ま
た、前記複数のＤ形フリッグ・フロッノ３２２〜３２４
は輝度信号の入力されているときにクロック信号ＣＰＩ
〜ＣＰ３が入ると立上り、クロック信号ＣＰＩ〜ＣＰ３
がなくなると立下る機能をもっている。
また、輝度補正信号発生回路３２５は複数のＤ形フリッ
プ・フロッノ３２２〜３２４がら出力される２値信号を
論理的に判断して輝度補正信号を出力するものである。
プ・フロッノ３２２〜３２４がら出力される２値信号を
論理的に判断して輝度補正信号を出力するものである。
次に、以上のように構成された装置の作用を説明する。
今、キャラクタ・ノエネレータ１４からデータ補正回路
３２に人力される輝度信号りは第４図に図示点線で示す
ように例えばクロストーク等によって割れたり、歪んだ
りしているとする。図中、イは割れた波形、口は歪波形
、ハは輝度信号りのセンターをそれぞれ示している。従
って、輝度信号りのセンターハでサンプリングしてもデ
ータ誤りとなる危険がおる。そ６− こで、信号発生回路１６から制御回路３１を経て出力さ
れるクロック信号ＣＰＯを受けてクロック遅延回路３２
１は、輝度信号りのセンターハで立上りエツゾとなるよ
うな遅れをもった遅延クロック信号ｃｐ２を出力する。
３２に人力される輝度信号りは第４図に図示点線で示す
ように例えばクロストーク等によって割れたり、歪んだ
りしているとする。図中、イは割れた波形、口は歪波形
、ハは輝度信号りのセンターをそれぞれ示している。従
って、輝度信号りのセンターハでサンプリングしてもデ
ータ誤りとなる危険がおる。そ６− こで、信号発生回路１６から制御回路３１を経て出力さ
れるクロック信号ＣＰＯを受けてクロック遅延回路３２
１は、輝度信号りのセンターハで立上りエツゾとなるよ
うな遅れをもった遅延クロック信号ｃｐ２を出力する。
さらに、クロ、り遅延回路３２ノは、クロック信号ＣＰ
２よりも早゛い時点で立上る遅延クロック信号ＣＰＩお
よびクロック信号ＣＰ２よりも遅い時点で立上る遅延ク
ロック信号ＣＰ３ｉそれぞれ作成して出力する。これら
の遅延クロ、り信号ＣＰＩ〜ＣＰ３の発生タイミングは
第４図に示す通シである。そして、これらの遅延クロッ
ク信号ＣＰＩ−ＣＰ３は、輝度信号りが入力されている
各フリ、プ・フロップ３２２〜３２４のクロック端子ｃ
ｐに供給する。従って、これらのフロッグ・フロッグ３
２２〜３２４はセンターハの部分の輝度信号とその前後
の輝度信号とをそれぞれサンプリングし、第４図のよう
なタイミングをもって信号Ｄ１〜Ｄ３を出力することに
なる。そして、これらの信号１）１，１）３は輝度補正
信号発生回路３２５に入力されるが、ここでは多数決論
理に基づいて信号Ｄ１〜Ｄ３を論理判断し、下表に示す
ような輝度補正信号Ｌｏｅ得るものである。
２よりも早゛い時点で立上る遅延クロック信号ＣＰＩお
よびクロック信号ＣＰ２よりも遅い時点で立上る遅延ク
ロック信号ＣＰ３ｉそれぞれ作成して出力する。これら
の遅延クロ、り信号ＣＰＩ〜ＣＰ３の発生タイミングは
第４図に示す通シである。そして、これらの遅延クロッ
ク信号ＣＰＩ−ＣＰ３は、輝度信号りが入力されている
各フリ、プ・フロップ３２２〜３２４のクロック端子ｃ
ｐに供給する。従って、これらのフロッグ・フロッグ３
２２〜３２４はセンターハの部分の輝度信号とその前後
の輝度信号とをそれぞれサンプリングし、第４図のよう
なタイミングをもって信号Ｄ１〜Ｄ３を出力することに
なる。そして、これらの信号１）１，１）３は輝度補正
信号発生回路３２５に入力されるが、ここでは多数決論
理に基づいて信号Ｄ１〜Ｄ３を論理判断し、下表に示す
ような輝度補正信号Ｌｏｅ得るものである。
従って、以上のようなデータ補正回路３２を用いれば、
例えば第４図に示す輝度信号りに割れ波形イが存在しこ
れをａ２、ａ５とすると、このａ２、ａ５は上表に示す
ａ２、ａ５と対応していることからも明らかなように、
輝度補正信号ＬＯはそれぞれ“Ｏ”、”１″となり、第
４図に示す実線の輝度信号りと同一の波形を得ることが
できる。この結果、ハードコピー装置３においてはＣＲ
Ｔ １１の画面に表示される像と同一の像のデータをメ
モリ３４に格納することができる。
例えば第４図に示す輝度信号りに割れ波形イが存在しこ
れをａ２、ａ５とすると、このａ２、ａ５は上表に示す
ａ２、ａ５と対応していることからも明らかなように、
輝度補正信号ＬＯはそれぞれ“Ｏ”、”１″となり、第
４図に示す実線の輝度信号りと同一の波形を得ることが
できる。この結果、ハードコピー装置３においてはＣＲ
Ｔ １１の画面に表示される像と同一の像のデータをメ
モリ３４に格納することができる。
なお、本発明は上記実施例に限定されるものではない。
例えば第５図のようにデータ補正回路３２の前段に波形
整形回路３５を設ければ、第６図のように割れ波形イを
伴なった輝度信号りは波形整形によって故意にノやター
ン化した信号Ｌ′に変換できる。そして、データ補正回
路３２の７リツプ・フロッグの数および輝度補正信号発
生回路３２５の論理判断要素を増やすことにより、信号
Ｌ′よシ割れのない輝度信号を高精度に得ることができ
る。その他、本発明はその要旨を逸脱しない範囲で種々
変形して実施できる。
整形回路３５を設ければ、第６図のように割れ波形イを
伴なった輝度信号りは波形整形によって故意にノやター
ン化した信号Ｌ′に変換できる。そして、データ補正回
路３２の７リツプ・フロッグの数および輝度補正信号発
生回路３２５の論理判断要素を増やすことにより、信号
Ｌ′よシ割れのない輝度信号を高精度に得ることができ
る。その他、本発明はその要旨を逸脱しない範囲で種々
変形して実施できる。
以上詳記したように本発明によれば、ＣＲＴディスプレ
イ装置に使用されているタイミング信号からそれぞれ異
なる遅れ時間をもった複数のクロック信号を作成し、こ
のクロック信号によ９− ってＣＲＴに供給すべき輝度信号を取込んで論理判断し
輝度補正信号を得るようにしたので、輝度信号がクロス
トーク等によって多少歪んでも歪のない真の輝度信号を
得ることができる。従って、ＣＲＴの画面に表示される
画像を正確にハードコピーできるハードコピー装置を提
供できる。
イ装置に使用されているタイミング信号からそれぞれ異
なる遅れ時間をもった複数のクロック信号を作成し、こ
のクロック信号によ９− ってＣＲＴに供給すべき輝度信号を取込んで論理判断し
輝度補正信号を得るようにしたので、輝度信号がクロス
トーク等によって多少歪んでも歪のない真の輝度信号を
得ることができる。従って、ＣＲＴの画面に表示される
画像を正確にハードコピーできるハードコピー装置を提
供できる。
第１図は従来装置の構成図、第２図ないし第４図は本発
明に係るハードコピー装置の一実施例を示す図であって
、第２図は装置の全体構成図、第３図は第２図のデータ
補正回路の一具体例を示す構成図、第４図は動作タイミ
ングを示す図、第５図は本発明の他の例を示す構成図、
第６図は第５図の動作を説明するタイミング図である。 １・・・ＣＲＴディスプレイ装置、１ノ・・・ＣＲＴ
、 １６・・・信号発生回路、３・・・ハードコピー装
置、３１・・・制御回路、３２・・・データ補正回路、
３３・・・コピー装置、３４・・・メモリ、３２ノ・・
・クロック遅１０− 延回路、３２２〜３２４・・・フリ、ｆ・フロｙｆ。 ３２５・・・輝度補正信号発生回路。 出願人代理人 弁理士 鈴 江 武 彦１１− 第３図 第４図 第５図 旦 第６図 ４３７−
明に係るハードコピー装置の一実施例を示す図であって
、第２図は装置の全体構成図、第３図は第２図のデータ
補正回路の一具体例を示す構成図、第４図は動作タイミ
ングを示す図、第５図は本発明の他の例を示す構成図、
第６図は第５図の動作を説明するタイミング図である。 １・・・ＣＲＴディスプレイ装置、１ノ・・・ＣＲＴ
、 １６・・・信号発生回路、３・・・ハードコピー装
置、３１・・・制御回路、３２・・・データ補正回路、
３３・・・コピー装置、３４・・・メモリ、３２ノ・・
・クロック遅１０− 延回路、３２２〜３２４・・・フリ、ｆ・フロｙｆ。 ３２５・・・輝度補正信号発生回路。 出願人代理人 弁理士 鈴 江 武 彦１１− 第３図 第４図 第５図 旦 第６図 ４３７−
Claims (1)
- ラスクスキャン方式ディスプレイ装置のＣＲＴ画面に表
示される像をハードコピースルハートコピー装置におい
て、前記ディスグレイ装置の表示データをセレクトする
タイミング信号からクロ、り信号を得る制御回路と、こ
の制御回路から出力されるクロック信号を受けてそれぞ
れ異なる遅れ時間をもって複数の遅延クロック信号を出
力する遅延回路と、この遅延回路から出力される遅延ク
ロック信号を個別に受けて前記ディスグレイ装置のＣＲ
Ｔに供給すべき輝度信号を取込んで出力する複数の論理
回路と、これらの論理回路から出力される信号を多数決
論理によって論理判断して輝度補正信号を得る輝度補正
信号発生回路とを備え、この輝度補正信号発生回路で得
た輝度補正信号をコピー装置にコピーすることを特徴と
するハードコピー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57222457A JPS59112375A (ja) | 1982-12-18 | 1982-12-18 | ハ−ドコピ−装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57222457A JPS59112375A (ja) | 1982-12-18 | 1982-12-18 | ハ−ドコピ−装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59112375A true JPS59112375A (ja) | 1984-06-28 |
| JPH0239808B2 JPH0239808B2 (ja) | 1990-09-07 |
Family
ID=16782709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57222457A Granted JPS59112375A (ja) | 1982-12-18 | 1982-12-18 | ハ−ドコピ−装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59112375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225321A (ja) * | 1985-07-25 | 1987-02-03 | Yokogawa Electric Corp | ビデオインタフエイス装置 |
| JPS6257835U (ja) * | 1985-10-01 | 1987-04-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0551519U (ja) * | 1991-12-12 | 1993-07-09 | 富士元工業株式会社 | 曲面取り装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730475A (en) * | 1980-07-31 | 1982-02-18 | Canon Inc | Video printer |
-
1982
- 1982-12-18 JP JP57222457A patent/JPS59112375A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730475A (en) * | 1980-07-31 | 1982-02-18 | Canon Inc | Video printer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225321A (ja) * | 1985-07-25 | 1987-02-03 | Yokogawa Electric Corp | ビデオインタフエイス装置 |
| JPS6257835U (ja) * | 1985-10-01 | 1987-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239808B2 (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087828A (en) | Timing circuit for single line serial data | |
| US10999050B1 (en) | Methods and apparatus for data synchronization in systems having multiple clock and reset domains | |
| JPS59112375A (ja) | ハ−ドコピ−装置 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| US6882443B1 (en) | Pulse width position modulator and clock skew synchronizer | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| TW200406111A (en) | Regenerator circuit of serial data and method of regenerating same | |
| KR900000703B1 (ko) | 패리티(parity) 검출회로 | |
| JPS6188380A (ja) | サンプリング回路 | |
| JPH05143211A (ja) | 入力インタフエース回路 | |
| JP2777189B2 (ja) | 立体影付加処理装置 | |
| JPH0590912A (ja) | セツトアツプおよびホールド時間補正装置 | |
| JPS599516A (ja) | 急峻な波形の描写方法 | |
| JPH03202917A (ja) | プリンタの画像信号同期回路 | |
| KR920009095B1 (ko) | Iop의 오동작 방지회로 | |
| KR930000409B1 (ko) | Crtc 제어회로 | |
| JPS6160174A (ja) | 画像デ−タ変換方式 | |
| JPH05341750A (ja) | データ処理装置用ディスプレイの表示制御装置 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| KR940007821B1 (ko) | 2배폭 문자 표시방법 | |
| JP2606094B2 (ja) | 画像サンプリング回路 | |
| JPS62221275A (ja) | 拡大・縮小可能な画像処理システム | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS6012634B2 (ja) | Ｃｒｔデイスプレイ制御装置 |