JPS59106058A - Detection system of hang on microprocessor - Google Patents
Detection system of hang on microprocessorInfo
- Publication number
- JPS59106058A JPS59106058A JP57216455A JP21645582A JPS59106058A JP S59106058 A JPS59106058 A JP S59106058A JP 57216455 A JP57216455 A JP 57216455A JP 21645582 A JP21645582 A JP 21645582A JP S59106058 A JPS59106058 A JP S59106058A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset signal
- watchdog timer
- hang
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
（ａン 発明の技術分野
本発明はウオッチドックタイマ−を用いてマイクロプロ
セッサのハングを検出する方式に係り、オ
特につＩツチドノクタイマーをリセットするマイクロプ
ロセッサのリセット信号が送出されたま＼となるか又は
正常周期より早い周期で送出される場合に於けるマイク
ロプロセッサのハング検出方式に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a system for detecting a hang of a microprocessor using a watchdog timer, and particularly relates to a method for resetting a microprocessor that resets a watchdog timer. This invention relates to a hang detection method for a microprocessor in the case where a signal is sent as it is being sent or is sent at a cycle earlier than the normal cycle.
（ｂ） 従来技術と問題点
外来ノイズや電源異常等の原因によりマイクロプロセッ
サがハングした事を検出するためウオッチドックタイマ
−が使用されている。これはカウンタを使用してクロッ
クによ勺常時計数し、該カウンタが設定値以上の計数値
となった事でマイクロプロセッサがハングしたと判定し
、マイクロプロセッサに対し、ハング状態を解除する信
号としてメンマスカブル・インタラブド又はリセット信
号を送出し、マイクロプロセッサのハングを防止（する
ものである。(b) Prior Art and Problems A watchdog timer is used to detect when a microprocessor hangs due to external noise, power supply abnormality, or other causes. This uses a counter to constantly count the clock, and when the counter reaches a count value that is greater than the set value, it is determined that the microprocessor is hung, and a signal is sent to the microprocessor to release the hung state. It sends a maskable interconnected or reset signal to prevent the microprocessor from hanging.
第１図は従来のウオッチドックタイマ−を用いたマイク
ロプロセッサのハング検出回路のブロック図である。ウ
オッチドックタイマ−２は、端子ＣＬＯＣＫよシ入るク
ロックにより計数するカウンタである。ウオッチドック
タイマ−２は予め設定された数値に計数値が達すると、
回路４を経てマイクロプロセッサ１にノンマスカブル・
インクラブド又はリセット信号を送出して、マイクロブ
マイクロプロセッサ１は一定間隔でリセット信号達する
前に、該計数値をリセットする。FIG. 1 is a block diagram of a hang detection circuit for a microprocessor using a conventional watchdog timer. The watchdog timer 2 is a counter that counts based on the clock input from the terminal CLOCK. Watchdog timer 2 starts when the count reaches a preset value.
A non-maskable signal is sent to the microprocessor 1 via circuit 4.
By sending an included or reset signal, the microb microprocessor 1 resets the count value at regular intervals before the reset signal is reached.
所がマイクロプロセッサ１がリセット信号を送出したま
までハングした場合、ウオッチドックタイマ−２はリセ
ット状態のま＼となるため、マイクロプロセッサ１のハ
ング状態を解除することが出来ない。又マイクロプロセ
ッサｌのグログラム暴走等によシリセット信号の送出が
正常の周期より早くなった場合、ウオッチドックタイマ
−２の計数値がクリアされるため、やはりマイクロプロ
セッサ１のハングが検出されず、マイクロプロセッサ１
のハング状態を解除出来ないという欠点がある０
（ＣＪ 発明の目的
本発明の目的は上記欠点を除くため、マイクロプロセッ
サがリセット信号を送出したままとなった場合及び正常
時よりリセット信号送出周期が早くなった場合にもマイ
クロプロセッサにノンマスカブル・インタラブド又はリ
セット信号を送出し得るマイクロプロセッサのハング検
出方式を提供することにある。However, if the microprocessor 1 hangs while still sending out the reset signal, the watchdog timer 2 remains in the reset state, making it impossible to release the microprocessor 1 from the hung state. In addition, if the reset signal is sent earlier than the normal cycle due to the program runaway of the microprocessor 1, the count value of the watchdog timer 2 is cleared, so the hang of the microprocessor 1 is not detected, and the microprocessor processor 1
There is a disadvantage that the hang state of the microprocessor cannot be released (CJ OBJECT OF THE INVENTION The purpose of the present invention is to eliminate the above-mentioned disadvantage. It is an object of the present invention to provide a hang detection method for a microprocessor that can send a non-maskable interconnected or reset signal to the microprocessor even if the hang state occurs quickly.
（（リ 発明の構成
本発明の構成はウオッチドックタイマ−を用いてマイク
ロプロセッサのハングを検出する方式に於て、マイクロ
プロセッサが送出するウオッチドックタイマ−のりセン
ト信号を監視する手段を設け、該リセット信号が送出さ
れたままとなった場合及び該リセット信号の送出周期が
正常周期より早くなった場合、マイクロプロセッサのハ
ングと判定し、ハング状態解除信号を送出するようにし
たものである。((I) Structure of the Invention The structure of the present invention is to provide a means for monitoring the watchdog timer signal sent by the microprocessor in a system for detecting a hang of a microprocessor using a watchdog timer, If the reset signal continues to be sent or if the sending cycle of the reset signal becomes earlier than the normal cycle, it is determined that the microprocessor is hung, and a hang state release signal is sent.
（ｅ） 発明の実施例
第２図は本発明の一実施例を説明する回路のブロック図
である。マイクロプロセッサ１のリセット信号を７リノ
プ７０ツブ６とＮＯＴ回路５とワンショットマルチ１１
にょシ受信する。フリップフロップ６はマイクロプロセ
ッサ１のリセット信号が１′の時セットされ０′の時リ
セットされる。(e) Embodiment of the Invention FIG. 2 is a block diagram of a circuit explaining an embodiment of the invention. The reset signal of the microprocessor 1 is sent to the 7 linop 70 tube 6, the NOT circuit 5, and the one-shot multi 11.
Receive messages. The flip-flop 6 is set when the reset signal of the microprocessor 1 is 1' and reset when it is 0'.
フリップフロップ７はフリップフロップ６がセットされ
た時セットされ、リセットされた時リセットされる。Ｎ
ＡＮＤ［ｇ回路８の出力はノリノブフロップ７０セツト
、リセットの動作時パルスを発生し、ウオッチドックタ
イマー２に該パルスをリセット信号として送出する。端
子ＣＬＯＣＫ１よシフリップフロップ６及び７のクロッ
クが与えられるが、該クロックの周期はマイクロプロセ
ッサｌの送出するリセット信号の周期に対し充分早いこ
とが必要である。マイクロプロセッサ１のリセット信号
が１′か１１Ｏ′かに固定されるとＮＡＮＤ回路８の出
力も１１”か１０′かに固定され、ウオッチドックタイ
マ−２はパルスによシリセットされるため、論理値が固
定された場合リセットされず、端子ＣＬＯＣＫ２よシ入
るクロックによシ計数するため、設定値に達するとＯＲ
回路９を経てマイクロプロセッサ１にノンマスカブル−
インタラブド又はリセット信号を送出する。Flip-flop 7 is set when flip-flop 6 is set, and reset when flip-flop 6 is reset. N
The output of the AND[g circuit 8 generates a pulse when the Norinob flop 70 sets and resets, and sends the pulse to the watchdog timer 2 as a reset signal. The clock for the shift flip-flops 6 and 7 is applied to the terminal CLOCK1, and the period of this clock must be sufficiently faster than the period of the reset signal sent from the microprocessor 1. When the reset signal of the microprocessor 1 is fixed to 1' or 11O', the output of the NAND circuit 8 is also fixed to 11'' or 10', and the watchdog timer 2 is reset by a pulse, so the logical value If it is fixed, it will not be reset and will be counted by the clock input from terminal CLOCK2, so when the set value is reached, the OR
Non-maskable to microprocessor 1 via circuit 9
Sends an interwoven or reset signal.
ワンショットマノ免はリドリガータイプのワンショット
マルチである。従ってワンショットマルチ１１の出力は
マイクロプロセッサ１のリセット信号が規定の間隔で送
出されている時、一定の間隔でオン、オフを繰シ返し、
カウンタ１０をリセットする。所がワンショットマルチ
１１のトリガ一端子に入るマイクロプロセッサ１のリセ
ット信号の周期が早くなるとリドリカータイプのため、
その出力は一定のレベルを保持したままとなり、カウン
タ１０は計数し続ける。従ってカウンタ１０の計数値が
予め定めた設定値に達した時、ＯＲ回路９を経てマイク
ロプロセッサ１にノンマスカブル・インタラブド又はリ
セット信号を送出する。One Shot Manomen is a Ridriger type one shot multi. Therefore, when the reset signal of the microprocessor 1 is sent out at regular intervals, the output of the one-shot multi 11 repeats on and off at regular intervals.
Reset counter 10. However, if the cycle of the reset signal of the microprocessor 1 that enters the trigger terminal of the one-shot multi 11 becomes faster, it is a lid liquor type.
Its output remains at a constant level and the counter 10 continues to count. Therefore, when the count value of the counter 10 reaches a predetermined set value, a non-maskable interwoven or reset signal is sent to the microprocessor 1 via the OR circuit 9.
（ｆ） 発明の効果
以上説明した如く本発明はマイクロプロセッサがハング
状態になったにも拘らず、・・ング状態を脱出するノン
マスカブルｅインクラブド又はリセット信号をウオッチ
ドックタイマ−から受けられない状態を除くこと力卸工
能となるため、その効果は大なるものがある。(f) Effects of the Invention As explained above, the present invention solves a situation in which even though a microprocessor is in a hung state, it cannot receive a non-maskable e-included or reset signal from the watchdog timer to escape from the hanging state. The effect is great because it becomes a labor-intensive process.
第１図は従来のウオッチドックタイマ−を用いたマイク
ロプロセッサのハング検出回路のブロック図、第２図は
本発明の一実施例を説明する回路のブロック図である。
１はマイクロプロセッサ、２はウオッチドックタイマ−
１６，７はフリップフロップ、１０はカウンタ、１１は
ワン７ヨノトマルチである。FIG. 1 is a block diagram of a hang detection circuit for a microprocessor using a conventional watchdog timer, and FIG. 2 is a block diagram of a circuit illustrating an embodiment of the present invention. 1 is a microprocessor, 2 is a watchdog timer
16 and 7 are flip-flops, 10 is a counter, and 11 is a one-seven-yonoto multi.
Claims (1)
ハングを検出する方式に於て、マイクロプロセッサが送
出するウオッチドックタイマ−のリセット信号を監視す
る手段を設け、該リセット信号が送出されたま＼となっ
た場合及び該リセット信号の送出周期が正常周期より早
くなった場合、マイクロプロセッサのハングと判定し、
ハング状態解除信号を送出することを特徴とするマイク
ロプロセッサのハング検出方式。In a method of detecting a microprocessor hang using a watchdog timer, a means is provided to monitor the watchdog timer reset signal sent by the microprocessor, and if the reset signal is still being sent. and if the sending cycle of the reset signal becomes faster than the normal cycle, it is determined that the microprocessor is hung,
A hang detection method for a microprocessor characterized by sending a hang state release signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216455A JPS59106058A (en) | 1982-12-10 | 1982-12-10 | Detection system of hang on microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216455A JPS59106058A (en) | 1982-12-10 | 1982-12-10 | Detection system of hang on microprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59106058A true JPS59106058A (en) | 1984-06-19 |
Family
ID=16688770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216455A Pending JPS59106058A (en) | 1982-12-10 | 1982-12-10 | Detection system of hang on microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106058A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0334185A2 (en) * | 1988-03-22 | 1989-09-27 | Siemens Aktiengesellschaft | Automatic microprocessor fault recovery system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57108938A (en) * | 1980-12-26 | 1982-07-07 | Diesel Kiki Co Ltd | Preventing circuit for runaway control of program controller |
-
1982
- 1982-12-10 JP JP57216455A patent/JPS59106058A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57108938A (en) * | 1980-12-26 | 1982-07-07 | Diesel Kiki Co Ltd | Preventing circuit for runaway control of program controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0334185A2 (en) * | 1988-03-22 | 1989-09-27 | Siemens Aktiengesellschaft | Automatic microprocessor fault recovery system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635258A (en) | System for detecting a program execution fault | |
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| JPS59106058A (en) | Detection system of hang on microprocessor | |
| JPH0561694A (en) | Program stall generation detecting system | |
| JPS57182231A (en) | Microcomputer resetting circuit | |
| JPH0581080A (en) | Runaway supervisory device for micro processor | |
| JPS6349855A (en) | Detecting device for interruption cycle abnormality of cpu | |
| JPS6252346B2 (en) | ||
| JPH0713805B2 (en) | Reset method of microprocessor | |
| JP2592525B2 (en) | Error detection circuit of common bus system | |
| JPS5868166A (en) | Processor fault monitoring device | |
| JPH04133162A (en) | Operation monitor for processor | |
| JPH04278617A (en) | Reset circuit | |
| JPH02252034A (en) | Watchdog timer setting system | |
| JPS57106926A (en) | Program stole detecting system | |
| JPS6455661A (en) | Data processor | |
| JPS5937880Y2 (en) | Abnormality monitoring device | |
| JPH11327959A (en) | Method and device for monitoring abnormality of processor | |
| JPS60183647A (en) | Watchdog timer | |
| JPH09237205A (en) | Program runaway detection device | |
| JPH041831A (en) | Monitor system for program runaway | |
| JPH02300693A (en) | Cycle measuring circuit | |
| JPH05346877A (en) | Operation monitoring system for multi-task system | |
| JPH0452977B2 (en) | ||
| JPH025149A (en) | Program runaway detecting circuit |