JPH0561694A - Program stall generation detecting system - Google Patents
Program stall generation detecting systemInfo
- Publication number
- JPH0561694A JPH0561694A JP3222586A JP22258691A JPH0561694A JP H0561694 A JPH0561694 A JP H0561694A JP 3222586 A JP3222586 A JP 3222586A JP 22258691 A JP22258691 A JP 22258691A JP H0561694 A JPH0561694 A JP H0561694A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- counter
- interval timer
- processing means
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はプログラムストール発生
検出方式に関し、特にインターバルタイマを利用してス
トールが発生しているかいないかを検出するプログラム
ストール発生検出方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program stall occurrence detecting method, and more particularly to a program stall occurrence detecting method for detecting whether a stall occurs or not by using an interval timer.
【0002】[0002]
【従来の技術】ウォッチドックタイマのない装置ではプ
ログラムストールは検出できていなかった。2. Description of the Related Art A program stall cannot be detected in a device without a watchdog timer.
【0003】ウォッチドックタイマのある装置ではウォ
ッチドックタイマの割込が上がらないようにウォッチド
ックタイマの値をセットするルーチンをソフトウエアに
持たなければならなかったが、そのルーチンをどこに入
れるかを考慮する必要があり、高度な技術が必要であっ
た。In a device having a watchdog timer, the software had to have a routine for setting the value of the watchdog timer so that the interrupt of the watchdog timer would not be raised. It was necessary and required advanced technology.
【0004】ウォッチドックタイマとは一定時間内に次
のカウンタ値がセットされない場合にNMIを上げる正
式のタイマであり、インターバルタイマとは一定時間間
隔ごとに割込を上げる形式のタイマである。The watchdog timer is a formal timer that raises the NMI when the next counter value is not set within a certain period of time, and the interval timer is a type of timer which raises an interrupt at regular time intervals.
【0005】[0005]
【発明が解決しようとする課題】上述したプログラムス
トール発生検出方式では、ウォッチドックタイマを外付
けで持ち、ウォッチドックタイマを制御するルーチンを
従来のソフトウエアに組みこまなければならず、高価で
かつ技術的に困難であった。In the above-described program stall occurrence detection method, a watchdog timer is externally attached, and a routine for controlling the watchdog timer must be incorporated in conventional software, which is expensive and expensive. It was technically difficult.
【0006】[0006]
【課題を解決するための手段】外付けカウンタを用いイ
ンターバルタイマが割込を上げてある割込が落ちるまで
の時間を監視するカウンタタイマ処理手段と、インター
バルタイマが割込を上げてから割込が落ちるまでに要す
ると考えられる最大の待ち時間を設定できるカウンタタ
イマ値設定手段と、一定時間が経過すると割込を上げる
インターバルタイマ処理手段と、割込が上がったらイン
ターバルタイマ値をセットして割込を落とす割込処理手
段と、プログラムストールを検出し処理するプログラム
ストール検出手段を有する。[Means for Solving the Problems] Counter timer processing means for monitoring the time until an interval timer raises an interrupt by using an external counter, and an interrupt after the interval timer raises the interrupt. Counter timer value setting means that can set the maximum waiting time that is considered to be required before dropping, interval timer processing means that raises the interrupt after a certain period of time, and set the interval timer value when the interrupt rises. It has an interrupt processing means for dropping the interruption and a program stall detecting means for detecting and processing the program stall.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0008】図1は本発明の一実施例のブロック図であ
り、図2〜図6は図1に示す各手段1、2、3、4、5
の実行フローチャートである。FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS. 2 to 6 are each means 1, 2, 3, 4, 5 shown in FIG.
Is an execution flowchart of.
【0009】図1を参照すると、本発明の一実施例は割
込処理手段1、インターバルタイマ処理手段2、カウン
タタイマ処理手段3、カウンタタイマ値設定手段4、お
よびプログラムストール検出手段5から構成されてい
る。Referring to FIG. 1, one embodiment of the present invention comprises an interrupt processing means 1, an interval timer processing means 2, a counter timer processing means 3, a counter timer value setting means 4 and a program stall detecting means 5. ing.
【0010】通常処理中に割込が発生すると、割込処理
手段1が起動し、インターバルタイマにインターバルタ
イマ値をOUTし(図2のステップ21)、インターバ
ルタイマの割込信号を落とす。When an interrupt occurs during normal processing, the interrupt processing means 1 is activated to output the interval timer value to the interval timer (step 21 in FIG. 2) and drop the interval timer interrupt signal.
【0011】インターバルタイマ処理手段2は、割込処
理手段1によってOUTされたインターバルタイマ値を
ロードし(図3のステップ31)、インターバルタイマ
のカウントを開始する。(図3のステップ32)インタ
ーバルタイマはインターバルタイマ値が0になるまでカ
ウントし(図3のステップ33)、インターバルタイマ
値が0になったらインターバルタイマの割込を上げる。
(図3のステップ34)カウンタタイマ値設定手段3
は、インターバルタイマが割込を上げてから割込が落ち
るまでに要すると考えられる最大の待ち時間をカウンタ
タイマ値に設定する。(図4のステップ41)インター
バルタイマの割込が発生すると、カウンタタイマ処理手
段4が起動し、カウンタタイマ値設定手段3で設定され
たカウンタタイマ値をロードし(図5のステップ5
1)、割込処理の待時間を監視するカウンタを用いて、
カウンタタイマ値のカウントダウンを開始する。(図5
のステップ52)カウンタはカウンタタイマ値が0にな
るか(図5のステップ53)、またはインターバルタイ
マの割込が落ちるまで(図5のステップ54)カウント
する。カウントタイマ値に設定された時間内に割込が落
ちた場合は通常処理に戻る。カウンタタイマ値に設定さ
れた時間内に割込が落ちなかった場合はNMIを発生す
る。(図5のステップ55)プログラムストール検出手
段5は、NMIの発生を検出するとプログラムのストー
ルをユーザーに通知する。(図6のステップ61)The interval timer processing means 2 loads the interval timer value output by the interrupt processing means 1 (step 31 in FIG. 3) and starts counting of the interval timer. (Step 32 in FIG. 3) The interval timer counts until the interval timer value becomes 0 (step 33 in FIG. 3), and when the interval timer value becomes 0, the interval timer interrupt is raised.
(Step 34 in FIG. 3) Counter timer value setting means 3
Sets the maximum wait time, which is considered to be required from the interval timer raising the interrupt until the interrupt falls, to the counter timer value. (Step 41 in FIG. 4) When the interrupt of the interval timer occurs, the counter timer processing means 4 is activated and the counter timer value set by the counter timer value setting means 3 is loaded (step 5 in FIG. 5).
1), using a counter that monitors the waiting time of interrupt processing,
Start counting down the counter timer value. (Fig. 5
Step 52) of the counter counts until the counter timer value becomes 0 (Step 53 in FIG. 5) or the interval timer interrupts (Step 54 in FIG. 5). When the interrupt is dropped within the time set in the count timer value, the normal processing is returned to. If the interrupt does not fall within the time set in the counter timer value, an NMI is generated. (Step 55 in FIG. 5) When the program stall detecting means 5 detects the occurrence of NMI, it notifies the user of the stall of the program. (Step 61 in FIG. 6)
【発明の効果】以上説明したように、本発明は割込処理
手段、インターバルタイマ処理手段、カウンタタイマ値
設定手段、カウンタタイマ処理手段、プログラムストー
ル検出手段をもつことにより、外付けのカウンタを付加
し、割込処理の待時間を監視するルーチンを付加するだ
けで従来のソフトウエアでプログラムのストールを検出
できるという効果がある。As described above, according to the present invention, an external counter is added by having the interrupt processing means, the interval timer processing means, the counter timer value setting means, the counter timer processing means, and the program stall detecting means. However, there is an effect that the stall of the program can be detected by the conventional software simply by adding the routine for monitoring the waiting time of the interrupt processing.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図2】図1の割込処理手段の詳細なフローチャートを
示す図である。FIG. 2 is a diagram showing a detailed flowchart of an interrupt processing means in FIG.
【図3】図1のインターバルタイマ処理手段の詳細なフ
ローチャートを示す図である。FIG. 3 is a diagram showing a detailed flowchart of interval timer processing means in FIG.
【図4】図1のカウンタタイマ値設定手段の詳細なフロ
ーチャートを示す図である。FIG. 4 is a diagram showing a detailed flowchart of a counter timer value setting means in FIG.
【図5】図1のカウンタタイマ処理手段の詳細なフロー
チャートを示す図である。5 is a diagram showing a detailed flowchart of the counter timer processing means of FIG.
【図6】図1のプログラムストール検出手段の詳細なフ
ローチャートを示す図である。FIG. 6 is a diagram showing a detailed flowchart of a program stall detection unit in FIG.
1 割込処理手段 2 インターバルタイマ処理手段 3 カウンタタイマ値設定手段 4 カウンタタイマ処理手段 5 プログラムストール検出手段 1 Interrupt Processing Means 2 Interval Timer Processing Means 3 Counter Timer Value Setting Means 4 Counter Timer Processing Means 5 Program Stall Detection Means
Claims (1)
マが割込を上げてから割込が落ちるまでの時間を監視す
るカウンタタイマ処理手段と、インターバルタイマが割
込を上げてから割込が落ちるまでに要すると考えられる
最大の待ち時間を制定できるカウンタタイマ値設定手段
と、一定時間が経過すると割込を上げるインターバルタ
イマ処理手段と、割込が上がったらインターバルタイマ
値をセットして割込を落とす割込処理手段と、プログラ
ムストールを検出し処理するプログラムストール検出手
段を含むことを特徴とするプログラムストール発生検出
方式。1. A counter timer processing means for monitoring the time from when the interval timer raises an interrupt to when the interrupt drops using an external counter, and from the interval timer raising the interrupt until the interrupt drops. A counter timer value setting means that can establish the maximum waiting time considered necessary, an interval timer processing means that raises an interrupt when a certain period of time passes, and an interval timer value that sets an interval timer value when the interrupt rises and drops the interrupt. A program stall occurrence detection method comprising: an embedded processing unit; and a program stall detection unit that detects and processes a program stall.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3222586A JPH0561694A (en) | 1991-09-03 | 1991-09-03 | Program stall generation detecting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3222586A JPH0561694A (en) | 1991-09-03 | 1991-09-03 | Program stall generation detecting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0561694A true JPH0561694A (en) | 1993-03-12 |
Family
ID=16784792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3222586A Pending JPH0561694A (en) | 1991-09-03 | 1991-09-03 | Program stall generation detecting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0561694A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013042202A1 (en) * | 2011-09-20 | 2013-03-28 | 富士通株式会社 | Interrupt monitoring device and computer system |
-
1991
- 1991-09-03 JP JP3222586A patent/JPH0561694A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013042202A1 (en) * | 2011-09-20 | 2013-03-28 | 富士通株式会社 | Interrupt monitoring device and computer system |
US9355049B2 (en) | 2011-09-20 | 2016-05-31 | Fujitsu Limited | Interrupt monitoring system and computer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60263235A (en) | Microcomputer system | |
JPH0561694A (en) | Program stall generation detecting system | |
JP2006227962A (en) | System and method for monitoring application task | |
JP2870250B2 (en) | Microprocessor runaway monitor | |
JPH11203173A (en) | Watch dog timer circuit | |
JPS63280345A (en) | Detection of program abnormality | |
JPS62145336A (en) | Program loop detection system for computer system | |
JP2731386B2 (en) | Control device | |
JPH08153057A (en) | Disk controller | |
JPS59106058A (en) | Detection system of hang on microprocessor | |
JPS6349855A (en) | Detecting device for interruption cycle abnormality of cpu | |
JP2592525B2 (en) | Error detection circuit of common bus system | |
JPH0520129A (en) | Microprocessor monitoring system | |
JPH11327959A (en) | Method and device for monitoring abnormality of processor | |
JPH05265807A (en) | System stall detecting system | |
JPH04278617A (en) | Reset circuit | |
JPS5868166A (en) | Processor fault monitoring device | |
JP2004126731A (en) | Abnormal operation monitoring circuit for cpu | |
JPH0581078A (en) | Detection of micro program abnormal run, micro computer system and microcomputer control processor | |
JPH0277854A (en) | Resetting system for microprocessor | |
JPH05324496A (en) | Dma controller | |
JPH02150942A (en) | Bus abnormality detecting circuit | |
JPH06222961A (en) | Watchdog timer | |
JPH041831A (en) | Monitor system for program runaway | |
JPS61267144A (en) | Program abnormality detecting system |