JPS59105152A - 複数レジスタの一括ストア方式 - Google Patents
複数レジスタの一括ストア方式Info
- Publication number
- JPS59105152A JPS59105152A JP21431382A JP21431382A JPS59105152A JP S59105152 A JPS59105152 A JP S59105152A JP 21431382 A JP21431382 A JP 21431382A JP 21431382 A JP21431382 A JP 21431382A JP S59105152 A JPS59105152 A JP S59105152A
- Authority
- JP
- Japan
- Prior art keywords
- register
- registers
- address
- memory
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、計算機のレジスタ群中、任意複数のレジスタ
を１命令で選択し、その内容を一括スドアすることによ
り、プログラムの短縮とメモリ使用の効率化を図る方式
に関する。
を１命令で選択し、その内容を一括スドアすることによ
り、プログラムの短縮とメモリ使用の効率化を図る方式
に関する。
通常、計算（歳内には、システム制御レジスタと汎用レ
ジスタとかそれぞれ複数個設けられている。
ジスタとかそれぞれ複数個設けられている。
これらのレジスタについて（徒、たとえば割込みがあっ
た場合などに、Ｏ８によりメモリヘ一括して格納する処
理が行なわれる。この揚台、従来は。
た場合などに、Ｏ８によりメモリヘ一括して格納する処
理が行なわれる。この揚台、従来は。
Ｓ ＴＭ （５ｔｏｒｅ Ｍｕｌｔｉｐｌｅ ）命令あ
るいは ＳＴＭＣ（５ｔｏｒｅ Ｍｕｌｔｉｐｌｅ Ｃ
ｏｎｔｒｏｌ ）命令などの ＳＴＭ系ストア命令を発
行し、該命令で指定した上限と下限の番号範囲の複数の
レジスタの内容を、連続させてメモリの所定の領域へ格
納していた。第１図によりその概要を説明する。
るいは ＳＴＭＣ（５ｔｏｒｅ Ｍｕｌｔｉｐｌｅ Ｃ
ｏｎｔｒｏｌ ）命令などの ＳＴＭ系ストア命令を発
行し、該命令で指定した上限と下限の番号範囲の複数の
レジスタの内容を、連続させてメモリの所定の領域へ格
納していた。第１図によりその概要を説明する。
第１図において、１はｎ ＋１１７のレジスタ＃０乃至
４Ｌｎからなるレジスタ群を示す。なお谷レジスタは４
バイトで構成されているものとする。２はメモリであり
、６はそのレジスタ待避領域を示す。
４Ｌｎからなるレジスタ群を示す。なお谷レジスタは４
バイトで構成されているものとする。２はメモリであり
、６はそのレジスタ待避領域を示す。
なお、複数の汎用レジスタを一括スドアするためには、
ＳＴＭ命令が使用され、まだ複数のシステム制御レ
ジスタを一括スドアするためには＋ＳＴＭＣ命令が使用
される。たとえば、ＳＴＭＣ命令は次のようにＷかれる
。
ＳＴＭ命令が使用され、まだ複数のシステム制御レ
ジスタを一括スドアするためには＋ＳＴＭＣ命令が使用
される。たとえば、ＳＴＭＣ命令は次のようにＷかれる
。
ＳＴＭＣｉ 、に、Ａ
ｊｌｔｉｊ：、−＃−ｉから４ｊｋｉでの順次のレジス
タを。
タを。
メモリの先回アドレスＡの領域ヘスドアすることを表わ
している。 ＳＴＭ命令についても同様である。
している。 ＳＴＭ命令についても同様である。
第１図は。
ＳＴＭＣＯ，ｎ、Ａ
が実行された場合を示している。レジスタ４ＬＵの内容
は、メモリのアドレスＡからＡ＋３４での４バイトの領
域に格納され、レジスタ４Ｌ１の内容はアドレスＡ＋４
からＡ−１−７まで、以下同様にして。
は、メモリのアドレスＡからＡ＋３４での４バイトの領
域に格納され、レジスタ４Ｌ１の内容はアドレスＡ＋４
からＡ−１−７まで、以下同様にして。
レジスタ＃ｎの内容がアドレスＡ ＋４ ｎからＡ＋４
ｎ＋３ までに格納される。
ｎ＋３ までに格納される。
このように、 ＳＴＭ系命全命令レジスタ群中の上限
および下限の香号を指定して、その間にはさまれた全て
のレジスタの内容をメモリに一括格納するものである。
および下限の香号を指定して、その間にはさまれた全て
のレジスタの内容をメモリに一括格納するものである。
しかし、実際に格納したいレジスタか５番号のとんでい
る不連続の位置にある複数のレジスタの内容をメモリへ
格納したい場合にＳ’ｌ’Ｍ系の命令を使用すると、
中１ｉ１］の不要なレジスタの内容もメモリへ格納する
ことになり、メモリの領域を必要以上に大きく確保しな
ければならず、処理時間も長くなるという問題があった
。このため、十分な大きさのメモリ領域を確保できない
Ｊム合には、ＪＩｆ１′ＡＸの単一レジスタをストアす
る・ためのＳＴ命令を、必要とするレジスタ毎に発行し
なければならなかった。
る不連続の位置にある複数のレジスタの内容をメモリへ
格納したい場合にＳ’ｌ’Ｍ系の命令を使用すると、
中１ｉ１］の不要なレジスタの内容もメモリへ格納する
ことになり、メモリの領域を必要以上に大きく確保しな
ければならず、処理時間も長くなるという問題があった
。このため、十分な大きさのメモリ領域を確保できない
Ｊム合には、ＪＩｆ１′ＡＸの単一レジスタをストアす
る・ためのＳＴ命令を、必要とするレジスタ毎に発行し
なければならなかった。
たとえば、ある計算機システムでは、第２図に示すよう
にシステム制御レジスタの＃１と＃１０が２日刊および
時刻データを保持するために使用されている。レジスタ
＃１には年月日から秒までのデータか置かれ、そしてレ
ジスタ＃１から離れた位置のレジスタ＃１０にはミリ秒
のデータが置かれている。これらの２つのレジスタ待避
領域になってシステム時計を表わしている。なお、＃２
がら４Ｌ９までのレジスタは時刻とは無関係な他の目的
の制御データを保持している。
にシステム制御レジスタの＃１と＃１０が２日刊および
時刻データを保持するために使用されている。レジスタ
＃１には年月日から秒までのデータか置かれ、そしてレ
ジスタ＃１から離れた位置のレジスタ＃１０にはミリ秒
のデータが置かれている。これらの２つのレジスタ待避
領域になってシステム時計を表わしている。なお、＃２
がら４Ｌ９までのレジスタは時刻とは無関係な他の目的
の制御データを保持している。
ところで７割込み処理等のシステム制御において、待避
データなどのタグとして使用するだめ。
データなどのタグとして使用するだめ。
日イマ］および時刻データのみをストアすることが必要
な場合があり、その際 ＳＴＭＣ命令を使用すれば、プ
ログラムはｆ′ｆ！ｉ単になるが＃１がら４ｊ＝ １０
−Ｅでのレジスタをストアすることになり、メモリに４
０バイトの領域を確保しなければならず、メモリ領域確
保制約のあるプログラムでは使いにくいものとなる。他
力、ＳＴ命令を２個使用すれ−、。
な場合があり、その際 ＳＴＭＣ命令を使用すれば、プ
ログラムはｆ′ｆ！ｉ単になるが＃１がら４ｊ＝ １０
−Ｅでのレジスタをストアすることになり、メモリに４
０バイトの領域を確保しなければならず、メモリ領域確
保制約のあるプログラムでは使いにくいものとなる。他
力、ＳＴ命令を２個使用すれ−、。
メモリ領域１８バイトだけで済址ずことかできるか、レ
ジスタ宥、１とレジスタ４Ｌ１０とをストアする処理の
間に坤、視できない時間差が生じて、双方のデータの同
期性を失い２時刻表７７ｅが不正確となる問題かあった
。
ジスタ宥、１とレジスタ４Ｌ１０とをストアする処理の
間に坤、視できない時間差が生じて、双方のデータの同
期性を失い２時刻表７７ｅが不正確となる問題かあった
。
本発す１の目的は、ストアしたいレジスタ分だけのメモ
リ領域を使用して、しかも一括スドア処理を可能にする
ため、 Ｓ’ｌｉ系命令の実行に際して不要のレジス
タの選択をマスクする手段を提供することにあり、その
ための構成は、計ｎ機内に置かれているレジスタ群から
、任意複数のレジスタを選択してメモリ内の所定の領域
ヘスドアする処理において、−１・め上記レジスタ相中
の選択すべき複数のレジスタの位置を小ずマスクデータ
を１つのレジスタに設定しておき、一括スドア命令によ
り該マスクデータが設定されているレジスタとメモリの
ストア領域アドレスとを・指定し、該都令の実行の際、
指定されたレジスタのマスクデータに基づいて上６己レ
ジスタ！１１中の６６マスクテータによってマスクされ
ないレジスタのみをＩｌ１次選択し。
リ領域を使用して、しかも一括スドア処理を可能にする
ため、 Ｓ’ｌｉ系命令の実行に際して不要のレジス
タの選択をマスクする手段を提供することにあり、その
ための構成は、計ｎ機内に置かれているレジスタ群から
、任意複数のレジスタを選択してメモリ内の所定の領域
ヘスドアする処理において、−１・め上記レジスタ相中
の選択すべき複数のレジスタの位置を小ずマスクデータ
を１つのレジスタに設定しておき、一括スドア命令によ
り該マスクデータが設定されているレジスタとメモリの
ストア領域アドレスとを・指定し、該都令の実行の際、
指定されたレジスタのマスクデータに基づいて上６己レ
ジスタ！１１中の６６マスクテータによってマスクされ
ないレジスタのみをＩｌ１次選択し。
該選択されたレジスタの内［しメモリの上記指定された
アドレスのストア領域へ顔次格稍することを６徴として
いる。
アドレスのストア領域へ顔次格稍することを６徴として
いる。
以１・に本発明を実施例Ｋ Ｌ、たかって説明する。
本発明によれは、 ＳＴＭ系命令により複数のレジス
タを同時指定する場合、まず予めマスクデータが設定さ
れている汎用レジスタを指定し、この汎用レジスタのマ
スクデータによりマスクされないレジスタのみをストア
処理する。本発明により改良された ＳＴＭ命令は次の
ような構成をもつ。
タを同時指定する場合、まず予めマスクデータが設定さ
れている汎用レジスタを指定し、この汎用レジスタのマ
スクデータによりマスクされないレジスタのみをストア
処理する。本発明により改良された ＳＴＭ命令は次の
ような構成をもつ。
ＳＴＭ ＧＲ，Ｍ
ＧＲは、マスクレジスタとして使用される汎用レジスタ
の番号２Ｍはレジスタの内容を格納するメモリ領域の先
頭アドレスを表わしている。
の番号２Ｍはレジスタの内容を格納するメモリ領域の先
頭アドレスを表わしている。
第６図は、マスクレジスタによるレジスタの選択機能を
説明するだめの概念図である。図中、１はレジスタ群、
６１１″ｉメモリのストア領域、４はマスクレジスタを
示す。マスクレジスタ４のピント番号は、レジスタ群１
のレジスタ番号と対応をもたされている。第２図の例の
ように、レジスタ＃１および＃１０のみをストアしたい
場合には、マスクレジスタ４のビット″１”とビット″
１０”を０〕に設定し、残りのビットを（６）に設定す
る。このマスクデータを使用して、レジスタ群１の番号
をマスクし、＃１と＃１０のレジスタのみを選択し。
説明するだめの概念図である。図中、１はレジスタ群、
６１１″ｉメモリのストア領域、４はマスクレジスタを
示す。マスクレジスタ４のピント番号は、レジスタ群１
のレジスタ番号と対応をもたされている。第２図の例の
ように、レジスタ＃１および＃１０のみをストアしたい
場合には、マスクレジスタ４のビット″１”とビット″
１０”を０〕に設定し、残りのビットを（６）に設定す
る。このマスクデータを使用して、レジスタ群１の番号
をマスクし、＃１と＃１０のレジスタのみを選択し。
その内容をストア領域３に格納する。
第４図は、第３図で説明したマスクレジスタを使用する
本発明実施例の構成図である。同図において、１はレジ
スタ群、２はメモリ、３はレジスタのストア領域、４は
マスクレジスタ、５は命令レジスタ、６はマイクログロ
グラム制御装置、７はアドレスレジスタ、８は＋１歩進
器を示す。
本発明実施例の構成図である。同図において、１はレジ
スタ群、２はメモリ、３はレジスタのストア領域、４は
マスクレジスタ、５は命令レジスタ、６はマイクログロ
グラム制御装置、７はアドレスレジスタ、８は＋１歩進
器を示す。
命令レジスタ５に設定された ＳＴＭ命令のＯＦコード
［ＳＴＭＪは、マイクロプログラム制御装置乙により解
ｎｒｔされ、以下の一連の動作制御が行なわれる。 Ｓ
ＴＭ命令のＮｔｓが指定するメモリアドレスＣＭ）をア
ドレスレジスタ７に設短し２次に。
［ＳＴＭＪは、マイクロプログラム制御装置乙により解
ｎｒｔされ、以下の一連の動作制御が行なわれる。 Ｓ
ＴＭ命令のＮｔｓが指定するメモリアドレスＣＭ）をア
ドレスレジスタ７に設短し２次に。
ＯＲ部が指定するマスクレジスタ４の各ビットを調べ、
ビットが〔１）のピット１１号を順次求めて、レジスタ
番号として取り出す。最初の１つのレジスタ番号が得ら
れたら、それに対応するレジスタ（たとえば＃１）を選
択し、アドレスレジスタ７が指示するメモリのアドレス
ＣＭ） 番号に９選択したレジスタ（＃１）の内Ｗｋ格
納する。次に千１歩進器８によりアドレスレジスタ７の
アドレス値を＋１だけ増加させる。ここで、マスクレジ
スタ４が指定する次のレジスタ番号（たとえば＃１０）
が得られたら、そのレジスタを選択し、内容をメモリの
Ｍ＋１番地に格納する。以下、同様にしてマスクレジス
タが指定する全てのレジスタについてストア処理を行な
う。
ビットが〔１）のピット１１号を順次求めて、レジスタ
番号として取り出す。最初の１つのレジスタ番号が得ら
れたら、それに対応するレジスタ（たとえば＃１）を選
択し、アドレスレジスタ７が指示するメモリのアドレス
ＣＭ） 番号に９選択したレジスタ（＃１）の内Ｗｋ格
納する。次に千１歩進器８によりアドレスレジスタ７の
アドレス値を＋１だけ増加させる。ここで、マスクレジ
スタ４が指定する次のレジスタ番号（たとえば＃１０）
が得られたら、そのレジスタを選択し、内容をメモリの
Ｍ＋１番地に格納する。以下、同様にしてマスクレジス
タが指定する全てのレジスタについてストア処理を行な
う。
以上の↓うに５本発明は、マスクレジスタを選択するだ
けで任意の不連続番号のレジスタを、メモリの指定され
た領域へ、順次詰めて記憶きせることかでき、壕だメモ
リ領域の確保を必ＪＡＬ最少限の大きさで済ますことが
できるため、プログラムが使い易くなるとともにシステ
ムの処理効率を向上させることができる。
けで任意の不連続番号のレジスタを、メモリの指定され
た領域へ、順次詰めて記憶きせることかでき、壕だメモ
リ領域の確保を必ＪＡＬ最少限の大きさで済ますことが
できるため、プログラムが使い易くなるとともにシステ
ムの処理効率を向上させることができる。
第１図は ８’ＫＭ系命令の処理機能の説明図、第２図
はシステム制御レジスタ中の日付２時刻データ保持レジ
スタ＃１および力、１０の歇明図、第６図ハ本発明によ
るマスクレジスタの機能説明図。 第４図は本発明実施例システムの構成図である。 図中、１はレジスタ群、２はメモリ、３はレジスタのス
トア領域、４はマスクレジスタ、５は命令レジスタ、６
はマイクロプログラム制御装置。 ７はアドレスレジスタ、８は＋１歩進器を表わす。 特「ｆ出願人 富士通株式会社
はシステム制御レジスタ中の日付２時刻データ保持レジ
スタ＃１および力、１０の歇明図、第６図ハ本発明によ
るマスクレジスタの機能説明図。 第４図は本発明実施例システムの構成図である。 図中、１はレジスタ群、２はメモリ、３はレジスタのス
トア領域、４はマスクレジスタ、５は命令レジスタ、６
はマイクロプログラム制御装置。 ７はアドレスレジスタ、８は＋１歩進器を表わす。 特「ｆ出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 計算機内に置かれているレジスタ群から、任意複数のレ
ジスタを選択してメモリ内の所定の領域ヘスドアする処
［において、予め上記レジスタ群中の選択すべき複数の
レジスタの位置を示すマスクデータを１つのレジスタに
設定しておき、一括スドア命令により該マスクデータが
設定されているレジスタとメモリのストア領域アドレス
とを指定し、該命令の実行の際、指定されたレジスタの
マスクデータに基づいて上記レジスタ群中の該マスクデ
ータによってマスクされないレジスタのみを順次選択し
、該選択されたレジスタの内容を。 メモリの上記指定されたアドレスのストア領域へ順次格
納することを特徴とする複数レジスタの一括スドア方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431382A JPS59105152A (ja) | 1982-12-07 | 1982-12-07 | 複数レジスタの一括ストア方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431382A JPS59105152A (ja) | 1982-12-07 | 1982-12-07 | 複数レジスタの一括ストア方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105152A true JPS59105152A (ja) | 1984-06-18 |
Family
ID=16653675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21431382A Pending JPS59105152A (ja) | 1982-12-07 | 1982-12-07 | 複数レジスタの一括ストア方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0241909A2 (en) * | 1986-04-14 | 1987-10-21 | Hitachi, Ltd. | Information processing apparatus |
-
1982
- 1982-12-07 JP JP21431382A patent/JPS59105152A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0241909A2 (en) * | 1986-04-14 | 1987-10-21 | Hitachi, Ltd. | Information processing apparatus |
| US5214786A (en) * | 1986-04-14 | 1993-05-25 | Hitachi, Ltd. | RISC system performing calls and returns without saving or restoring window pointers and delaying saving until multi-register areas are filled |
| US5307502A (en) * | 1986-04-14 | 1994-04-26 | Hitachi, Ltd. | Data processing system having multiple register management for call and return operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0243892B1 (en) | System for guaranteeing the logical integrity of data | |
| EP0061096B1 (en) | Data processing system for parallel processing | |
| US4896269A (en) | Job shop scheduling and production method and apparatus | |
| JPH0512750B2 (ja) | ||
| JPH01147627A (ja) | 質問応答装置 | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS59105152A (ja) | 複数レジスタの一括ストア方式 | |
| JPH07101385B2 (ja) | 情報処理装置 | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| US20020156992A1 (en) | Information processing device and computer system | |
| JPS6053908B2 (ja) | マスクレジスタを使用した演算方式 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| JPS60181837A (ja) | エクスキユ−ト命令処理方式 | |
| JPS6346453B2 (ja) | ||
| JPS6120907B2 (ja) | ||
| JPH06149569A (ja) | レジスタ番号変更装置 | |
| JPH0227436A (ja) | オペレーティングシステムのプロセス制御方式 | |
| JPS6142076A (ja) | ベクトルマスク情報制御装置 | |
| JPH03148730A (ja) | プロセスキュー処理方式 | |
| JPS6010342A (ja) | 汎用レジスタのリロ−ド制御方式 | |
| JPH0218732B2 (ja) | ||
| JPH0413736B2 (ja) | ||
| JPS62295138A (ja) | アドレス生成方式 | |
| JPH05303493A (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JPS5849897B2 (ja) | プログラム制御装置 |