JPS59104147A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59104147A
JPS59104147A JP57213554A JP21355482A JPS59104147A JP S59104147 A JPS59104147 A JP S59104147A JP 57213554 A JP57213554 A JP 57213554A JP 21355482 A JP21355482 A JP 21355482A JP S59104147 A JPS59104147 A JP S59104147A
Authority
JP
Japan
Prior art keywords
sealed
lead terminal
integrated circuit
resin
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57213554A
Other languages
English (en)
Inventor
Masahide Ozawa
小澤　雅英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57213554A priority Critical patent/JPS59104147A/ja
Publication of JPS59104147A publication Critical patent/JPS59104147A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不特許は、樹脂封止された半導体装置、半導体集積回路
装置に係シ、特にそのリード端子の形状に関する。
半導体集積回路装置には、大きく２つに分けることがで
きる。つｔｂセラミックパッケージタイプとプラスチッ
ク封止タイプの２つである。
そして、量産性・経済性に優れている為、全体に占める
割合としては、プラスチック封止半導体集積回路装置の
方がセラミックパッケージのそれと比較してはるかに多
い。
一方、半導体集積回路チップをプラスチック封止した場
合の問題点として最も一般的力ものの１つに耐湿性不良
が発生し易いという信頼性上の問題がある。この耐湿性
不良発生の原因は、封止材料及び封止される半導体集積
回路チップの製造工程等、集積回路装置製造工程及び材
料に依るところが大きい。しかしながらプラスチック樹
脂封止半導体集積回路装置の耐湿性不良の原因の１つに
製品が完成された彼につくられた原因で耐湿性が劣化し
、伯頼性上大きな問題となる場合がある。
即ち、半導体集積回路装置はプリント配線基板等に、半
田によシ実装されて、使用される場合がほとんどであシ
、その際、半田付けに使用されるフラックスが、集積回
路装置リード端子に沿って、樹脂封止部のリード端子九
人り込み、さらに、リード端子と半導体集積回路ベレッ
トとを接続する金属細線に沿ってペレットに到達する。
通常使用される半田７ラツクスは、その純度が低く、半
導体集積回路にとっての汚染源（Ｎａ、Ｃｒ等）を含ん
でおシ、それらの汚染源がベレット表面にあった場合に
は、素子にバイアスをかけた状態での耐浸性試験等での
半導体集積回路ペレット内配線用金属の腐食が発生し易
くなる。
不発明は、リード端子の樹脂封止された部分に複数の突
起を設けることによシ、流体抵抗を高くし、半田付けし
た際にフラックスが入シにくくすることによって、素子
の信頼性を高めよつとするものである。
以下、図を用いて不発明の詳細な説明を行９０第１図が
従来のプラスチック樹脂封止半導体集積回路装置の断面
図であり、第２図は不発明の実施例である。従来のプラ
スチック樹脂封止半導体集積回路装置を半田付けした場
合、半田フラックスは封止されていないリード端子１か
ら樹脂封止されたリード端子部分３へ入り込み・さらに
半導体集積回路ベレット５とリード端子３との接線する
金属細線４に沿ってベレット５へと達する。そのように
して、ベレット５に達したスラックス中に含まれる不純
物により、素子の信頼性は極端に低下する（第１図矢印
参照）。
それに対し、本発明は第２図にその実施例を示すように
、リード端子の樹脂封止された部分３に複数個の突起６
を設けることにより、流体の抵抗を大きくし、フラック
スの侵入を防ぎ、素子の伯頼性會高めようとするもので
ある。即ち、半田付けした際、フラックスはリード端子
１に沿ってプラスチック樹脂封止された部分３へと侵入
しようとするが、複数の突起６によって流体抵抗が大き
い為、従来法（第１図）と比較して入り込むフラックス
量が著しく減少する。実際に従来方法と不発明を実施し
た製品を、バイアスを加えながら、高温高圧水蒸気雰囲
気中で試験した結果、不発明を用いた製品で４倍以上の
デバイス痔命が得られ、信頼性向上に極めて有効である
ことが確認できた。
又不発明の複数の突起は、金型からリードフレームをプ
レス加工する際、極めて容易に設けることができる。
即ち、不発明により、従来の組立設備・原価を伺ら変え
ることなく、高信頼性のプラスチック樹脂封止＃−導体
集積回路装置を作製できた。
【図面の簡単な説明】
第１図は従来のプラスチック樹脂封止半導体集積回路装
置の断面であシ、第２図は不発明の実施例である。 尚、図に於いて１・・・・・・プラスチック樹脂から外
へ出ているリード端子、２・・・・・・プラスチック樹
脂、３・・・・・・プラスチック樹脂内にあるリード端
子、４・・・・・・半導体集積回路ペレットとリード端
子を接続（宵１気的に）する金属細線、５・・・・・・
半導体集積回路ペレット、６・・・・・・プラスチック
樹脂内にあるリード端子部に設けられた複数の突起、で
ある。 ５− ．５　　　　　　　４　　　　　Ｚ

Claims (1)

    【特許請求の範囲】
  1. プラスチック樹脂封止された半導体装置において、リー
    ド端子の樹脂封止された部分に複数の突起のあることを
    特徴とする半導体装置。
JP57213554A 1982-12-06 1982-12-06 半導体装置 Pending JPS59104147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57213554A JPS59104147A (ja) 1982-12-06 1982-12-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57213554A JPS59104147A (ja) 1982-12-06 1982-12-06 半導体装置

Publications (1)

Publication Number Publication Date
JPS59104147A true JPS59104147A (ja) 1984-06-15

Family

ID=16641122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57213554A Pending JPS59104147A (ja) 1982-12-06 1982-12-06 半導体装置

Country Status (1)

Country Link
JP (1) JPS59104147A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862586A (en) * 1985-02-28 1989-09-05 Michio Osada Lead frame for enclosing semiconductor chips with resin
US5101263A (en) * 1988-05-20 1992-03-31 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862586A (en) * 1985-02-28 1989-09-05 Michio Osada Lead frame for enclosing semiconductor chips with resin
US5101263A (en) * 1988-05-20 1992-03-31 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP1168440A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
KR940022808A (ko) 반도체 디바이스 및 그 제조방법과 리이드 프레임 및 탑재기판
JPS629639A (ja) 半導体装置の製造方法
KR20110079800A (ko) 반도체 장치
KR970077086A (ko) 반도체장치용 패키지 및 반도체장치와 그들의 제조방법
KR950024315A (ko) 반도체용 리드 프레임 및 그 제조방법
KR920008250B1 (ko) 수지밀봉형 반도체장치
JPS59104147A (ja) 半導体装置
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JPH03104141A (ja) 半導体装置
KR960003854B1 (ko) 반도체 장치 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100313500B1 (ko) 테이프캐리어패키지및그제조방법
KR100258603B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
JPS59124749A (ja) 半導体装置
JPS59189662A (ja) 樹脂封止型半導体装置
JP3211116B2 (ja) 電子部品及びそのモジュール構造
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
JPS5851525A (ja) 半導体装置及びその製造方法
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
JPS622560A (ja) 樹脂封止型半導体装置
KR20000045084A (ko) 반도체패키지 및 그 제조방법
KR970010677B1 (ko) 리드프레임 구조