JPS5910249A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5910249A
JPS5910249A JP57119312A JP11931282A JPS5910249A JP S5910249 A JPS5910249 A JP S5910249A JP 57119312 A JP57119312 A JP 57119312A JP 11931282 A JP11931282 A JP 11931282A JP S5910249 A JPS5910249 A JP S5910249A
Authority
JP
Japan
Prior art keywords
island
lead frame
lead
pad
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57119312A
Other languages
English (en)
Other versions
JPS6347351B2 (ja
Inventor
Koichi Takegawa
光一 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57119312A priority Critical patent/JPS5910249A/ja
Publication of JPS5910249A publication Critical patent/JPS5910249A/ja
Publication of JPS6347351B2 publication Critical patent/JPS6347351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置用リードフレーム及びワイヤーボン
ディング方法の改良に関するものである。
通常の樹脂封止形半導体装置は、半導体菓子（ベレット
）をリードフレームのベレット搭載部（アイランド）に
固定するベレットボンティング工程と、このベレット上
の電極（パッド）とり−ドフレー五の内部リードとを金
等の金に細線（ワイヤー）で結ぶワイヤーボンディング
工程と、上記ベレット、ワイヤー、リードフレームとを
エポキシ樹脂等で封止し、リードフレームの外部リード
を露呈させる工程とを備えている。
ここで、ペレット基板と外部端子（外部リード）とをリ
ードフレームで接続する場合、例えば最低一１立（ＧＮ
Ｌ）またはアース）をベレット基板からとる場合は、第
１図に示す如くあらかじめＧＮＬ）リード５の一部とア
イランド２の支持リード７とを遥続したリードフレーム
３を用意シ、ベレット１を導電性ろう材６でアイランド
に固着し、ベレットのＧＮＬ）パッド４とアイランド支
持リードをワイヤーで接続するアースボンディングによ
り実施することができる。
上記のよりなＧＮＬ）リードとアイランド支持リードと
を接続したリードフレームの構造上、一般にベレットの
ＧＮＬ）パッドはベレット上でアイランド支持リード近
傍に配置されることが多い。
ところで、一部の品種においてはＧＮＩＪパッドに多く
の電流を必要とするものがあり、このよりなＵＮＩＪパ
ッド位置の制限けＧＮＩＪバッドへの配線をその抵抗を
考慮して必要以上に大きくとらなくてはならないという
不都合を生じる。このような不都合はＧＮＩＪバッド泣
置の装限を無くすこと、即ちＧＮＤパッドをベレット周
辺上の任意の位置に任意の数を配置することができれば
解決するものでるる。しかしながらＧＮＩＪパッドの位
置制限を無くすことは以下に示すような不都合を生じる
ことになる。
即ち、ベレットの（ｎｉｌ）パッドがペレット上でアイ
ランド支持りｉド近傍にない場合は、第２図に示す如（
ＧＮＩ）リード５を直接アイランド２に接続したリード
フレーム３を用い、ＧＮＩ）リードとＧＮＩＪバッド４
とをワイヤーポンディｙｙ”することにより、アースボ
ンディングを実施することができるが、一般にＧＮＩ）
パッドはアイランド支持リード７の近傍に配置されるた
め、上記のリードフレームは、その特定のベレットの専
用リードフレームとなり、他のベレットを搭載できない
という不都合が生じる。また、ＧＮＩ）１，１−ドが例
えば一般的なアイランド支持リードの隣接リードの一つ
にあらかじめ指定されている場合において、ＧＮＩ）パ
ッドがアイランド支持リード近傍にない場合、またはＵ
ＮｊＪパッドがペレット上の２ケ所以上に配置され、か
つそのうちの１ケ所以上がアイランド支持リード近傍に
ない場合等については、ＧＩＮＩＪパッド近傍のリード
を必要な本数分アイランドに（σ接接続し、かつアイラ
ンド支持リードの１１Ａ嬢リード即ちＵＮＩ）リードを
アイランド支持リードと接続したリードフレームを用い
、ＧＮＩ）パッドとアイランドと接続されたリードとを
ワイヤーボンディングすることによりアースボンディン
グを実権することができるが、この場合は前記のリード
フレームが特定ベレットの専用になるという不都合の他
、ＵＮＬＩＩＪ−ド以外に使用できるリード数が減少す
るという不都合が生じる。
上記以外の方法として、ＧＮＩ）パッドとアイランドと
を直接ワイヤーボンディングする方法または、アイラン
ドに導電性の中継部材を設け、ＧＮＤパッドと中継部材
をワイヤーボンディングする方法等により上記の不都合
なくアースボンディングを実施することができるが、前
者の場合は、アイランド上にベレット固着のためのろう
材が広がっているため、通常の熱圧４葦たは超音波等に
よるワイヤーボンディングではワイヤーが接層せず実際
上不可能であり、後者の場合は、中継部材をアイランド
に設けるためによって生じる製造費、材料費の増加と歩
留の低下等の不都合がるる。
従って、特にＧＮＬＩパッドに多くの直流を必要とする
品種等において、ＧＮＩ）パッドの位置をアイランド支
持リード近傍に配置するという制限は、ＵＮＬ）パッド
への配線をその抵抗を考慮して必要以上に大きくとらな
くてはならない等の不都合があるにもかかわらず、多く
の場合上記のような不都合のためにパッド位置制限を無
くすることは通常は行なわれていない。
木兄ＥｇＪｉｊ％　あらかじめリードフレームのＧＮＤ
パッド近傍のアイランドに凸部を設け、凸部とベレット
上のＧＮＩＪパッドとをワイヤーボンディングすること
によって、従来のＧＮＪ−Ｊパッド位置をアイランド支
持リード近傍にするという制限を無くシ、この制限によ
り生じていた種々の不都合を解決することを目的とする
ものである。
すなわち本発明の特徴は、ペレット搭載部の少々くとも
一箇所に、千１ｍ的に凸部を設けた半導体装ｍｌ用リー
ドフレームにある。父、この凸部において、凸部とペレ
ット搭載部との接合部に溝を設けるか、接合部を細くし
て該凸部を１字形にするか平面的に設けられた該凸部を
さらに立体的に凸とするか寸たは該凸部とペレット搭載
部との表面について異なったメッキを施す等により材質
または表面状態を違わせることができる。又、ペレット
搭載部のみ下方に下げられたＬ）　Ｐ　ＩＪ−ドフレー
ムにおいて、凸部を設けかつこの凸部を途中から上方へ
変形し、この凸部の先端のワイヤーボンディングに必要
な部分を他のリードと同位置にすることができる。さら
にこれらのリードフレームを用いて凸部にワイヤーボン
ティングすることができる。
以下に図面を用いて本発明の実施例を詳細な説明を行な
う。
本発明によるアースボンティング方法は、第３図に示す
如く、アらかじめベレットｌの（ＩＪＩＪパッド４近傍
のアイランド２に凸部８を設けかつ指定されたＧＮＩ）
リード５とアイランド支持リー°ドアとを接続したリー
ドフレーム３を用い、ＧＮＩＪパッドと凸部をワイヤー
ボンディングすることによって実施することを特徴とす
るものである。同、本発明は、従来直接アイランドにア
ースボンディングすることは、ベレット内肩用ろう材が
広がっていることにより不可能であったものを、アイラ
ンドに凸部を設けろ９材の広がらない部分を設け、ここ
にワイヤーボンディングすることにより、直接アイラン
ドにアースボンディングするのと同様の効果を期待した
ものであるが、第４図及び第５図に示したように、さら
に、アイランド２と凸部８との接続部に溝９を設けるか
、接続部を細くして１字形にするか平面的に設けられた
凸部をさらに立体的に凸とするか、またはアイランドと
凸部の表面メッキ材質を違わせる等によって両者の表面
状態を異なったものとする等によりろう材の広がりをよ
り完全に防止することができる。また本発明によるリー
ドフレームはあらかじめアイランドに凸部のある形状に
製造しておけばよく、アイランドと凸部との接続部の溝
等についても従来のハーフエツチングによる製造方法等
で可能でありその他についてもリードフレーム製造上特
に問題無い上に、前記のアイランドに導電性の中継部材
を設ける方法等とは異なり、製造費・材料費の増）ＪＯ
や歩留の低下等の不都合も無い。
以上の如く、本発明によれば、リードフレーム及び半導
体装置製造上における製造費、材料費等の増加や歩留の
低下及びその地間頂点等が無いま葦で、従来ＧＮＩＪパ
ッド位置がアイランド近傍にないことによって生じる問
題点、即ち、ＧＮＤパッド近傍のリードをアイランドと
直接接続することによる特定ベレットのリードフレーム
専用化及びＵ　Ｎ　Ｉ）　ＩＪ−ド以外の有効リード数
の減少等が解決されることになり、従って従来のＧＮＩ
）パッドの立置及び故の制限を無くすことができ、これ
によって、従来一部品種における必要以上に大きくして
ぃ；ｇＧＮＩＪパッドへの配線を最小巾にすることがで
きる冴の効果やベレット設計の容易化等をはかることが
できる。
同、上記実施例は、ＵＮＬ）パッドについて記したがＵ
ＮＩＪパッド以外のパッドとベレット基板とをリードフ
レームでワイヤーボンディングする必要のある場合につ
いても応用することができる。
また、最近のリードフレームにおいては、ワイヤールー
プの形成を容易にするため、アイランドのみを下に下げ
たＤＰリードフレーム（Ｌｌｉｍｐｌｅ）’ｕｎｃｈリ
ードフレーム）が一般的になりっつめるが、このＬ）Ｐ
リードフレームに本発明を応用する場合は、同様にアイ
ランドに凸部を設けるのみでもよいが、第６図及び第７
図に示した如く、凸部の途中力ｖｃ）ｉへ変形させ、凸
部先端のワイヤーボンディング部を他のリードと同位置
にすることによっても実施することができる。
【図面の簡単な説明】
第１図および第２図は、従来のワイヤーボンディング済
リードフレームの一列を示す平面図、第３図は本発明に
よる一実施例を示すワイヤーボンディング所リードフレ
ームの平面図である。第４図１第５図は第３図のＡ−Ａ
／断面図であり、各々本発明による実施例のうち、凸部
とアイランドとの接合部に溝を設けたもの及び平面的に
設けられた凸部を立体的に凸にしたものを示す。第６図
、第７図は本発明のＬＪＰＩＪ−ドフレームへの応用例
を示したもので、第６図は平面図、第７図は第６図のＢ
−Ｂ’断面図を示す。 同、図において、１・・・・・・半得体素子（ペレット
）、２・・・・・・アイランド、３・・・・・・リード
フレーム、４・・・・・・（，１ＮＩＪパツド、５・・
・・・・ＧＮＬＩリード、６・・・・・・ろう材、７・
・・・・・アイランド支持リード、８・・・・・・アイ
ランドに設けられた凸部、９・・・・・・アイランドと
凸部との接合部に設けられた溝、１０・・・・・・ＵＮ
ＤＩＪ−ド、アイランド支持リード以外のリードである
。 第　１　閃 第７　閃 第４閃 ／ 躬　／７区

Claims (4)

    【特許請求の範囲】
  1. （１）ベレット搭載部の少なくとも一箇所に、半面的に
    凸部を設けたことを特徴とする半導体装置用リードフレ
    ーム。
  2. （２）前記凸部において、該凸部とベレット搭載部との
    接合部に溝を設けるか、接合部を細くして該凸部を１字
    形にするか、平面的に設けられた該凸部をさらに立体的
    に凸とするか、または該凸部とベレット搭載部との表面
    について異なったメッキを施す等により材質または表面
    状態を應わせたことを特徴とする特許請求の範囲第（１
    ）項記載の半導体装置用リードフレーム。
  3. （３）リードフレームはベレット搭載部のみ下方に下げ
    られたＬ）　Ｐ　ＩＪ−ドフレームであり、前記凸部を
    設けかつ該凸部を途中から上方へ変形し、該凸部の先端
    のワイヤーボンディングに必要す部分を他のリードと同
    位置にすることを特徴とする特許請求の範囲第（１）項
    記載の半導体装置用リードフレーム。
  4. （４）前記リードフレームに設けられた凸部にはワイヤ
    ーボンディングがされていることを特徴とする特許請求
    の範囲第（１）項、第（２）項もしくは第（３）項記載
    の半導体装置用リードフレーム。
JP57119312A 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム Granted JPS5910249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57119312A JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57119312A JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5910249A true JPS5910249A (ja) 1984-01-19
JPS6347351B2 JPS6347351B2 (ja) 1988-09-21

Family

ID=14758316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57119312A Granted JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5910249A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137436U (ja) * 1984-02-23 1985-09-11 日本電気株式会社 半導体集積回路装置
WO1986005322A1 (en) * 1985-02-28 1986-09-12 Sony Corporation Semiconducteur circuit device
JPS62178543U (ja) * 1986-04-30 1987-11-12
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPH0459956U (ja) * 1990-09-29 1992-05-22
US5209314A (en) * 1990-07-09 1993-05-11 Honda Giken Kogyo Kabushiki Kaisha Riding-type working machine
JPH0750313A (ja) * 1994-03-14 1995-02-21 Hitachi Ltd 半導体装置
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ，インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724555A (en) * 1980-07-22 1982-02-09 Nec Kyushu Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724555A (en) * 1980-07-22 1982-02-09 Nec Kyushu Ltd Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137436U (ja) * 1984-02-23 1985-09-11 日本電気株式会社 半導体集積回路装置
WO1986005322A1 (en) * 1985-02-28 1986-09-12 Sony Corporation Semiconducteur circuit device
JPS62178543U (ja) * 1986-04-30 1987-11-12
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
US5209314A (en) * 1990-07-09 1993-05-11 Honda Giken Kogyo Kabushiki Kaisha Riding-type working machine
JPH0459956U (ja) * 1990-09-29 1992-05-22
JPH0750313A (ja) * 1994-03-14 1995-02-21 Hitachi Ltd 半導体装置
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ，インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ

Also Published As

Publication number Publication date
JPS6347351B2 (ja) 1988-09-21

Similar Documents

Publication Publication Date Title
US6262482B1 (en) Semiconductor device
US5844306A (en) Die pad structure for solder bonding
US6861734B2 (en) Resin-molded semiconductor device
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US7115445B2 (en) Semiconductor package having reduced thickness
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6124546A (en) Integrated circuit chip package and method of making the same
JP4195804B2 (ja) デュアルダイパッケージ
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US8105932B2 (en) Mixed wire semiconductor lead frame package
JP2569939B2 (ja) 樹脂封止型半導体装置
US8093707B2 (en) Leadframe packages having enhanced ground-bond reliability
US6955941B2 (en) Methods and apparatus for packaging semiconductor devices
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
JPS5910249A (ja) 半導体装置用リ−ドフレ−ム
JPH0382148A (ja) 半導体装置
JP2000339432A (ja) Ｉｃカード用モジュール及びその製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPS6141246Y2 (ja)
JPH03261153A (ja) 半導体装置用パッケージ
JPH01286342A (ja) 面実装超薄形半導体装置
JPH02278857A (ja) 樹脂封止型半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPH0366150A (ja) 半導体集積回路装置