JPS59100541A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59100541A JPS59100541A JP20941182A JP20941182A JPS59100541A JP S59100541 A JPS59100541 A JP S59100541A JP 20941182 A JP20941182 A JP 20941182A JP 20941182 A JP20941182 A JP 20941182A JP S59100541 A JPS59100541 A JP S59100541A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- alloy
- hydrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は絶縁物、半導体および金属の薄膜あるいは薄層
によって、構成された半導体装置に関する。
によって、構成された半導体装置に関する。
従来、半導体集積回路の分野では、Ａｔや多結晶Ｓｉな
どにより形成される多層配線構造の層間絶縁膜として、
リンガラス膜、二酸化シリコン膜。
どにより形成される多層配線構造の層間絶縁膜として、
リンガラス膜、二酸化シリコン膜。
窒化シリコン膜等が用られてきた。特に化学気相成長法
によって形成された上記の各種絶縁膜は、良好な段差被
覆性と、低い生産コストのために、広く用いられている
。これらの構造については、例えば徳山嶺著ｒＭＯｓデ
バイス」工業調査会発行（１９７９）に詳しい。
によって形成された上記の各種絶縁膜は、良好な段差被
覆性と、低い生産コストのために、広く用いられている
。これらの構造については、例えば徳山嶺著ｒＭＯｓデ
バイス」工業調査会発行（１９７９）に詳しい。
ところで、化学気相成長法により、上記絶縁膜を形成す
るためには、５ｊＨ４やＮＨ３のごとく、水素を含む気
体を生成源ガスとして用いることが多い。そのため、上
記絶縁膜中には、不純物として水素原子が混入すること
は、避けられない。特にプラズマ放電によって上記気体
（８１Ｈ４゜Ｎ Ｈ３等）を解離させ、半導体基板上に
気相成長させる窒化シリコン膜（以下簡単にプラズマ窒
化シリコン膜あるいはｐ−５ｉＮ膜と略記する）は、２
０〜３０ｗｔ％にも及ぶ水素を含有している。
るためには、５ｊＨ４やＮＨ３のごとく、水素を含む気
体を生成源ガスとして用いることが多い。そのため、上
記絶縁膜中には、不純物として水素原子が混入すること
は、避けられない。特にプラズマ放電によって上記気体
（８１Ｈ４゜Ｎ Ｈ３等）を解離させ、半導体基板上に
気相成長させる窒化シリコン膜（以下簡単にプラズマ窒
化シリコン膜あるいはｐ−５ｉＮ膜と略記する）は、２
０〜３０ｗｔ％にも及ぶ水素を含有している。
（ｐａｄｕｓｃｈｅｋ他著「Ｑｎａｎｔｉｔａｔｉｖｅ
ｄｅｔｅｒｍｉ −ｎａｔｉｏｎ ｏｆ ｈｙｄｒｏ
ｇｅｎ ｉｎ Ｓｉｌｉｃｏｎｍｉｔｒｉｄｅｆｉｌｍ
ｓ ｕｓｉｎｇ ｐｒｏｔｏｎ−ｐｒｏｔｏｎ ｓｃａ
ｔｌｅｒｉｎｇＪＡｐＩ）１． ｐｈｙｓ、 Ｌｅｔｔ
、 ３６ （１９８０） Ｉ）６２ ）一方、シリコン
のＭＯＳ集積回路素子においては、デバイス内あるいは
周囲雰囲気中に水素が存在すると、この水素は界面準位
や５ｉ０２中の固定電荷あるいはトラップ準位を増加さ
せる原因となる。ＭＯＳトランジスタを動作させた場合
、ソース、ドレイン間にかかる電界で加速され高い運動
エネルギを得た電子あるいは正孔が、５ｉ−８ｉ０２界
面のエネルギ障壁を越えて、ゲート酸化膜中に注入され
ることが知られている。これらの、キャリヤの一部は前
記トラップ準位に捕獲され、ＭＯＳトランジスタのしき
い値電圧Ｖ丁Ｈの変動やチャネルコンダクタンスｇｍの
減少といった現象を引き起す。これらについては、Ｒ２
Ｈ，Ｆａｉｒ等の論文（ＩＥＥＥ、Ｔｒａｎｓａｃｔｉ
ｏｎｓ ｏｎ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ 、
ｖＯｌ、 ＥＤ−２８，Ａ １ （１９８１）ｐ８３
）等に詳しく述べられている。特に、前述のＰ−８ＩＮ
膜を層間絶縁膜あるいは最終保護膜に用いたＭＯＳ集積
回路素子においては、前述したようにＰ−８ｉＮ膜が多
量の水素を包含するため、前記特性変動を生じ易ずいと
言う欠点があった。
ｄｅｔｅｒｍｉ −ｎａｔｉｏｎ ｏｆ ｈｙｄｒｏ
ｇｅｎ ｉｎ Ｓｉｌｉｃｏｎｍｉｔｒｉｄｅｆｉｌｍ
ｓ ｕｓｉｎｇ ｐｒｏｔｏｎ−ｐｒｏｔｏｎ ｓｃａ
ｔｌｅｒｉｎｇＪＡｐＩ）１． ｐｈｙｓ、 Ｌｅｔｔ
、 ３６ （１９８０） Ｉ）６２ ）一方、シリコン
のＭＯＳ集積回路素子においては、デバイス内あるいは
周囲雰囲気中に水素が存在すると、この水素は界面準位
や５ｉ０２中の固定電荷あるいはトラップ準位を増加さ
せる原因となる。ＭＯＳトランジスタを動作させた場合
、ソース、ドレイン間にかかる電界で加速され高い運動
エネルギを得た電子あるいは正孔が、５ｉ−８ｉ０２界
面のエネルギ障壁を越えて、ゲート酸化膜中に注入され
ることが知られている。これらの、キャリヤの一部は前
記トラップ準位に捕獲され、ＭＯＳトランジスタのしき
い値電圧Ｖ丁Ｈの変動やチャネルコンダクタンスｇｍの
減少といった現象を引き起す。これらについては、Ｒ２
Ｈ，Ｆａｉｒ等の論文（ＩＥＥＥ、Ｔｒａｎｓａｃｔｉ
ｏｎｓ ｏｎ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ 、
ｖＯｌ、 ＥＤ−２８，Ａ １ （１９８１）ｐ８３
）等に詳しく述べられている。特に、前述のＰ−８ＩＮ
膜を層間絶縁膜あるいは最終保護膜に用いたＭＯＳ集積
回路素子においては、前述したようにＰ−８ｉＮ膜が多
量の水素を包含するため、前記特性変動を生じ易ずいと
言う欠点があった。
以上述べた欠点は、たとえばポリイミド膜のような塗布
法により形成した絶縁膜等、加熱により水素を遊離する
絶縁膜において、共通な欠点であることは言うまでもな
い。
法により形成した絶縁膜等、加熱により水素を遊離する
絶縁膜において、共通な欠点であることは言うまでもな
い。
また、水素雰囲気中において、該半導体集積回路を動作
させた場合にも同様な特性変動を生ずることも明らかで
ある。
させた場合にも同様な特性変動を生ずることも明らかで
ある。
本発明の目的は上記欠点に鑑み、水素を含む絶縁膜を用
いた半導体集積回路、あるいは、水素雰囲気中で動作さ
せる半導体集積回路において、ＭＯＳ）ランジスタの動
作特性の劣化を抑止することができるような半導体装置
を提供することにある。
いた半導体集積回路、あるいは、水素雰囲気中で動作さ
せる半導体集積回路において、ＭＯＳ）ランジスタの動
作特性の劣化を抑止することができるような半導体装置
を提供することにある。
上記目的を達成するための本発明の構成は半導体基板上
に設けられた絶縁層上に水素吸蔵金属層を設けることに
ある。
に設けられた絶縁層上に水素吸蔵金属層を設けることに
ある。
本発明は上記構成にあるので、不要な水素原子を吸着し
てしまうので、上記水素は基板の能動領域などに達成す
ることがなく良好な電気的特性の半導体装置を得るもの
である。
てしまうので、上記水素は基板の能動領域などに達成す
ることがなく良好な電気的特性の半導体装置を得るもの
である。
半導体集積回路に用いられるＰ−８ｉＮ膜では、膜生成
中に、かなりの比率の８ｉ、！：Ｈ，ＮとＨの結合が解
離せず膜中に取り込まれるため、約２０％のＨが含まれ
る。これについては、前記ｐａｄｕｓｃｈｅｋ他著の文
献を参照されたい。これら水素原子の結合は、パッケー
ジングをする際の熱工程における温度の上昇により切断
され、自由なＨあるいはＨ２が生成される。第１図に上
記Ｐ −８ｉＮ膜のガスマス分析の結果の一例を示した
。
中に、かなりの比率の８ｉ、！：Ｈ，ＮとＨの結合が解
離せず膜中に取り込まれるため、約２０％のＨが含まれ
る。これについては、前記ｐａｄｕｓｃｈｅｋ他著の文
献を参照されたい。これら水素原子の結合は、パッケー
ジングをする際の熱工程における温度の上昇により切断
され、自由なＨあるいはＨ２が生成される。第１図に上
記Ｐ −８ｉＮ膜のガスマス分析の結果の一例を示した
。
同図に示すごとく、ｐ−５ｔＮ膜は４０００以上温度（
でおいて、多量の水素を放出することがわかる。半導体
集積回路に用いられたｐ−５ｉＮ膜から放出される水素
は、Ｐ Ｓ ’ Ｎ膜表面から、外部に逃げると同時
に、その一部は半導体集積回路内部に拡散し、Ｍｏｓト
ランジスタのゲート酸化膜中にも拡散する。これら水素
は前述の公知技術の項でも述べたごとく、Ｍｏｓトラン
ジスタの動作特性変動を引起す原因となることが知られ
ている。
でおいて、多量の水素を放出することがわかる。半導体
集積回路に用いられたｐ−５ｉＮ膜から放出される水素
は、Ｐ Ｓ ’ Ｎ膜表面から、外部に逃げると同時
に、その一部は半導体集積回路内部に拡散し、Ｍｏｓト
ランジスタのゲート酸化膜中にも拡散する。これら水素
は前述の公知技術の項でも述べたごとく、Ｍｏｓトラン
ジスタの動作特性変動を引起す原因となることが知られ
ている。
凍た前記ｐａｉｒ等の論文によれば、上記特性変動は室
温においても生ずることが知られている。
温においても生ずることが知られている。
一方、周期律長の３ａ属、４ａ属、５ａ属および、ラン
タン系、とアクチナイド系の一部の金属や、ｐｅＴｉ、
ＭｇＣｕ２． Ｔ１Ｎｉ 等の合金は、水素を多量に
吸蔵することが知られている。これについては、佐々木
他著６金属水素化合物とその利用″日本金属学会会報第
１７巻１号号（１９８０）Ｐ４９４に詳しく記載されて
いる。
タン系、とアクチナイド系の一部の金属や、ｐｅＴｉ、
ＭｇＣｕ２． Ｔ１Ｎｉ 等の合金は、水素を多量に
吸蔵することが知られている。これについては、佐々木
他著６金属水素化合物とその利用″日本金属学会会報第
１７巻１号号（１９８０）Ｐ４９４に詳しく記載されて
いる。
特に、Ｔｉは４００Ｃ以下の温度において、多量の水素
を吸蔵し、８ｏｏｃ以上で吸蔵してｌ／４る水素を放出
する。これについては、北田正弘著［金属水素化物のエ
ネルギー分野での利用」 （日本金属学会会報第１７巻
１号（１９７８）Ｐ３４５ ）に記述がある。
を吸蔵し、８ｏｏｃ以上で吸蔵してｌ／４る水素を放出
する。これについては、北田正弘著［金属水素化物のエ
ネルギー分野での利用」 （日本金属学会会報第１７巻
１号（１９７８）Ｐ３４５ ）に記述がある。
そこで我々は、最終絶縁保護膜として用いる水素を含む
Ｐ−８ｉＮ膜の下にＴｉ層を設け、Ｐ −８ｉＮ膜から
遊離してくる水素原子をＴｉ中に捕獲することを考案し
た。
Ｐ−８ｉＮ膜の下にＴｉ層を設け、Ｐ −８ｉＮ膜から
遊離してくる水素原子をＴｉ中に捕獲することを考案し
た。
また、該ｐ−５ｉＮ膜上にＴｉ層を設け、３００Ｃ以上
４００Ｃ以下の熱処理を加えた場合には、加熱によって
、結合が切れて遊離したＰ−ｓｔＮ膜中の水素は、該ｐ
−５ｔＮ膜上のＴｉ層に選択的に吸収される。すなわち
、該ｐ−５ｔＮ膜の上または下に接して設けられたＴｉ
膜には、Ｐ−８ｉＮ膜の脱水素反応を加速する効果があ
ることがわかった。
４００Ｃ以下の熱処理を加えた場合には、加熱によって
、結合が切れて遊離したＰ−ｓｔＮ膜中の水素は、該ｐ
−５ｔＮ膜上のＴｉ層に選択的に吸収される。すなわち
、該ｐ−５ｔＮ膜の上または下に接して設けられたＴｉ
膜には、Ｐ−８ｉＮ膜の脱水素反応を加速する効果があ
ることがわかった。
以下、実施例を引用して、本発明の詳細な説明する。
実施例１
第２図は、本発明による一実施例を示す、ＬＳＩの断面
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの５ｉ０２からなシ、所定の位置に開口
部のある第１の絶縁層２０を表面に有するシリコン基板
２１上にＡｔからなり該開口部を経て、該シリコン基板
の所定領域と接続する配線導体層２２を設け、さらに所
定の位置に開口部２３を有する（開口部はＣＦ、を主成
分とするプラズマにより形成した）厚さ１．１μｍのｐ
−５ｔＮ膜からなる最終保護膜２４をプラズマＣＶＤ法
により設け、その上に厚さ約０．５μｍの１１層２５を
真空蒸着により形成し、開口部２３よりも大きく、開口
部２３を内側に含むように、開口部２６を形成した。
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの５ｉ０２からなシ、所定の位置に開口
部のある第１の絶縁層２０を表面に有するシリコン基板
２１上にＡｔからなり該開口部を経て、該シリコン基板
の所定領域と接続する配線導体層２２を設け、さらに所
定の位置に開口部２３を有する（開口部はＣＦ、を主成
分とするプラズマにより形成した）厚さ１．１μｍのｐ
−５ｔＮ膜からなる最終保護膜２４をプラズマＣＶＤ法
により設け、その上に厚さ約０．５μｍの１１層２５を
真空蒸着により形成し、開口部２３よりも大きく、開口
部２３を内側に含むように、開口部２６を形成した。
次に、前述のごとく形成したＬＳＩを３００〜５００Ｃ
の温度で、窒素雰囲気中あるいは真空中で熱処理を行え
ば、Ｐ−８ｉＮ膜中に含まれる水素は、Ｔｉ膜中に選択
的に吸収させることができる。
の温度で、窒素雰囲気中あるいは真空中で熱処理を行え
ば、Ｐ−８ｉＮ膜中に含まれる水素は、Ｔｉ膜中に選択
的に吸収させることができる。
実施例２
第３図は、本発明における実施例を示す、ＬＳＩの断面
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの８１０２からなり、所定の位置に開口
部のある第１の絶縁層３０を表面に有するシリコン基板
３１上に、Ａｔからなり該開口部を経て、該シリコン基
板の所定の領域と接続する配線導体層３２を設け、さら
に所定の位置に開口部３３を有する厚さ０．４μｍのＰ
ＳＧ膜からなる絶縁層３４をＣＶＤ法によシ設け、その
上に絶縁層３４が有する開口部３３よりも、大きい開口
部３５を有する厚さ約０．５μｍの７１層３６を真空蒸
着により形成し、その上に７１層３６が有する開口部３
５よシも小さく、ＰＳＧ膜３４が有する開口部３３より
大きい開口部３７を有する厚さ約１．１μｍのｐ−５ｉ
Ｎ膜からなる最終保護膜３８をプラズマＣＶＤ法によシ
形成した。
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの８１０２からなり、所定の位置に開口
部のある第１の絶縁層３０を表面に有するシリコン基板
３１上に、Ａｔからなり該開口部を経て、該シリコン基
板の所定の領域と接続する配線導体層３２を設け、さら
に所定の位置に開口部３３を有する厚さ０．４μｍのＰ
ＳＧ膜からなる絶縁層３４をＣＶＤ法によシ設け、その
上に絶縁層３４が有する開口部３３よりも、大きい開口
部３５を有する厚さ約０．５μｍの７１層３６を真空蒸
着により形成し、その上に７１層３６が有する開口部３
５よシも小さく、ＰＳＧ膜３４が有する開口部３３より
大きい開口部３７を有する厚さ約１．１μｍのｐ−５ｉ
Ｎ膜からなる最終保護膜３８をプラズマＣＶＤ法によシ
形成した。
本実施例によれば、ＬＳＩのパッケージング等に伴う熱
処理によシ解離したｐ−５ｔＮ膜中の水素は７１層３６
に吸収され、下層のＭＯＳデバイス中にまで拡散するこ
とはない。
処理によシ解離したｐ−５ｔＮ膜中の水素は７１層３６
に吸収され、下層のＭＯＳデバイス中にまで拡散するこ
とはない。
実施例３
第４図は、本発明による一実施例を示す、ＬＳＩの断面
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの５ｉ０２からなシ、所定の位置に開口
部のある第１の絶縁層４０を表面に有するシリコン基板
４１上に、Ａｔからなり該開口部を経て、該シリコン基
板の所定の領域と接続する配線導体層４２を設け、さら
に所定の位置に開口部４３を有する厚さ０．４μｍのＰ
ＳＧ膜かからなる絶縁層４４をＣＶＤ法により設け、そ
の上に該絶縁層４４が有する該開口部４３よりも、大き
い開口部４５を有する厚さ約０．５μｍの第１の１１層
４６を真空蒸着法により形成し、その上に該第１の１１
層４６が有する該開口部４５よりも小さく、該ＰＥＧ膜
４４が有する該開口部４３よりも大きい、開口部４７を
有する厚さ約１．１μｍのｐ−５ｔＮ膜からなる絶縁膜
４８をプラズマＣＶＤ法により形成し、さらにその上に
、該ｐ−５ｉＮ膜４８が有する該開口部４７よりも大き
い開口部４９を有する、厚さ約０．５μｍの第２のＴｉ
膜５０を真空蒸着により形成した。
模式図である。同図に示すごとく、熱酸化により形成し
た厚さ約１μｍの５ｉ０２からなシ、所定の位置に開口
部のある第１の絶縁層４０を表面に有するシリコン基板
４１上に、Ａｔからなり該開口部を経て、該シリコン基
板の所定の領域と接続する配線導体層４２を設け、さら
に所定の位置に開口部４３を有する厚さ０．４μｍのＰ
ＳＧ膜かからなる絶縁層４４をＣＶＤ法により設け、そ
の上に該絶縁層４４が有する該開口部４３よりも、大き
い開口部４５を有する厚さ約０．５μｍの第１の１１層
４６を真空蒸着法により形成し、その上に該第１の１１
層４６が有する該開口部４５よりも小さく、該ＰＥＧ膜
４４が有する該開口部４３よりも大きい、開口部４７を
有する厚さ約１．１μｍのｐ−５ｔＮ膜からなる絶縁膜
４８をプラズマＣＶＤ法により形成し、さらにその上に
、該ｐ−５ｉＮ膜４８が有する該開口部４７よりも大き
い開口部４９を有する、厚さ約０．５μｍの第２のＴｉ
膜５０を真空蒸着により形成した。
本実施例によれば、Ｐ−８ｉＮ膜から遊離して、ｐ−５
ｉＮ膜中を拡散してきた水素は、第１のＴｉ膜に吸収さ
れて、下地ＭＯＳデバイス中に拡散しないとともに、第
２のＴｉ膜に選択的に吸収され、Ｐ−ｓｉＮ膜中の自由
な水素原子を減少させることができる。
ｉＮ膜中を拡散してきた水素は、第１のＴｉ膜に吸収さ
れて、下地ＭＯＳデバイス中に拡散しないとともに、第
２のＴｉ膜に選択的に吸収され、Ｐ−ｓｉＮ膜中の自由
な水素原子を減少させることができる。
実施例４
第５図は、本実施例を示すＬＳＩおよび、それを格納し
たパッケージの断面模式図である。同図に示すごとく、
熱酸化によ多形成した厚さ約１μｍのｓ ｉ ０２から
なシ、所定の位置に開口部を有する第１の絶縁層５０を
表面に有するシリコン基板５１上に、Ａｔからなシ該開
ロ部を経て、該シリコン基板の所定の領域と接続する配
線導体層５２を設け、その上に所定の位置に開口部５３
を有する厚さ１．２−μｍのＰＳＧ膜からなる絶縁層５
４を形成し、その上に厚さ約０．５μｍのＴｉ層”５５
を真空蒸着法により形成した。上記のごとく形成したＬ
ＳＩチップをＤＩＬセラミックパッケージ５６に封止し
た。パッケージのキャビティ内５７は水素雰囲気としで
ある。
たパッケージの断面模式図である。同図に示すごとく、
熱酸化によ多形成した厚さ約１μｍのｓ ｉ ０２から
なシ、所定の位置に開口部を有する第１の絶縁層５０を
表面に有するシリコン基板５１上に、Ａｔからなシ該開
ロ部を経て、該シリコン基板の所定の領域と接続する配
線導体層５２を設け、その上に所定の位置に開口部５３
を有する厚さ１．２−μｍのＰＳＧ膜からなる絶縁層５
４を形成し、その上に厚さ約０．５μｍのＴｉ層”５５
を真空蒸着法により形成した。上記のごとく形成したＬ
ＳＩチップをＤＩＬセラミックパッケージ５６に封止し
た。パッケージのキャビティ内５７は水素雰囲気としで
ある。
本実施例によれば、パッケージのキャビティ内からＬＳ
Ｉ中に拡散しようとする水素原子は、Ｔｉ層に捕獲され
、デバイス内に拡散することがないから、ＬＳＩの特性
変動を生ずることがない。
Ｉ中に拡散しようとする水素原子は、Ｔｉ層に捕獲され
、デバイス内に拡散することがないから、ＬＳＩの特性
変動を生ずることがない。
実施例５
第６図は、本実施例を示すＬＳＩとそれを格納したパッ
ケージの断面模式図である。本実施例においては、実施
例４において形成したＬＳＩと同様の断面構造のＬＳＩ
を作成し、さらに１１層６５の上に約２０μｍのポリイ
ミド膜６８を形成し、セラミックパッケージ６６に収納
した。
ケージの断面模式図である。本実施例においては、実施
例４において形成したＬＳＩと同様の断面構造のＬＳＩ
を作成し、さらに１１層６５の上に約２０μｍのポリイ
ミド膜６８を形成し、セラミックパッケージ６６に収納
した。
本実施例によれば、セラミックパッケージから放出され
るα線をポリイミド膜によって吸収され、α線によるソ
フトエラーを防止できるとともに、ポリイミド膜より、
放出される水素をＴｉ膜により捕獲されるので、水素に
よるＭＯＳデバイスの特性変動も生じない。また、Ｔｉ
膜は、α線の吸収効果を高める効果も持つ。
るα線をポリイミド膜によって吸収され、α線によるソ
フトエラーを防止できるとともに、ポリイミド膜より、
放出される水素をＴｉ膜により捕獲されるので、水素に
よるＭＯＳデバイスの特性変動も生じない。また、Ｔｉ
膜は、α線の吸収効果を高める効果も持つ。
本発明によれば、ＬＳＩを構成する一材料である水素を
含む絶縁膜から、遊離される水素原子を、Ｔｉ膜によシ
吸収することができるので、ＭＯＳトランジスタのゲー
ト酸化膜中に、水素原子が拡散するのを防ぐことができ
、水素原゛子が原因となって生ずる、ＭＯＳトランジス
タの動作特性の変動を防止する効果がある。
含む絶縁膜から、遊離される水素原子を、Ｔｉ膜によシ
吸収することができるので、ＭＯＳトランジスタのゲー
ト酸化膜中に、水素原子が拡散するのを防ぐことができ
、水素原゛子が原因となって生ずる、ＭＯＳトランジス
タの動作特性の変動を防止する効果がある。
実施例においては、水素吸収材としてＴｉを用いて説明
したが、水素吸蔵材料として知られる、ｖ、Ｎｂ、Ｚｒ
、Ｈｆ、Ｔａ、Ｓｃ、Ｙ、ＬＬ１％さらに、ランタン系
列の金属、および上記金属群の中よシ選択した少なくと
も２種以上の金属元素からなる合金、あるいは複合膜、
Ｆｅ−Ｔｉ合金、Ｍｇ−Ｃｕ合金、ｚｒ−Ｎｉ合金、Ｔ
ｉ−Ｎ１合金、Ｔｉ−Ｃｕ合金等の金属を用いても同様
の効果があることは言うまでもない。
したが、水素吸蔵材料として知られる、ｖ、Ｎｂ、Ｚｒ
、Ｈｆ、Ｔａ、Ｓｃ、Ｙ、ＬＬ１％さらに、ランタン系
列の金属、および上記金属群の中よシ選択した少なくと
も２種以上の金属元素からなる合金、あるいは複合膜、
Ｆｅ−Ｔｉ合金、Ｍｇ−Ｃｕ合金、ｚｒ−Ｎｉ合金、Ｔ
ｉ−Ｎ１合金、Ｔｉ−Ｃｕ合金等の金属を用いても同様
の効果があることは言うまでもない。
また、水素を放出する絶縁物として、ｐ−５ｉＮ膜の他
に、ボ肝イミド膜、等に対しても上記金属群から選択し
た金属は、同様な効果を持つことも明らかである。
に、ボ肝イミド膜、等に対しても上記金属群から選択し
た金属は、同様な効果を持つことも明らかである。
第１図は本発明を説明するだめのプラズマＣＶＤ法によ
り形成した窒化シリコン膜のガスマス分析特性図、第２
図は本発明の実施例としてのＬＳＩの縦断面概略図、第
３図〜第６図は本発明の他の実施例としてのり、９Ｉの
縦断面概略図である。 ２０．３０．４０・・・８１０２膜、２２，３２． −
４２・・・Ａ２配線、２４，３８．４８・・・ｐ−ｓ＞
膜、２６・、３６，４６，４９，５５．６５・・・Ｔｉ
層、３４，４４，５４．６４・・・ＰＳＧＪ￥ｉ、５６
゜６６・・・セラミックパッケージ、５７．６７・・・
パッケージのキャビティ、６８・・・ポリイミド膜。 代理人 弁理士 薄田利幸 ′ｆＪ＋ 図 θ ５ρρ ｔ
θθθ派 席 （・Ｃ１） 葛 ｚ 図 ％ ３ 図 ！ｆＪ ４ 図
り形成した窒化シリコン膜のガスマス分析特性図、第２
図は本発明の実施例としてのＬＳＩの縦断面概略図、第
３図〜第６図は本発明の他の実施例としてのり、９Ｉの
縦断面概略図である。 ２０．３０．４０・・・８１０２膜、２２，３２． −
４２・・・Ａ２配線、２４，３８．４８・・・ｐ−ｓ＞
膜、２６・、３６，４６，４９，５５．６５・・・Ｔｉ
層、３４，４４，５４．６４・・・ＰＳＧＪ￥ｉ、５６
゜６６・・・セラミックパッケージ、５７．６７・・・
パッケージのキャビティ、６８・・・ポリイミド膜。 代理人 弁理士 薄田利幸 ′ｆＪ＋ 図 θ ５ρρ ｔ
θθθ派 席 （・Ｃ１） 葛 ｚ 図 ％ ３ 図 ！ｆＪ ４ 図
Claims (1)
- 【特許請求の範囲】 １、半嗜体基板上の所定の位置と接続する、少なくとも
１層以上の金属導体配線層と、該配線層間あるいは、そ
の上に少なくとも１層以上からなる絶縁層を有する半導
体装置において、該配線間に短絡を生じることがないよ
うに、該絶縁層上および、２層以上からなる該絶縁層の
間の少なくとも一方に、水素吸蔵金属層を設けたことを
特徴とする半導体装置。 ２、該水素吸蔵金属層が、周期律表の３ａ属、４ａ属、
５ａ属、ジンタン系列を構成する金属元素群から選択し
た１金属層であるか、該金属元素群から選択した少なく
とも２種以上の金属元素からなる合金層であるか、Ｆｅ
−Ｔｉ合金、Ｍｇ−Ｃｕ合金、Ｔｔ−Ｎｉ合金、Ｔ ｉ
−Ｃｕ合金、ｚｒ−Ｎｉ合金からなる合金群よシ選択
した合金層であるか、該金属層、該合金層の少なくとも
２種以上からなる多層の金属層であることを特徴とする
特許請求の範囲第１項記載の半導体装置。 ３、水素吸蔵金属層を設けた後、該水素吸蔵金属が水素
を放出し始める温度以下の温度範囲において、熱処理を
行うことを特徴とする特許請求の範囲第１項および第２
項記載の半導体装置。 ４、絶縁層が、プラズマＣＶＤ法で形成した窒化シリコ
ン膜と、塗布法により形成した絶縁膜のうち少なくとも
一方を含むことを特徴とする特許請求の範囲第１項、第
２項、第３項記載の半導体装置。 ５、絶縁層が、プラズマＣＶＤ法で形成した窒化シリコ
ン膜と塗布法によ多形成した絶縁膜のうち少なくとも一
方を含む該半導体装置において、該プラズマＣＶＤ法で
形成した窒化シリコン膜あるいは塗布法によ多形成した
絶縁膜の下に、該水素吸蔵金属層を設けたことを特徴と
する特許請求の範囲第１項、第２項、第３項、第４項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20941182A JPS59100541A (ja) | 1982-12-01 | 1982-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20941182A JPS59100541A (ja) | 1982-12-01 | 1982-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100541A true JPS59100541A (ja) | 1984-06-09 |
Family
ID=16572432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20941182A Pending JPS59100541A (ja) | 1982-12-01 | 1982-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371634A (ja) * | 1989-08-10 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| US9640544B2 (en) | 2015-04-24 | 2017-05-02 | Sandisk Technologies Llc | Integrated circuit with hydrogen absorption structure |
-
1982
- 1982-12-01 JP JP20941182A patent/JPS59100541A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371634A (ja) * | 1989-08-10 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| US9640544B2 (en) | 2015-04-24 | 2017-05-02 | Sandisk Technologies Llc | Integrated circuit with hydrogen absorption structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814009B2 (ja) | 半導体装置の製造方法 | |
| US5512513A (en) | Method of fabricating semiconductor device with water protective film | |
| JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| GB2313232A (en) | A non volatile semiconductor memory device and method of manufacturing the same | |
| CA2106694A1 (en) | Hermetic protection of integrated circuits | |
| US6235648B1 (en) | Semiconductor device including insulation film and fabrication method thereof | |
| US4883766A (en) | Method of producing thin film transistor | |
| US20050245052A1 (en) | Semiconductor device having a gettering layer | |
| US5360768A (en) | Method of forming oxide film | |
| JPS59100541A (ja) | 半導体装置 | |
| TWI234847B (en) | A dielectric diffusion barrier | |
| JP3435186B2 (ja) | 半導体装置 | |
| JP3480416B2 (ja) | 半導体装置 | |
| JP5679662B2 (ja) | 誘電体キャップ層 | |
| JP2002016249A (ja) | 半導体装置及びその製造方法 | |
| CN111162002B (zh) | 存储器的制作方法及存储器 | |
| US6690084B1 (en) | Semiconductor device including insulation film and fabrication method thereof | |
| Onishi et al. | Low-Temperature Chemical Vapor Deposition of SiCN for Hybrid Bonding | |
| US3424956A (en) | Diffusion type semiconductor device having plural protective coatings | |
| JP3113957B2 (ja) | 半導体装置 | |
| JPH03165036A (ja) | 半導体装置 | |
| JPS61154171A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| JPS59117133A (ja) | 半導体装置 | |
| JPH06120479A (ja) | 半導体装置及びその製造方法 |