JPS5890252A - 演算処理装置の故障診断方式 - Google Patents

演算処理装置の故障診断方式

Info

Publication number
JPS5890252A
JPS5890252A JP56188832A JP18883281A JPS5890252A JP S5890252 A JPS5890252 A JP S5890252A JP 56188832 A JP56188832 A JP 56188832A JP 18883281 A JP18883281 A JP 18883281A JP S5890252 A JPS5890252 A JP S5890252A
Authority
JP
Japan
Prior art keywords
time
address
execution
task
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56188832A
Other languages
English (en)
Inventor
Fumio Oshima
尾島 富美雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56188832A priority Critical patent/JPS5890252A/ja
Publication of JPS5890252A publication Critical patent/JPS5890252A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は演算処理’tgi i5の故1雛診断方式の改
良に関する。
発明の技術的背景 マイクロコンビーータ等の演算処理部を持つ演算処理装
置は、同装置の故障を診断するために通常ウォッチドッ
グタイマ方式を採用している。この方式は、一定時間ご
とに時間信号を発生する手段と、この手段によって発生
した時間信号を演算処理部のスケジー−ルプログラムで
割込み入力として受付け、この時間信号に基づいである
グロダラムを実行させるとともに、演算処理部がスケジ
ー−ルプログラムに基づいて実行している旨のリセット
信号を出力する手段と、リセット端子付き時間回路とを
有し、ある一定時間経過しても時間回路にリセット信号
が入力されないとき該時間回路から信刊を出力して警報
を発生するようになっている。この方式は、割込みが正
しく受伺けられなかったり、スケジー−ルプログラムに
従ってノログラムが実行され々い場合にはタイムオーバ
となって餐報が発生される。
背景技術の問題点 しかし、以上のような方式のものは、時間信号発生源か
ら演轡処押部のスケジー−ルプログラムに割込みがあり
、かつ時間回路がリセ、ツトされる限り、演q−処(4
11部において他の処理が異常であっても警報が発生せ
ず正常とみなしてしまう。このため、診断範囲が限定さ
れ、かつ診断の正確性に欠ける問題がある。
発明の目的 本発明は上記した従来の欠点を除去するためになされた
もので、プログラドの実行番地、実行111i:1.序
および実行時間をチェックすることにより、診断範囲を
広めるとともに診断の正確性を期する演算処理装置の故
障診断方式を祈供するものとする。
発明の概要 本発明は、通常、一連の処理を行なうプログラム毎にタ
スクと称する単位に1とめて実行するが、このタスクの
実行開始時に、その実行すべき番地列を診断キー−へ、
実行診断時間を診断タイマへそれぞれセ1.トシ、これ
らのセットした内容から池9°処理装置の故障を診断し
、上記目的を達成せんとするものである。
発明の実施例 先ず、本イ:χ明方式は以下の点に着目して実現したも
のである。通常、プログラムは一連の処理を行なうプロ
グラム毎にタスクと称する単位にまとめて実行するが、
このタスクはプログラム設計時にその実行すべき番地と
その順序、更らにその実行時間が明らかになっている。
そこで、これらの番地等を効果的に取り込んで障害の診
断を行なうものである。
以下、本発明の一実施例について図面を参照して説明す
る。図に示す演算処理部20(以下、CPUと相称する
)はメモリ11を所有しており、このメモリ11は一連
の処理ごとに単位化したプログラムを格納してなる複数
のタスクおよびタスク別実行診断時間、タスク別実行予
定アドレス群等を持っている。このCPU 10はメモ
リ11からタスク別実行診断時間を取り出して時11旧
01路12にセットし、捷たメモリ1ノのタスク別実行
予定アドレス群を取り出して診断キー−登録回路13を
介して診断キー−14へ登録する。この診断キー−14
は診断キュー登録回路13からの登録要求順に従って実
行予定アドレスをリスト形式で格納する。15はCPU
 10に属するプログラムカウンタであってメモリ1ノ
内のタスク実行中のアドレスを示す。16はプログラム
カウンタ15の現在実行中のタスクアドレスと診断キー
−14に格納されている実行予定アドレスとを比較する
アドレス比較回路であって、ここで両アドレスが一致す
ると一致信号Soがでて診断キー−引出しlil路17
へ供給する。この診断キー−引出し回路17は、アドレ
ス比較回路16からの一致信号に基づいて診断キー−1
4から比較終了した実行予定アドレスを引き出すととも
に、リセ、7ト信月Rを5一 時間回路12へ送る。この時間回路12はCPU10か
らの実行診断時間に基づいて時間動作を開始するプリセ
ットタイマおよびその実行診断時間を経過してもリセッ
H言号が入らないとき警報信号ARを発生する機能をも
っている。
次に、以上のように構成された本発明方式の作用を説明
する。先ず、メモリ1ノには一連の処理プログラムをタ
スクとして格納し、かつそのタスク別に実行診断時間と
実行予定アドレス群を格納しておく。この状態において
CPU 10は、タスクの実行開始前にそのタスクが実
行すべきアドレス群と実行診断時間とをメモリ1ノから
取り出し、実行予定アドレスを実行すべき順に診断キー
−登録回路13を介して診断キー−14へ登録するとと
もに、実行診断時間を時間回路12ヘセツトする。この
ように実行予定アドレスと実行診断時間とをセットした
後、タスクの実行を開始する。一方、アドレス比較回路
16は、診断キュー14の先頭に格納された実行予定ア
ドレスと現在メモリ11のタスクで6− 実行中のアドレスとを常時比較1〜でおり、一致1−た
場合に一致信号を診断ギーー引き出し回路17へ入力す
る。診断キー−引き出し回路17は一致信閃を受けると
、診断キー−14から既に比較終了したアドレスを一個
引き出すとともに、時間面hltI 12ヘリセット信
潟を送出する。
その際、診断キー−14の実行予定アトゝレスが空でな
ければ引き続き上述したようにアドレス比;咬回路16
で比較が行なわれる。診断キューI4が空に々す、同時
にタスクもりとのときは、アドレス比較回路16の一致
により診断キュー引き出し回1烙17から時間面1路1
2ヘリセット信号が送られる。この時間回路12は、C
PU70からタスク別の実行診断時間がプリセットされ
た1告点より時間動作を開始し、その設定貯量以内に診
断キー−引き出し回路17からリセット(f1号を受け
るとリセットして診断を中東し、設定時間寸で(テリセ
ット信号が入ら々いと外部へ′を修報信号ARを用力す
る。
なお、1つのタスクが実行中に、優先度の高い別のタス
クに割り込1れた場合には、その時点の診[θ〒キーー
14内残りアドレス数と時間回]格12の残り時間を−
げメモリ11に保存しておき、そのタスクが再開する時
に再セットするようにすればよい。
従って、本発明方式によれば、診断キー−14に登録し
た実行すべきアドレス群全指定された111貞序で指定
された時間内に実行した揚台のみ警報信号がItl力さ
れず、それらの条件の1つでも満足しないときに骨報信
号を出して故障を知らせるものである。
発明の効果 本発明方式では次のような効果を有する。即ち、従来の
ウォッチドッグタイマ方式は時間割込みとタイマリセッ
ト処理プログラムのみしか診断できなかったのに比べて
、本発明方式では総てのタスク単位について実行予定ア
ドレス、実行順序および実行時間が診1ケ[できる点で
診断範囲が広がり、史に診断の厳密化により装置の信頼
性を窩めうる演算処理装置の故障診断方式をイブ?供で
きる。
【図面の簡単な説明】
図は本発明方式を適用した装置の一実施例を示すブロッ
ク図である。 10・・・演算処理部(CPU )、11・・・メモリ
、12・・・時間回路、13・・・診断キー−登録回路
、14・・・診断キュー、15・・・ゾログラムカウン
タ、16・・・アドレス比較回路、17・・・診断キー
−引き出し回路。 出願入代P(1人 弁理士 鈴 江 武 彦9−

Claims (1)

    【特許請求の範囲】
  1. 一連の処理プログラム毎に単位化された複数のタスクお
    よびタスク別実行診断時間、タスク別実行予定アドレス
    群を格納してなる@算処理部と、この演浦゛処理部の登
    録要求順に基づいて前記実行予定アドレスが格納される
    診断キューと、この診断キー−の先頭に格納された実行
    予定アドレスと前記タスクの実行アドレスとを比較し一
    致したとき該診断キー−から前記実行予定アドレスを引
    き出すとともにリセット信号を出力する手段と、mt記
    演算処理部によって前記タスク別の実行診断時間が設定
    されこの設定時間以内に前記リセット信号が入力されな
    いとき放置を知らせる警報信号を出力する時間回路とを
    備えたことを特徴とする演算処理@置の故障診断方式。
JP56188832A 1981-11-25 1981-11-25 演算処理装置の故障診断方式 Pending JPS5890252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56188832A JPS5890252A (ja) 1981-11-25 1981-11-25 演算処理装置の故障診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56188832A JPS5890252A (ja) 1981-11-25 1981-11-25 演算処理装置の故障診断方式

Publications (1)

Publication Number Publication Date
JPS5890252A true JPS5890252A (ja) 1983-05-28

Family

ID=16230612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56188832A Pending JPS5890252A (ja) 1981-11-25 1981-11-25 演算処理装置の故障診断方式

Country Status (1)

Country Link
JP (1) JPS5890252A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053723A1 (fr) * 2006-11-02 2008-05-08 Nec Corporation Circuit intégré semi-conducteur et procédé pour détecter une panne dans une unité de fonctionnement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053723A1 (fr) * 2006-11-02 2008-05-08 Nec Corporation Circuit intégré semi-conducteur et procédé pour détecter une panne dans une unité de fonctionnement
US8140912B2 (en) 2006-11-02 2012-03-20 Nec Corporation Semiconductor integrated circuits and method of detecting faults of processors

Similar Documents

Publication Publication Date Title
EP0319034A2 (en) Method of recovering failure of online control program
JPH01258057A (ja) 複数のプロセッサを同期する装置
US10379931B2 (en) Computer system
US7168075B1 (en) Automation device and updating method
JPH11272635A (ja) マルチプロセッサ制御方式及びこれに用いられるブート装置及びブート制御装置
US20050229035A1 (en) Method for event synchronisation, especially for processors of fault-tolerant systems
JPS5890252A (ja) 演算処理装置の故障診断方式
JP2965075B2 (ja) プログラム実行状態監視方法
US11372706B2 (en) Vehicle control device
JPH0740253B2 (ja) マルチプロセッサシステムにおける動作監視方法
US20060195849A1 (en) Method for synchronizing events, particularly for processors of fault-tolerant systems
JPH11259340A (ja) コンピュータの再起動制御回路
JPH064318A (ja) エラー検出方式
JPS5916054A (ja) マイクロ・プロセツサ
JP2000089971A (ja) 割込み順位制御方法及び割込み順位制御装置
JPH01231128A (ja) 障害処理方式
JP2802091B2 (ja) 割込ベクタ制御方式
JP2814988B2 (ja) 障害処理方式
JPS61134851A (ja) プログラム暴走検知方式
JP2814587B2 (ja) ウォッチドッグタイマ
JPS62118447A (ja) 入出力疑似障害の発生方式
JPH01258138A (ja) 中央処理装置のテスト方法
JP2010033475A (ja) 電子制御装置
JPS61267144A (ja) プログラム異常検出方式
JPH0279135A (ja) プログラム走行監視方式