JPS5887614A - 多重デ−タバスを用いたダイレクトメモリアクセスの方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は一般に多重データバス（；関し、特に多重デ
ータバスから受信したメツセージを格納するダイレクト
メモリアクセスの方法に関する。

今日の基本コマンドシステム、制（財）システム、通信
システム、インテリジェント情報システム。

中央コンピュータの制御による伝統的なハイアラキ−構
造は柔軟なシステム構成を生み出している。そのような
システムの開発コスト、ａ達コストおよび保守コストの
かなりのパーセンテージがインタフェース回路、ケーブ
ル、コネクタ等に費される。

一般的なりステム仕様では各装置の故障と修理中や操作
上のシステムの再構成中でも継続して動作することがで
きるようなシステム構成を要求される。これには中央制
卸素子や臨界ノードを含まない相互接続構造を必要とす
る。これらの要求は全装置に共有される各装置の榛準パ
スインタフェースから成るデータバスを使用した相互接
ＩＩＶステムを採用することにより満たされ石。

一般的な大規模システムでは、コンピュータ、プσセツ
豐、ディスプレイおよび周辺Ｖｉ置の相互接続は独特の
ハイアラキ−構造を必要とする。

この場合装着の機能は相互接続するトポロジーの位置に
よって決定式れる。さらＣ：どのような１１１Ｉ類の装
置のインタフェースでもトポロジーの位置により変更さ
れる。代表的なシステムはセントラルコンピュータがイ
ンタフェースユニットを介してミニコンピユータに接続
され、さらにインタフェースユニットは特殊仕様のコン
トローラにより周辺装置、ディスプレイ装置および通信
装置と情報伝達を行う。

装置が故障したときに継続動作を保証するために、複数
の完全システムを用意し、装置の故障に対して補償する
という意味において一般的なりステムは冗長である。シ
ステムの装置の数が増大するにつれ、ポイントとポイン
トの相互接続の数が、急激に増大し、それにつれてイン
タフェースのカード、およびケーブルも必要となる。ト
ポロジーの相互接続素子の構成もシステムからシステム
へ変わり、それゆえこれら種々のシステムの統合が最も
複雑である。

この種の一般的なシステムに相関する間融のいくつかを
回避するためＣニジステムの各装置を相互接続すゐ多１
データバスを採用することができる。セントラルコンピ
ュータは分散処理を利用することにより無くすことがで
きる。コンビニ０−タ装Ｗｌはデータバスとのみインタ
フェースすることが要求される。各コンピュータは多重
データバスＣ＝よシ、他の全てのコンピュータ、周辺装
置およびディスプレイと直接接続されているので、どの
コンピュータもそのシステムにおけるどのような役割も
果すことができる。装置が故障したとき、その間の継続
動作は付加的バックアップ装置を必要とするだけである
。この結果システムの装置の種類や数を減少し、装置毎
のインタフェースカードの数を減らすことになる。その
結果品目一覧表や保守の必要性が軽減されるので収集サ
イクルコストおよび寿命ナイグルコストが減少する。

単一の多重データバスを用いる場合は、コンピュータの
パスインタフェースはいつでもパスにｉ続された装置か
らのアドレス付けされたメツセージを受取ることができ
る。これらのメツセージはアドレス付けされたパスイン
タフェース４：接続されたコンピュータによって要求さ
れるものではな％ｒｈｏで、パスからそのメツセージを
受取る以前には、メツセージの到着時刻および発生源は
決定できなＺ、２つ又はそれ以上の連続したメツセージ
が同じコンピュータ（ニアドレス付けされている場合は
、一般的な格納技術を用いて受信したメツセージをコン
ピュータが格納する十分な時間を、内部メツセージギャ
ップにより得ることができない。そのような一般的な技
術はインタラブドレシーバルーチンとそれに続く入出カ
ドライバルーチンの実行を伴う。

一般的なアプローチはコンピュータメモリへの転送の前
に入力メツセージをキューイングすることである。これ
は過変の高速バッファを必要とする。メツセージの到着
レートと五〇は不定であるので、データバスのビットレ
ートの容量が増大するにつれバッファがオーバフローす
る確率が高くなる。又一般的なシステムは、メモリ内の
あるロケーション（パツブアエリア）から他のロケーシ
ョン（ワークエリア）へ受信したメツセージを移動する
場合かなシの処理オーバーヘッドを利用している。

メツセージをコンピュータメモリに転送するための既存
の代表的なデータバスデザインのいくつかの技術が現在
使用されている。ある方法はコンピュータメモリの特定
のロケーションに受信メツセージを格納する。この場合
は次の入力メツセージを受取る前−二その格納したメツ
セージを移動する必要がある。さもなければ、新しく入
ってきたメツセージが従前に入ってきたメツセージの上
に置かれてしまい、データの流れを混乱させる。他の技
術は１つ以上のメツセージのバッファリングを外部メモ
リに供給する。

パツプアが一杯の場合、オーバフローしたメツセージと
次に受信したメツセージが失われる。

このメツセージ源は送信メツセージの損失を知らされ、
ある時間経過後再送信するように指示される。第３の技
術はデータメツヤージ送信前にメモリに空間を予約する
コントロールワードトされることを保証する。しかしな
がらこの方法はデータを格納するためのいくつかのメツ
セージの送信を必要とする。この方、法は又データの格
納領域を設定する処理時間を必要とし、これは演算速度
な運くする。

それゆえ、メモリの入力バッファ領域から処理領域にメ
ツセージを不必要に移動することをさけるためにコンピ
ュータメモリの適切な処理領域に受信したメツセージを
直接格納する方法を持つことはデータ処理技術（二おけ
る改良である。

又コンピュータがメツセージの受信のために準備し、設
定している間、メツセージの受信を逼らせる必要性を無
くす方法を提供すること社この技術における改良である
。

従来技術のメモリアクセスメソッドに存在する問題を克
服するためＳ：この発明は進行中のコンピュータ処１１
１ｖ中断させないダイレクトメモリアクセスの方法を提
供する。この方法は複数の処理装置が接続された分配制
御装置すなわち多重データバスを採用することができる
。

この方法はメモリ内の所定のロケーションに受信メツセ
ージを格納するようにデータ処理装置のダイレクトアド
レッシングメモ！を提供する。前記受信メツセージ内に
含まれる機能アドレスはメモリのメツセージの格納を指
示するのに使用される。各データ処理装置は実行中に受
信メツセージ内のデータを処理する独特の一連のソフト
ウェア機能（プログラム）を有している。この機能アド
レスは受信メツセージ内に含まれ為データを使用するソ
フトウェア機能を識別すゐ。各ソフトウェア機能はその
特別のソフトウェア機能に対応する機能アドレスを含む
メツセージを受信すること（：より励起される。

ソフトウェア機能はメモリの所定領域に受信メツセージ
を格納するの３＝使用される入力制御ブロックとベクト
ルテーブルを作成する方法４−より書かれる。この入力
制御ブロックとベクトルテーブルは一賓データが受信さ
れるとこのソフトウェア機能の継続動作を可能にする必
要な制御ワードとポインタを供給す石。

受信したメツセージは機能アドレスとデータワードから
成っている。この機能アドレスはデ−タを利用するソフ
トウェア機能ｖｗＡ別する。

この機能アドレスはダイレクトメモリアクセス（ＤＭＡ
）コントローラによって使用され、ベクトルテーブルを
アドレスする。このベクトルテーブルはアドレスされた
ワード（二よって指定された入力開側ブロックを指示す
る。ＤＭＡコントローラはベクトルテーブルと入力側篩
ブロックを用いて受信メツセージ内のデータワードをど
こに格納するのかを１機能アドレスから決定する。

このベクトルテーブルはＤＭＡコントローラ艦＝よって
アクセスされる入力制細ブロックの一遍の格納された所
定のロケーションである。この入力開側ブロックは格納
された一連のコマンドワードでＴｏｊ５．ＤＭＡコント
ローラがメモリ内のどこにデータを格納するかを決定す
る補助を行う。

この発明の方法は機能アドレスを含むメツセージを受信
するステップから成る。

この発明を実施するために、データ処理装置はパスイン
タフェース、ＤＭＡコントローラ、プロヤツサおよびメ
モリを有している。ＤＭＡコントローラはベクトルテー
ブルと入力制御ブロックを用いてパスインタフェースか
ら受信シたメツセージをメモリに転送する。このメツセ
ージは機能アドレスを有した始めのメツセージワードか
ら成シ１次にデータワードが続き、そして終りのメツセ
ージワードで構成されている。

パスインタフェースがデータバスからメツセージを受取
ると、ＤＭＡコントローラは始めのメツセージワードζ
二含まれる機能アドレスを利用してメモリにメツセージ
を転送する。この機能アドレスはベクトルテーブルの入
力のインデックスとなゐ。次（＝ベクトルテーブルの入
力が特定の機能アドレスに相関する入力制御ブロックを
識別する。この入力制御ブロックはデータをメモリに格
納する目的のためにＤＭＡコントローラによって利用さ
れるコマンドワーＦを含む、この機能アドレスは又受信
データを処理するソフトウェア機能に相当する。

メツセージの第１データワードは入力制御ブロック内の
あるワード感：よって決定される所定のメモリａケーＶ
ヨン１：格納される。このメツセージの次のワードは、
メツセージの最後のワードが受信される迄第１メモリロ
ケーシ望ンＣニする最大数のワードが受信される迄続く
。

ＤＭＡコントローラは１人力制御ブロツク６二よって、
４１１Ｆ定のメツセージを格納するためｃｌｌ！用され
るメモリ領域の井イズを制限し、ソフトウェア機能（二
よって使用されるため６二受信メツセージの長さの表示
を格納すゐ、入力制御ブロックは供給された制御ブロッ
クのインデックスを更新するためにベクトルテーブルＣ
二人力を供給する。との換作によｆｉＤＭムコントロー
ラは同じ機能アドレス１：対して使用される次の入力制
御ブロックを議題する。１１りのメツセージワードは、
メモリ内に位置した入力メツセージター１ネーＶ冒ンキ
ュ−６−格納され、データカを格“納されたことをソフ
トウェア機能に知らせる。

上述した方法を採用することによ）、遡行中のソフトウ
ェアの実行を中断することなくデータ処１ｌＶｊ１置内
のメモリのダイレクトアクセスを可能にする。上述の方
法はダイレクトメモリアクセスを可能Ｃ＝シ、これによ
り処理装置はデータバスを介して受信されると同じ速さ
でメツセージを受信することができる。この方法は処理
装置の処理Ｏオーバヘッドを減少し、入カパツファ領域
から処理領域への不必要なメツセージの移動を回避する
ことができる。この方法は又処理装置が入力データ受入
れのための領域を設定する間メツセージの受信を遅らせ
為必要が表い。

第１図を参照するとこの発明が適用し得る多重データバ
スが示されている。このレステムはシリアルデータパス
２１ｖ有し、このパス２１には、コンピュータ、ディス
プレイおよび周辺装置というような複数の装置が接ｍ嘔
れる。例えは複数のコンピュータ２７１−１．・・・！
！−Ｎ。

複数のディスプレイ２３−１．・・・、Ｚ！−Ｎシよび
複数の周辺装置２４−Ｊ、・・・、２４−Ｎをデータバ
ス２１に接続することができる。このデータバス２Ｊは
中心導体が１つ又は２つの接地シールドで囲れ、コンピ
ュータ、ディスプレイおよび周辺装置と接続するよう（
＝適切なトランス結合を有した同軸又は３軸ケーブルで
構成し得る。前記データバス２１に接続された複数のコ
ンピュータ２２はそれぞれ同一のタイプでも良いし、異
るタイプでも良い。ディスプレイ２３はキャラクタディ
スプレイ、グラフィックディスプレイ、大スクリーンの
ディスプレイ等で構成し得為０周辺装置２４は端末（ｏ
Ｒ’ｌ’／キーボード）、モデム、プリンタ、ディスク
および磁気テープ等の製品を含む。

前記データバス２１に接続された各装置はパス２１を介
して情報を他のいずれかのＷＩｔに転送する１例えば、
第１コンピュータ２２−１はこのパス１１に接ＩＩされ
た他のコンピュータに情報を転送することもできるし、
いずれかの崗辺装＠２４やディスプレイ２３に情報を転
送することができる。大規模なりステム構成では。

いくつかの装置がデータバス２１を介して、実質的に同
時に１つの装置にデータを転送することができる。適切
に設計されたシステムにより。

いかなるデータの損失もなく、メツセージ間のギャップ
をほとんどあるいは全く無くして一連のメツセージを受
信することができる。

１ｍ２図を参照すゐと１代表的な転送装置にお−でメツ
セージが発生される処理が図示されて−る。コンピュー
タ、例えば第１コンピュータ２２−１はメモリ３３−１
、プロセラ−ｆ３２−１゜ダイレクトメモリアクセス（
Ｄ　Ｍ　Ａ、）コントローラ５１−１およびパスインタ
フェース３４−１から成っている。プロセラ＋３２−１
はプログラム３５を実行し、入出力命令はＤＭＡコント
ａ−ラ３３−１にメモリ１ｌ−１１＝維持された出力制
御ブロック３８０ロケ−νプンな与える。

このパスインタフェース３４−１がデータバス２１にメ
ツセージ３＃を転送すると、メツセージＳ９は同期パル
ス（レンクパルス’）（８）４０で始マシ１次（二始め
のメツセージワード（ＲＯＭ）４１、データワード４５
、第２シンクパルス（８）４０’および終りのメツセー
ジワード（ＥＯＭ）イ４と続く。

ＤＭＡコントローラ３３−１は、出力割引ブロック３８
から始めのメツセージワード４１を検索し、メツセージ
３＃の第１ボーＶヨンを形成する０次に、ＤＭＡコント
ローラ３３−１はスターティングアドレスを出力側副ブ
ロックｓ８から検索する。このスターティングアドレス
４２はメモリ３１−１のどこにデータワード４５が格納
され、いくつのデータワード（ワードカウント４３）が
送信されるかを示している。

始めのメツセージワード４１−＝続いて、ノ（メインタ
フエース３４−１は、データワード４５１にメモリ３１
−１から検索する。最後（＝、ＤＭＡコントローラ３３
−１は終りのメツセージワード４４を出力１１１ｍブロ
ック１８から検索し、メツセージＪ９の最後のボーシプ
ンを形成する。

とのメツセージＪ９は特定のデータ処理装置すなわちコ
ンピュータ２２−Ｎ（＝より受信される。受信コンピュ
ータ２２−Ｎの］ζスインタフエース３４−Ｎは送信さ
れたメツセージ１９を受信し、この特定の装置が送信さ
れたデータを受信するかどうかを決定する。明瞭のため
（：。

第３図は又受信メツセージ３９の構成を示す。

轡に、メツセージ５ＳＦｉ第１のＶツクパルス４０とそ
れに続く、タイプコード５０と機能アドレス４ｇを含む
始めのメツセージワード４１を有する。このデータワー
ド４５は始めのメツセージワード４１に続く。第２のり
ンクパルス４０′はデータワード４５に続き、その後Ｃ
二終シのメツセージワード４４が続きメツ（−ジ３９が
終了する。

第４図を参照す石と、この発明を図示するのに有効麿ブ
ロック図が示されている。この発明の力演はメツセージ
を格納するコンピュータメモリのダイレクトアドレッシ
ングを可能ζ；する。

上述したように、メツセージ３＃はメッセージの始めに
機能アドレス４ｇを有している。−饗特定のパスインタ
フェース１４がメツセージａｍを受付けると、機能アド
レス４９はＤＭＡコントローラ３３響＝よってベクトル
（ポインタ）テーブル５５のインデックスとして使用さ
れるベクトルテーブル５５のアドレスは特定の機能アド
レス４ｇに対応する入力制御ブロック（ＩＯＢ）５ｇを
指示する。このベクトルテーブル５５はＤＭムコン）ロ
ーラ３３によってアクセスされ、格納される入力制卿ブ
ロック５＃〇−逼の所定のメモリロケーションであゐ、
入力制卸ブロック５６は受信データをどこに格納するか
を決定する場合にＤＭＡコントローラＪＪｖ補助する格
納された一連のコマンドワードである。入力側副ブロッ
ク５Ｉに格納名＼れた情報はメモリ１１のどこにデータ
４５を格納す石か、データ格納後プロセッサｊ２をイン
メラプトするかしないか、および同じ機能アドレス４９
を用いて次の入力メツセージ３ｇに対してどのように組
立てるかを示す。

特に第４図を参照すると、メツセージ３ｇはこの発明の
方法に特別重要な部分を描いたメツセージ３ｐが示され
ている。データ処理装置で実行、されるソフトウェア機
能（プログラム）＃′ｉメモヲ内に受信メッセー！＞３
＃を格納するの（＝使用される入力制御ブロック５＃と
ベクトルテーブルｓｓｖ作成する方法によシ書かれる。

メツセージＪ＃に含まれる機能アドレス４すはベクトル
テーブルｊ５をインデックスするためにＤＭＡコントロ
ーラ３３によって利用される。

機能アドレス４＃はベクトルチー−１ｈｓｓに印加され
、このテーブルＩＪは特定の・入力制御ブロック例えば
ブロック５＃のロヶーシ璽ン６゜を識別する。こＯ入力
制御ブロック５ｅは特定の機能アドレス４りＣ：対して
指定される。

一度織別されると、ＤＭＡコントローラ３Ｊは入力制御
ブロック１６を用いて受信メツ（−ｖｊ＃からメモリＪ
１の入力メツセージ領域５１へのデータの流れを制御す
る。このＤＭムコントローラＪ１はメツセージ３＃の第
１データワードを入力制御ブロック５６のメツセージ（
Ｍ２Ｏ）領域ロケーリヨン６１のラベルが付されたコン
トロールワードによシ識別される入力メツセージ領域内
の第１メモリロケーシ冒ン６２に格納する。ＤＭＡコン
トローラ１ｊはメツセージ１９からのデータをメッセー
１）１９の最後のワードｇｚが受信される迄隣接したメ
モリロケ−ＶＷンの入力メツセージ領域５１に転送すゐ
、終妙のメツセージワード４４が検出されると、ＤＭＡ
コントローラ１３は終りのメツセージワード４４を入力
メッセージターミネーＶヨンキュ−５８のメモリロケー
ション６８に格納し、データワードの入力メツセージ領
域５７への転送を終了する。ＤＭＡコントローラ１３は
又受信メツセージの長さく二関する情報を入力制御ブロ
ック５６のメモリロケーション６４に格納する。この結
果このデータ４１を利用するソフトウェア機能はメツセ
ージが終了したことの表示を有する。

通常、受信メツセージ１＃のデータワード４５の数は入
力メツセージ領域５７のサイズと等しいかそれより小さ
い。しかしながら、受信メツセージＪ＃に含まれるデー
タワード４５の数が入力メツセージ５７に含まれるワー
ドの数よりも大きい場合、ＤＭＡコントローラＪ３はそ
の領域５１が一杯になる迄、入力メツセージ領域５１に
データを格納する。ＤＭＡコントローラ１３はメモリロ
ケ−Ｖコン６５に格納された情報を用いて終Ｂｏ領域５
７を決定する。このＤＭＡコントローラ３３はメモリロ
ケーション６６のワード（；到達するとデータの格納を
停止する。ＤＭＡコントローラ３３は入力メツセージ領
域５１のサイズをメツセージが超える場合受信したデー
タワードの格納を停止する上述したように、受信メツセ
ージ３９の長さに関する情報はＤＭＡコントローラ１１
（＝よって入力制御ブロックｓ、ｔｔｒに格納され、終
シのメツセージワード４４は入力メッセージター亀ネー
Ｖプンキュー５８に格納場れる。いずれの場合も、使用
された入力制細ブロック５６０ロケ−ＶヨンｉＤＭＡコ
ントローラ３３（＝よって入力メツセージターミネーシ
ョンキュー５８に格納される。この操作はメツセージ３
ｇが受信されたかどうかおよびどのコントロールブロッ
クがデータ４５を格納するのに使用されたかをソフトウ
ェア機能が決定するのな補助する。

ＤＭＡコントローラ１３は使用された入力制御ブロック
５εの表示としてメモリロケ−Ｖａン６９を指足すｂ入
力メツセージターミネーションキュ−５８のワードな格
納し、さらに各受信メツセージ３９ごとに終υのメツセ
ージ（ＨＵＭ）ワード４４のメモリロケーション６８を
格納する。入力メッセージターミネーＶヨンキュ−５１
は、メツセージおよび終シのメツセージワードを格納す
るの４＝使用される特定の入力制御ブロック６；関して
従前の受信メツセージのヒストリーを保持する。

次の入力制御ブロック（ＩＯＢ）ロケーション６７とし
てｍ別される入力制御ブロック５６のリードはＤＭＡコ
ントローラ３Ｊによ）ベクトルテーブル５５に格納され
る。これは同じ機能アドレスを有した次のメツセージが
その中に含まれるデータの格納制御Ｃ：対する正当なイ
ンデックス（ポインタ）を有することを保証する。

この結果多重入力開側でロックが一緒にチェイニングさ
れたり、同じ入力制細ブロックが連続して使用されるの
を可能にする。

第４図を参照して述べられた実施は入力バッファから処
理領域へのメモリでのメツセージの移動を不要にすみ、
又処理装置がメツセージを受信するための準備をしてｉ
る間、メツセージの受ｇＭｖ遅らせる必要も無い０機能
アドレスの使用によりメツセージを直接格納すること６
−よ〕プブロックがメツセージを分類する必要性を無く
した。このシステムは更（：、へカメッセージが、シス
テムのインタラブドや、処理オーバヘッド無しＣ：周期
的にデータベースファイルを直接更新することを可能に
する。

第５図を参照すると、この発明の一般的な方法が）ａ−
チャートで示されている。特に、この方法はブロック７
５で示されるようにデータバスを介して転送される機能
アドレスを有するメツセージを受信するステップから成
る。受信メツセージに含まれる機能アドレスはブロック
２６で示すようε＝ベクトルテーブルをインデックスす
るのに使用される。このよう（＝アドレスされたベクト
ルテーブルは、ブロック７７で示されるように機能アド
レスに対応する入力制御ブロックのアドレスを供給する
。この入力制御ブロックはブロック１１で示すように、
受信メツセージ内のデータを格納するメモリロケ−Ｖヨ
ンを示す、最後に、メツセージ内のデータがブロック１
ｇに示されるようにメモリロケ−Ｖ目ンに格納される。

以下第６図を参照してこの発明のよシ詳細な方法につい
て説明する。この発明の方法の詳細なステップＣ二はパ
スインタフェースからメツセージを受信するステップを
有し、これ（＝はブロック１ｊに示されるようＣ＝メツ
セージを受付け。

機能アドレスｖＤＭＡコントローラに送ゐステップを含
んでいる。ＤＭＡコントローラはブロックＩＩｇで示す
ようにベクトルテーブルをインデックスするのに機能ア
ドレスを利用している。

このベクトルテーブルアドレスはブロック１７３：示す
よう亀：どこ（：データを格納すｂかを示す情報を食む
入力制御ブロックをアドレス（指し示す）する、ＤＭＡ
コントローラはメツセージに含まれるデータの第１ワー
ドを、ブロック１０に示すよう砿：入力制御ブロックの
あるワードによって示される所定のロケーＶ璽ン６；格
納する。メツセージのそれに続くデータは第１ワードＣ
＝隣接するメモリロケ−Ｖヨンに格納され、ブロック８
１４：示すよう６二格納領域が一杯に力るか又は完全な
メツセージが格納される迄続けられる。

又受信メツセージの長さの表示も入力制御ブロックに格
納され、ブロック８２に示すように。

データがどこで終るかを示すデータを用いてソフトウェ
ア機能を提供する。終りのメツセージワードおよびデー
タを格納するのシー使用した入力制碕ブロックのロケー
シ冒ンはメツセージターミネーションキューに格納され
、ソフトウェア機能にデータが格納したことを知らせす
。

（ブロック８ｓ＃照）又同じ機能アドレスを有する次の
メツセージが受信されたとき使用される次の入力制純ブ
ロックのロケーＶプンがブロック・１１４１：、示すよ
うにベクトルテーブル（二格納される。この最後のステ
ップ扛多重入力制御ブロックが一緒にチェイニングされ
たりあるいは同じ入力制御ブロックを連続して使用した
りするのを可能（ニする。

以上多重データバスに接続されたデータ処理装置から受
信したメツセージを格納するためにダイレクトメモリア
ク・セスを用いた新しい方法について述べた。この方法
はへカパツファエリアからのメモ９内のメツセージの移
動を無くす。

又この方法はコンピュータがメツセージの受付けと格納
を準備している間入力メッセージの受付けを遅らせる必
要も無い。

【図面の簡単な説明】

第１図はこの発明が適用される多重データバスを示す概
念図、嬉２図はデータバス上を転送されるメツセージを
発生する処理を示す説明図。 第３５！！はデータバス上を転送される代表的メツセー
ジの構成図、第４図はこの発明の方法を採用するための
ブロック図、および第５図乃至第６図はこの発明の方法
を示すブローチヤードである。 ２１・・・シリアルデータパス、２２−Ｊ、・・・２２
−Ｎ・・・コンピュータ、ｊＪ−Ｊ、−・・、２１−Ｎ
・・・ディスプレイ、ｊＪ−Ｊ、・・・、２４−Ｎ・・
・周辺装置％　３２−１・・・プロセッサ、３１−１・
・・ＤＭＡコントローラ、１４−１・・・パスインタフ
ェース、１１・・・出力制御ブロック、３＃・・・メツ
セージ、４０−伊・Ｖンクパルス、４１・ψ・メツセー
ジワード、４５・・・データワード、４０′・・・第２
シンクパルス％４４・・・終りのメツセージワード、４
＃・・・機能アドレス、６６・・・入力制御ブロック、
５７・・・入力メツセージ領域、５８・・・入力メツセ
ージターミネーションキュー。 出願人代理人　弁理土鈴性　武彦 Ｆｉｇ　４ Ｆｉｇ、　５

Claims (1)

1. 【特許請求の範囲】 １、　複数のデータ処理装置が接続され、受信したメツ
   セージを格納するために前記各装置（＝相関するコンピ
   ュータメモリのダイレクトアドレッシングを提供する多
   重データバスであ如、前記装置が前記装置によって実行
   されるソフトウェア機能によって作られるベクトルテー
   ブルおよび入力制御ブロックを有し、前記メツセージが
   前記メモリＣ；転送される機能アドレスとデータから成
   る。多重データバスの使用方法は、 前記機能アドレスを含む前記メツセージを受信するステ
   ップと； 前記機能アドレスの平膜によシ前記ベクトルテーブルに
   ポインタのインデックスを作成するステップと； 前Ｗｉ２機能アドレスによってインデックスされたポイ
   ンタによシ指定された入力制御ブロックをアドレッシン
   グするステップと；および 前記入力制御ブロックによって指定きれたコンピュータ
   メモツロケーＶぢンに、前記メツセージ内のデータを格
   納するステップとで構成される。 ２　前記機能アドレスを含む次のメツセージと共に使用
   される入力制御ブロックのロケーションを示す前記入力
   制初ブロックから派生した情報で前記ベクトルテーブル
   を更新するステップとでさら１：構成されることを特徴
   とする特許請求の範囲第１項記載の方法。 龜　前記ソフトウェア機能によって使用するためＩ：前
   記メツセージの長さを示す情報を格納するステップとで
   さらに構成されることを特徴とする特許請求の範囲第１
   項又は鎮２項記載のステップ。 表　前記受信したメツセージを格納するのに使用された
   入力制卸ブロックを示す情報を格納するステップとでさ
   らに構成されることを特徴とする特許請求の範囲第１項
   乃至第３項記載の方法。 ＆　前記メツセージが受信されたかどうかを示す情報を
   入力メッセージターミネーＶヨンキューに格納するステ
   ップとでさらに構成され・ることを特徴とする特許請求
   の範囲第１項乃至第４項記載の方法。