JPS5883430A - 2値パタ−ン化回路 - Google Patents
2値パタ−ン化回路Info
- Publication number
- JPS5883430A JPS5883430A JP56107058A JP10705881A JPS5883430A JP S5883430 A JPS5883430 A JP S5883430A JP 56107058 A JP56107058 A JP 56107058A JP 10705881 A JP10705881 A JP 10705881A JP S5883430 A JPS5883430 A JP S5883430A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- level
- signal
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Facsimile Image Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発−は、アナーダ信号を受けて2値儒量に**する
3値パターン化1iti*に閤する。
3値パターン化1iti*に閤する。
1つのし會い値電圧により、テレビジ1ンカメラでlI
I處された映像信号(アナ璽ダ信号)を3値化して、パ
ターン認識などの処理を行なう場合、上記映倫信号に含
まれる雑音等によつて、誤動作する。すなわち、ハイレ
ベルの映像信号に金型れる負極性の雑音が上記しきい値
電圧以下になると。
I處された映像信号(アナ璽ダ信号)を3値化して、パ
ターン認識などの処理を行なう場合、上記映倫信号に含
まれる雑音等によつて、誤動作する。すなわち、ハイレ
ベルの映像信号に金型れる負極性の雑音が上記しきい値
電圧以下になると。
−一レベルの3値化儒量が形威されてし重う。
一方、四−レベルの訣像儒号に含まれる正極性の雑音が
上記し會い値電圧を越えると、ハイレベルの2値化儒量
が形成されてしまう。
上記し會い値電圧を越えると、ハイレベルの2値化儒量
が形成されてしまう。
この発明の目的は、雑音等による誤動作を防止した3値
パタ一ン化回路を提供することにある。
パタ一ン化回路を提供することにある。
この発明に従えば、にステリシス特性を利用してアナロ
グ信号の2値パターン化が行なわれる。
グ信号の2値パターン化が行なわれる。
以下、この発明を実施例とともに騨細に説明する。
第111は、この発明の一実施例を示す回路図である。
この実施例では、高レベルしきい値電圧vIを基準電圧
とする第1の電圧比較M路人歳と、低レベルしきい値電
圧vx、を基準電圧とするlI2の電圧比較出力人−と
、これらの電圧比較出力信号a。
とする第1の電圧比較M路人歳と、低レベルしきい値電
圧vx、を基準電圧とするlI2の電圧比較出力人−と
、これらの電圧比較出力信号a。
bを受ける7リツプア賞ツブ關踏rとで**される。
上記電圧比較1111Al eム、には、言値化すぺ會
アtwダ信号v4が共還に印加されている。
アtwダ信号v4が共還に印加されている。
そして、7リツプ7冒ツブ1111Fから3値化された
出力信号OUTを得るものである。
出力信号OUTを得るものである。
今、フリップ7Wツブ1111Fが、ハイレベル信号で
セラ)、リセットされる場合、第1の電圧比較回路ム、
の反転入力端子(−)に高レベルし會い値電圧vIが印
加され、II8の電圧比較1IIIム菅の非反転入力端
子(+)に低レベルし會い^圧v!、が印加される。し
たがって、入力アナ讐〆儒−tv□は、第1の電圧比較
guiム、の非反転入力端子(+)に印加され、#I8
の電圧ル軟−路人。
セラ)、リセットされる場合、第1の電圧比較回路ム、
の反転入力端子(−)に高レベルし會い値電圧vIが印
加され、II8の電圧比較1IIIム菅の非反転入力端
子(+)に低レベルし會い^圧v!、が印加される。し
たがって、入力アナ讐〆儒−tv□は、第1の電圧比較
guiム、の非反転入力端子(+)に印加され、#I8
の電圧ル軟−路人。
の反転入力端子(−)に印加される。+シて、第1の電
f、比咬出力偏量畠が7リツプ7田ツブ■踏Fのセッシ
入力(8)に印加畜れ、g鵞の電圧比較出力信号すが7
リツプアw−プ關踏rのリセット入力(R)に印加され
る。
f、比咬出力偏量畠が7リツプ7田ツブ■踏Fのセッシ
入力(8)に印加畜れ、g鵞の電圧比較出力信号すが7
リツプアw−プ關踏rのリセット入力(R)に印加され
る。
この実施例−路の動作を、第2の動作被ml!−に従っ
て説明する。
て説明する。
第1の電圧比較回路A1は、高レベルしきい値電HvH
を基準電圧とするものであるため、このレベルを越える
入力アナ田グ偏量に対してのみハイレベルの出力値ta
を要職する。したがって、―資等により1岬電圧vI以
下の入力アナ璽グ償量に財しては、W−レベルの出力信
号鳳を**する。
を基準電圧とするものであるため、このレベルを越える
入力アナ田グ偏量に対してのみハイレベルの出力値ta
を要職する。したがって、―資等により1岬電圧vI以
下の入力アナ璽グ償量に財しては、W−レベルの出力信
号鳳を**する。
j方、第2の電圧比較ll斃A、は、低レベルのしきい
値電圧vLを基準電圧とするものであるため、このレベ
ル以下の入力アナログ信号に対してのみハイレベルの出
力信号すを形成する。
値電圧vLを基準電圧とするものであるため、このレベ
ル以下の入力アナログ信号に対してのみハイレベルの出
力信号すを形成する。
したがって、IQIIIに示すように、輪音を會むアナ
曹グ信量v4のハイレベルへの立ち上り時に対して、ア
ナpダ偏量v4が先に低レベルし會い値電圧V−ムを越
えて、その出力信号すが田−レベルに変化する。したが
って、7リツプ7aツブ−路Vは、リセット状態を保持
する。そして、アナログ入力信置■、つが高レベルしき
い値電圧V、を鰺えると、その出力層のハイレベルによ
り、セッシ吠態に切り換わり、出力OUTをハイレベル
とする。この状1で、アtlffl@Vxwが高レベル
し會い値電圧vN以下にな嗜て、その出力層が四−レベ
ルとなっても、低レベルし奮い値電圧v1以下ニナラナ
イ@す、71tプ7tlyプ@ayは、その正帰還ルー
プによ嗜て、上記七ツシ状態を保持するため、出力信号
OU!は変化しない。
曹グ信量v4のハイレベルへの立ち上り時に対して、ア
ナpダ偏量v4が先に低レベルし會い値電圧V−ムを越
えて、その出力信号すが田−レベルに変化する。したが
って、7リツプ7aツブ−路Vは、リセット状態を保持
する。そして、アナログ入力信置■、つが高レベルしき
い値電圧V、を鰺えると、その出力層のハイレベルによ
り、セッシ吠態に切り換わり、出力OUTをハイレベル
とする。この状1で、アtlffl@Vxwが高レベル
し會い値電圧vN以下にな嗜て、その出力層が四−レベ
ルとなっても、低レベルし奮い値電圧v1以下ニナラナ
イ@す、71tプ7tlyプ@ayは、その正帰還ルー
プによ嗜て、上記七ツシ状態を保持するため、出力信号
OU!は変化しない。
したがって、このように高レベルのアナWダ信号V□に
金型れる負極愉の雑書が高レベルし會い慎重IEv1以
下にな1ても、出力信号OUTは変化せずハイレベルの
金型である。
金型れる負極愉の雑書が高レベルし會い慎重IEv1以
下にな1ても、出力信号OUTは変化せずハイレベルの
金型である。
一方、アナ冒ダ信号V x p w−レベルへの立ち下
りに対しては、逆に低レベルし會い値電圧v1以下にな
嗜たと會、リセ−y)状態に変化する。
りに対しては、逆に低レベルし會い値電圧v1以下にな
嗜たと會、リセ−y)状態に変化する。
この曽竜シト状簡において、低レベルし會t1値電圧V
&を越える正極性の鎗資により、その出力btIIW−
レベルとな嗜ても、上記高しベ^し會い値電圧マ、を越
えないIIIす、り竜ット状IIIt保持する0以上の
ことより、鎗音によるIII動作を鋳止することがで童
る。
&を越える正極性の鎗資により、その出力btIIW−
レベルとな嗜ても、上記高しベ^し會い値電圧マ、を越
えないIIIす、り竜ット状IIIt保持する0以上の
ことより、鎗音によるIII動作を鋳止することがで童
る。
この実施例では、kステリシス**を持た曽るための2
つのし會い値電圧vI、v&をそれ量れ独立に設定でき
る。したがって、鎗音レベルに最も適したし會い値電圧
の設定が可能になる。
つのし會い値電圧vI、v&をそれ量れ独立に設定でき
る。したがって、鎗音レベルに最も適したし會い値電圧
の設定が可能になる。
なお、積分−路(フィルタ)等により鎗音を低減盲管る
苧法では、アナーダ信号(映像儒号)に対してもその一
審を及ばし1分解−を悪化させるが、この実施例wlI
では、このような7(#夕を用いないので、高分解論を
保つことができる。
苧法では、アナーダ信号(映像儒号)に対してもその一
審を及ばし1分解−を悪化させるが、この実施例wlI
では、このような7(#夕を用いないので、高分解論を
保つことができる。
この発−は、前艷実施例に眼電されない。
アナ璽l信号の3値化にあたってのヒステリシス特性を
持た曽る1III&!、何んであ噛てもよく、例えば、
シJ&ミツ)關−を用いることもで會る。
持た曽る1III&!、何んであ噛てもよく、例えば、
シJ&ミツ)關−を用いることもで會る。
重た。第illの一路において1w−レベル偏量により
、令ット、9噌ット状態に歳出するものでは、出力信号
畠、bの極性を逆にするようにすればよい。
、令ット、9噌ット状態に歳出するものでは、出力信号
畠、bの極性を逆にするようにすればよい。
間両の簡単なgui
III閣は、この発@O−実施−を示す一路図、第21
1ハ、 +611110波111m−CFTo&。
1ハ、 +611110波111m−CFTo&。
Claims (1)
- 1.7す讐ダ信号を受けて2値信号に魔換する2値パタ
ーン化回路において、アナーダ信号を2値化するための
しきい値電圧にヒステリシス時性な持たせたことを特徴
とする2値パターン化回路。 2゜上記ヒスブリシス時性は、第1のしきい値電圧な基
準電圧とする−1の電圧比較1ilIと、第2のし會い
値電圧を基準電圧とする館3の電圧比較回路と、第1.
第2の電圧比較出力が竜ツ)、リセット入力に印加され
る79ツブ7田ツブamとでjIIJIIli′1iれ
るものであることを特徴とする特許請求の1lIII館
11[記職の8値パタ一ン化am。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56107058A JPS5883430A (ja) | 1981-07-10 | 1981-07-10 | 2値パタ−ン化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56107058A JPS5883430A (ja) | 1981-07-10 | 1981-07-10 | 2値パタ−ン化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5883430A true JPS5883430A (ja) | 1983-05-19 |
Family
ID=14449424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56107058A Pending JPS5883430A (ja) | 1981-07-10 | 1981-07-10 | 2値パタ−ン化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5883430A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242670A (ja) * | 1985-08-20 | 1987-02-24 | Sumitomo Electric Ind Ltd | イメ−ジセンサ出力2値化方式 |
US5023562A (en) * | 1989-06-23 | 1991-06-11 | Orbitel Mobile Communications Limited | Digitizing circuit for demodulated digital data signals |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5199461A (ja) * | 1975-02-27 | 1976-09-02 | Yokogawa Electric Works Ltd |
-
1981
- 1981-07-10 JP JP56107058A patent/JPS5883430A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5199461A (ja) * | 1975-02-27 | 1976-09-02 | Yokogawa Electric Works Ltd |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242670A (ja) * | 1985-08-20 | 1987-02-24 | Sumitomo Electric Ind Ltd | イメ−ジセンサ出力2値化方式 |
US5023562A (en) * | 1989-06-23 | 1991-06-11 | Orbitel Mobile Communications Limited | Digitizing circuit for demodulated digital data signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102359761B1 (ko) | 시간 의존적 시각 데이터를 검출하기 위한 픽셀 회로 | |
JP2000188529A (ja) | デ―タのデュ―ティサイクルを補正するデュ―ティサイクル補正回路及びその方法、デュ―ティサイクル補正回路を有するメモリ集積回路 | |
JP2008041884A (ja) | 半導体集積回路およびそれを備えた電子機器 | |
JPS5883430A (ja) | 2値パタ−ン化回路 | |
US20050151677A1 (en) | Analog front end circuit and method thereof | |
US5077613A (en) | Video camera with automatic focusing function | |
US8081774B2 (en) | Circuit for eliminating pop sounds at power on and off by a moderate waveform | |
JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
JP4664033B2 (ja) | 波形形成装置 | |
US4338656A (en) | Voltage polarity switching circuit | |
JPH04196818A (ja) | アナログ・ディジタル混在ic | |
US6888852B1 (en) | Signal combining circuit having two A/D converters | |
JP3760502B2 (ja) | クランプ回路 | |
JPS635308Y2 (ja) | ||
JPH0528833Y2 (ja) | ||
KR920020936A (ko) | 비디오 카메라용 플레어 보정회로 | |
JP5269286B2 (ja) | 光検出回路 | |
JP2005057627A (ja) | ピーク検出回路 | |
JP3175248B2 (ja) | ノイズリミッタ回路 | |
JPH0231892B2 (ja) | ||
KR20240068415A (ko) | 램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 | |
JPS5593373A (en) | Processing circuit for video signal | |
GB2090423A (en) | Exposure control circuit for a camera | |
JPH05244487A (ja) | 光センサアレイの信号変換装置 | |
SEBRI et al. | CMOS Sensor for simple consumer application vision 3D with SML autofocus approach |