KR20240068415A - 램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 - Google Patents
램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 Download PDFInfo
- Publication number
- KR20240068415A KR20240068415A KR1020220149839A KR20220149839A KR20240068415A KR 20240068415 A KR20240068415 A KR 20240068415A KR 1020220149839 A KR1020220149839 A KR 1020220149839A KR 20220149839 A KR20220149839 A KR 20220149839A KR 20240068415 A KR20240068415 A KR 20240068415A
- Authority
- KR
- South Korea
- Prior art keywords
- ramp signal
- circuit
- current
- voltage
- generating device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 230000003071 parasitic effect Effects 0.000 claims abstract description 71
- 238000001514 detection method Methods 0.000 claims description 35
- 239000000872 buffer Substances 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서가 개시된다. 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치는, 기생 커패시터의 커패시턴스를 검출하는 제1 회로, 기생 커패시터를 제1 전압으로 충전하는 제2 회로 및 커패시턴스를 입력으로 수신하여 전류를 생성하는 제3 회로를 포함할 수 있다.
Description
본 개시의 기술적 사상은 램프 신호 생성 장치에 관한 것으로서, 보다 상세하게는 램프 신호의 지연을 감소시키기 위해 부하 저항 없이 기생 커패시터를 이용하여 램프 신호를 생성하는 램프 신호 생성 장치 및 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다.
CMOS 이미지 센서의 아날로그-디지털 변환 회로 중 널리 채택되고 있는 컬럼-패럴(Column-Parallel) 아날로그-디지털 회로는 하나의 램프 신호 생성 장치의 출력이 모든 컬럼의 아날로그-디지털 회로에 연결된다. 램프 신호 생성 장치의 출력 노드에 큰 기생 커패시턴스가 발생하게 되고, 램프 신호 생성 시 램프 신호의 지연을 유발하게 된다. 이에 따라, 램프 신호의 지연은 아날로그-디지털 회로의 INL(integral nonlinearity) 특성을 열화시키는 문제가 있어 이를 해결하기 위한 램프 신호 생성 장치가 요구 된다.
본 개시의 기술적 사상이 해결하려는 과제는, 부하 저항 없이 기생 커패시터를 이용하여 램프 신호를 생성하고 램프 신호의 지연을 감소시킬 수 있는 램프 신호 생성 장치 및 이미지 센서를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치는, 기생 커패시터의 커패시턴스를 검출하는 제1 회로, 기생 커패시터의 전압을 램프 신호 시작 전압으로 충전하는 제2 회로, 제1 회로로부터 상기 커패시턴스를 수신하고, 램프 신호를 생성하는 제3 회로를 포함할 수 있고, 기생 커패시터, 제2 회로의 출력 단 및 제3 회로의 출력 단은 제1 회로의 입력 단에 연결될 수 있다.
본 개시의 예시적 실시예에 따른 램프 신호를 생성하는 방법은, 램프 신호 생성 장치의 출력 단에 연결되는 기생 커패시터의 커패시턴스를 검출하는 제1 단계, 기생 커패시터를 램프 신호 시작 전압으로 충전하는 제2 단계 및 커패시턴스에 기초하여 램프 신호를 생성하는 제3 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 이미지 센서는, 복수의 픽셀들을 포함하고, 복수의 픽셀들로부터 생성되는 복수의 픽셀 신호들을 출력하는 복수의 컬럼 라인들에 연결되는 픽셀 어레이, 램프 신호를 생성하는 램프 신호 생성 장치, 복수의 픽셀 신호들을 램프 신호에 기초하여 아날로그-디지털 변환하는 아날로그-디지털 변환 회로 및 램프 신호 생성 장치의 타이밍을 제어하는 타이밍 컨트롤러를 포함하고, 램프 신호 생성 장치는 램프 신호 생성 장치의 출력 단에 연결된 기생 커패시터의 커패시턴스를 검출하는 제1 회로, 기생 커패시터를 램프 신호 시작 전압으로 충전하는 제2 회로 및 제1 회로로부터 커패시턴스를 수신하고, 램프 신호를 생성하는 제3 회로를 포함하는 것을 특징으로 할 수 있다.
본 개시의 실시예에 따른 램프 신호 생성 장치 및 이미지 센서에 의하면, 램프 신호 생성 장치는 부하 저항을 포함하지 않아 램프 신호의 지연(예를 들면, RC Time delay)을 감소시킬 수 있고 램프 신호의 INL 열화를 방지할 수 있다.
본 개시의 실시예에 따른 램프 신호 생성 장치 및 이미지 센서에 의하면, 부하 저항이 있는 램프 신호 생성 장치에 비해 구조 대비 적은 소모 전력으로 램프 신호를 생성할 수 있다.
본 개시의 기술적 사상에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 기술적사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 기술적 사상을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 기술적 사상으로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서의 구성을 도시한 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이다.
도 3a은 본 개시의 예시적 실시예에 따른 제1 회로의 구성을 도시한 블록도이다.
도 3b는 본 개시의 예시적 실시예에 따른 제1 회로의 동작을 설명하기 위한 그래프이다.
도 4는 본 개시의 예시적 실시예에 따른 제2 회로의 구성을 도시한 블록도이다.
도 5a는 본 개시의 예시적 실시예에 따른 제3 회로의 구성을 도시한 블록도이다.
도 5b는 본 개시의 예시적 실시예에 따른 제3 회로의 일 구현 예를 나타내는 블록도이다.
도 6은 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이다.
도 7a는 본 개시의 비교예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이고, 도7b는 본 개시의 비교예에 따른 램프 신호 생성 장치의 램프 신호 지연을 나타내는 그래프이다.
도 8a 및 8b는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 동작을 설명하기 위한 룩-업 테이블(look-up table) 및 그래프이고, 도 8c는 램프 신호 생성 장치들의 소모 전류를 비교한 표이다.
도 9는 본 개시의 예시적 실시예에 따른 램프 신호 생성 방법을 나타내는 순서도이다.
도 10은 본 개시의 예시적 실시예에 따른 신호 타이밍도이다.
도 2는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이다.
도 3a은 본 개시의 예시적 실시예에 따른 제1 회로의 구성을 도시한 블록도이다.
도 3b는 본 개시의 예시적 실시예에 따른 제1 회로의 동작을 설명하기 위한 그래프이다.
도 4는 본 개시의 예시적 실시예에 따른 제2 회로의 구성을 도시한 블록도이다.
도 5a는 본 개시의 예시적 실시예에 따른 제3 회로의 구성을 도시한 블록도이다.
도 5b는 본 개시의 예시적 실시예에 따른 제3 회로의 일 구현 예를 나타내는 블록도이다.
도 6은 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이다.
도 7a는 본 개시의 비교예에 따른 램프 신호 생성 장치의 구성을 도시한 블록도이고, 도7b는 본 개시의 비교예에 따른 램프 신호 생성 장치의 램프 신호 지연을 나타내는 그래프이다.
도 8a 및 8b는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치의 동작을 설명하기 위한 룩-업 테이블(look-up table) 및 그래프이고, 도 8c는 램프 신호 생성 장치들의 소모 전류를 비교한 표이다.
도 9는 본 개시의 예시적 실시예에 따른 램프 신호 생성 방법을 나타내는 순서도이다.
도 10은 본 개시의 예시적 실시예에 따른 신호 타이밍도이다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서(100)의 구성을 도시한 블록도이다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(Row Driver, 120), 램프 신호 생성 장치(130), 아날로그-디지털 변환 회로(140)(이하, ADC 회로라고 함), 데이터 출력 회로(150) 및 타이밍 컨트롤러(160)를 포함할 수 있다. 이미지 센서(100)는 신호 처리부(170)를 더 포함할 수 있다.
픽셀 어레이(110)는 복수의 로우 라인(RL) 및 복수의 컬럼 라인(CL)과 접속되며, 행열로 배열된 복수의 픽셀(PX)을 포함한다.
복수의 픽셀(PX) 각각은 적어도 하나의 광전 변환 소자를 포함할 수 있으며, 픽셀(PX)은 광전 변환 소자를 이용하여 빛을 감지하고, 감지된 빛에 따른 전기적 신호인 이미지 신호를 출력할 수 있다. 예컨대, 광전 변환 소자는 포토(photo) 다이오드, 포토 트랜지스터, 포토 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다.
복수의 픽셀(PX) 각각은 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 복수의 픽셀(PX)은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 그러나, 이에 제한되는 것은 아니며, 복수의 픽셀은 화이트 픽셀을 더 포함할 수 있다. 다른 예로서, 복수의 픽셀은 다른 색 구성으로 조합된 픽셀들, 예컨대 옐로우(Yellow) 픽셀, 사이언(Cyan) 픽셀 및 그린 픽셀을 포함할 수도 있다.
복수의 픽셀(PX) 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터 어레이가 배치될 수 있으며, 복수의 픽셀 각각의 상부에 배치된 컬러 필터에 따라 해당 픽셀이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 이에 제한되는 것은 아니며, 실시예에 있어서, 특정 광전 변환 소자의 경우, 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라서, 특정 파장대역의 빛을 전기적 신호로 변환할 수도 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우(row) 단위로 구동한다. 로우 드라이버(120)는 타이밍 컨트롤러(160)로부터 수신되는 로우 제어 신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 로우 제어 신호에 응답하여 픽셀 어레이(110)를 구성하는 로우 라인들 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 복수의 로우 중 하나를 선택하는 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 선택 신호에 의해 선택되는 로우(row)로부터 픽셀 신호, 예컨대 픽셀 전압을 출력한다. 픽셀 신호는 리셋 신호와 이미지 신호를 포함할 수 있다.
로우 드라이버(120)는 픽셀 신호를 출력을 위한 제어 신호들을 픽셀 어레이(110)에 전송할 수 있으며, 픽셀(PX)은 제어 신호들에 응답하여 동작함으로써, 픽셀 신호를 출력할 수 있다.
램프 신호 생성 장치(130)는 타이밍 컨트롤러(160)의 제어에 따라 소정의 기울기로 레벨이 상승 또는 하강하는 램프 신호(예컨대 램프 전압, VRAMP)를 생성할 수 있다. 램프 신호 생성 장치(130)의 램프 신호(VRAMP)는 ADC 회로(140)의 입력 신호일 수 있고, 램프 신호 생성 장치(130)의 출력 단에 부하 커패시터는 기생적으로 발생할 수 있다. 부하 커패시터는 기생 커패시터(Cload)로 지칭할 수 있다. 램프 신호 생성 장치(130)는 기생 커패시터(Cload)의 커패시턴스를 검출할 수 있는 제1 회로(131), 기생 커패시터(Cload)를 램프 신호 시작 전압으로 충전할 수 있는 제2 회로(132) 및 제1 회로로부터 커패시턴스를 수신하고, 램프 신호를 생성하는 제3 회로(133)를 포함할 수 있다. 램프 신호 생성 장치(130)가 기생 커패시터(Cload)를 이용하여 램프 신호(VRAMP)를 생성하는 예시는 도 2 내지 도 5를 참조하여 후술 될 것이다.
ADC 회로(140)는 복수의 비교기들(141) 및 복수의 카운터 회로(142)를 포함할 수 있다. ADC 회로(140)는 픽셀 어레이(110)로부터 입력되는 픽셀 신호(예컨대 픽셀 전압)를 디지털 신호인 픽셀 값으로 변환할 수 있다. 복수의 컬럼 라인(CL) 각각을 통해 수신되는 각 픽셀 신호는 복수의 비교기들(141) 및 카운터 회로(142)에 의하여, 디지털 신호인 픽셀 값으로 변환된다.
복수의 비교기들(141)은 복수의 CDS(Correlated Double Sampling) 회로일 수 있다. CDS 회로는 상관 이중 샘플링 방식에 따라 픽셀(PX)로부터 제공되는 픽셀 신호를 샘플링할 수 있다. CDS 회로는 픽셀 신호로서 수신되는 리셋 신호를 샘플링하고 리셋 신호를 램프 신호(VRAMP)와 비교하여 리셋 신호에 따른 비교 신호를 생성할 수 있다. CDS 회로는 리셋 신호를 저장할 수 있다. 이후 CDS 회로는, 리셋 신호에 상관된(correlated) 이미지 신호를 샘플링하고, 이미지 신호와 램프 신호(VRAMP)를 비교하여 이미지 신호에 따른 비교 신호를 생성할 수 있다. 실시예에 있어서, CDS 회로는 두 개의 비교기를 포함할 수 있다. 예컨대 두 개의 비교기는 OTA(Operational Transconductance Amplifier)(또는 차동 증폭기)로 구현될 수 있다.
카운터 회로(142)는 복수의 비교기들(141)로부터 출력되는 비교 결과 신호의 레벨 천이 시점을 카운트하고, 카운트 값을 출력할 수 있다. 실시예에 있어서, 카운터 회로(142)는 래치 회로 및 연산 회로를 포함할 수 있다.
데이터 출력 회로(150)는 ADC 회로(140)로부터 출력된 픽셀 값을 임시 저장한 후 출력할 수 있다. 데이터 출력 회로(150)는 복수의 컬럼 메모리(151), 및 컬럼 디코더(152)를 포함할 수 있다. 컬럼 메모리(151)는 카운터 회로(142)로부터 수신되는 픽셀 값을 저장한다. 일부 실시예에 있어서, 복수의 컬럼 메모리(151) 각각은 카운터 회로(142)에 구비될 수도 있다. 복수의 컬럼 메모리(151)에 저장된 복수의 픽셀 값은 컬럼 디코더(152)의 제어 하에 이미지 데이터(IDTA)로서 출력될 수 있다.
타이밍 컨트롤러(160)는 로우 드라이버(120), 램프 신호 생성 장치(130), ADC 회로(140), 및 데이터 출력 회로(150) 각각에 제어 신호들(CS1, CS2 및 CS3)을 출력하여, 로우 드라이버(120), 램프 신호 생성 장치(130), ADC 회로(140), 및 데이터 출력 회로(150)의 동작 또는 타이밍을 제어할 수 있다. 일 실시예에 있어서, 타이밍 컨트롤러(160)는 제1 회로(131), 제2 회로(132) 및 제3 회로(133) 각각에 제어 신호(CS1), 제어 신호(CS2) 및 제어 신호(CS3)를 순차적으로 송신할 수 있고, 이후에 제2 회로(132) 및 제3 회로(133)에 제어 신호(CS1) 및 제어 신호(CS2)를 순차적으로 반복 송신할 수 있다. 타이밍 컨트롤러(160)가 제1 회로(131), 제2 회로(132) 및 제3 회로(133)에 제어 신호들(CS1, CS2 및 CS3)을 송신하는 예시는 도 9 및 도 10을 참조하여 후술 될 것이다.
신호 처리부(170)는 이미지 데이터에 대하여 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리, 비닝 등을 수행할 수 있다. 실시예에 있어서, 신호 처리부(170)는 이미지 센서(100) 외부 프로세서에 구비될 수도 있다. 실시예에 있어서, 신호 처리부(170)는 복수의 디지털 신호들에 기초하여 최종 디지털 신호를 생성할 수 있다. 예시적으로, 신호 처리부(170)는 복수의 디지털 신호들의 이진 값들에 대한 평균 연산을 수행할 수 있고, 디지털 신호들의 평균값을 최종 디지털 신호로 생성할 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치(130)의 구성을 도시한 블록도이다. 일부 실시예들에서, 도 2의 램프 신호 생성 장치(130)는 도 1의 이미지 센서(100)의 구성인 램프 신호 생성 장치일 수 있다. 도 2를 참조하면, 램프 신호 생성 장치(130)는 제1 회로(131), 제2 회로(132) 및 제3 회로(133)를 포함할 수 있다.
램프 신호 생성 장치(130)의 출력 단(N1, 이하 출력 노드라고 함.)과 도 1의 ADC 회로(140)사이에 복수의 버퍼(143)들이 연결될 수 있고, 출력 노드(N1)는 램프 신호(VRAMP)를 출력할 수 있다. 일부 실시예들에서, 버퍼(143)는 도 1의 ADC 회로(140) 내부의 복수의 비교기들(141) 동작으로 인한 킥-백 노이즈(kick-back noise)를 막기 위한 회로(예를 들면, column ramp buffer)일 수 있고, 복수의 비교기들(141)의 입력 단에 존재하는 커패시터(144)들의 영향(예를 들면, RC delay)을 줄이기 위한 회로 일 수 있다. 복수의 버퍼(143)들은 출력 노드(N1)가 출력한 램프 신호(VRAMP)를 수신할 수 있고, 수신한 램프 신호(VRAMP)를 버퍼링하여 도 1의 복수의 비교기들(141)로 전송할 수 있다. 출력 노드(N1)과 복수의 버퍼(143)들의 입력 단 사이에 부하 커패시터들이 발생할 수 있고, 부하 커패시터는 기생 커패시터(Cload)로 지칭할 수 있다. 일부 실시예에서, 제1 회로(131)의 입력 단(IN), 제2 회로(132)의 출력 단(예를 들면, 램프 신호 시작 전압(V1)이 출력되는 단) 및 제3 회로(133)의 출력 단(OUT)은 출력 노드(N1)에 연결될 수 있다. 제1 회로(131)는 출력 노드(N1)의 기생 커패시터(Cload)의 커패시턴스(C)를 검출할 수 있다. 제2 회로(132)는 출력 노드(N1)의 램프 신호(VRAMP)를 램프 신호 시작 전압(V1)으로 충전할 수 있다. 제3 회로(133)는 제1 회로(131)로부터 커패시턴스(C)를 수신하고, 수신한 커패시턴스(C)에 따라 램프 신호 시작 전압(V1)을 일정 비율로 변하게 하는 전류를 생성할 수 있다. 예를 들면, 제3 회로(133)가 생성한 전류에 의해 출력 노드(N1)의 램프 신호(VRAMP)는 기생 커패시터(Cload)의 전압이 램프 신호 시작 전압(V1)에서 일정한 기울기로 하강하는 신호일 수 있다. 제1 회로(131), 제2 회로(132) 및 제3 회로(133)의 구체적 예시는 도 3 내지 도 5를 참조하여 후술 될 것이다.
도 3a은 본 개시의 예시적 실시예에 따른 제1 회로(131)의 구성을 도시한 블록도이다. 도3b는 본 개시의 예시적 실시예에 따른 제1 회로(131)의 동작을 설명하기 위한 그래프이다. 도 3a를 참조하면, 제1 회로(131)는 검출 전압 생성 회로(131_1), 측정 회로(131_2), 커패시터 컨트롤러(131_3), 검출 전류원(131_4) 및 리셋 스위치(131_5)를 포함할 수 있고, 제1 회로(131)의 입력 단(IN)은 기생 커패시터(Cload)와 연결될 수 있다. 기생 커패시터(Cload)는 도 2 의 기생 커패시터(Cload)와 동일할 수 있다. 예를 들면, 입력 단(IN)과 복수의 버퍼(143)들의 입력 단 사이에 부하 커패시터들이 발생할 수 있고, 부하 커패시터는 기생 커패시터(Cload)로 지칭될 수 있다.
검출 전압 생성 회로(131_1)는 기생 커패시터(Cload)의 전압과 기준 전압(VREF)을 비교하여 검출 전압(V_DET)을 생성할 수 있다. 도 3b를 더 참조하면, 일부 실시예에서, 기준 전압(VREF)은 일정한 전압 레벨을 갖는 DC 전압(예를 들면, VREF=1.2V)일 수 있고, 기생 커패시터(Cload)의 전압의 레벨(예를 들면, VRAMP)은 일정한 기울기를 가지고 상승할 수 있다. 검출 전압(V_DET)의 초기 값은 제1 전압 레벨(예를 들면, 0V)일 수 있고, 기생 커패시터의 전압의 레벨이 일정하게 상승하다 기준 전압(VREF)의 레벨과 동일하게 될 경우 검출 전압 생성 회로(131_1)는 제2 전압 레벨(예를 들면, 1V)을 갖는 검출 전압(V_DET)을 생성할 수 있다.
측정 회로(131_2)는 입력 전압의 레벨 변화를 기초로 제1 측정 값을 출력으로 생성할 수 있다. 도 3b를 더 참조하면, 일부 실시예에서, 검출 전압 생성 회로(131_1)로부터 검출 전압(V_DET)을 수신할 수 있고, 검출 전압(V_DET)이 제1 레벨에서 제2 레벨로 천이될 때까지 걸린 시간(예를 들면, Time=480ns)을 측정 값(Dtime)으로 출력할 수 있다. 검출 전압(V_DET)이 제1 레벨에서 제2 레벨로 천이될 때까지 걸린 시간은 클럭 신호(CLK)를 이용하여 측정할 수 있다.
커패시터 컨트롤러(131_3)는 측정 값을 기초로 기생 커패시터(Cload)의 커패시턴스(C)를 검출할 수 있다. 일부 실시예에서, 커패시터 컨트롤러(131_3)는 측정 회로(131_2)로부터 측정 값(Dtime)을 수신할 수 있고, 측정 값(Dtime)을 기초로 기생 커패시터(Cload)의 커패시턴스(C)를 검출할 수 있다. 예를 들면, 커패시터 컨트롤러(131_3)는 측정 값(Dtime), 검출 전류(IDET) 및 기준 전압(VREF)을 연산하여 커패시턴스(C)를 검출할 수 있고, 기생 커패시터(Cload)의 커패시턴스(C)는 [수학식 1]을 만족할 수 있다. 제1 회로(131)는 커패시터 컨트롤러(131_3)가 검출한 기생 커패시터(Cload)의 커패시턴스(C)를 도 2의 제3 회로(133)에 송신할 수 있다.
검출 전류원(131_4)은 입력 단(IN)에서 연결될 수 있으며, DC 전류인 검출 전류(IDET, 예를 들면, 도 3b의 I_DET=500uA)를 생성할 수 있다. 일부 실시예에서, 검출 전류원(131_4)은 검출 전류(IDET)를 생성하여 기생 커패시터(Cload)의 전압 레벨을 일정한 기울기로 상승시킬 수 있다.
리셋 스위치(131_5)는 입력 단(IN)에서 연결될 수 있으며, 기생 커패시터(Cload)를 방전시킬 수 있다. 일부 실시예에서, 제1 회로(131)가 기생 커패시터(Cload)의 커패시턴스를 검출하기 전에 리셋 스위치(131_5)는 턴-온 되고, 입력 단(IN)과 그라운드를 연결시켜 기생 커패시터(Cload)를 방전시킬 수 있다. 기생 커패시터(Cload)의 방전 이후 리셋 스위치(131_5)는 턴-오프 되고, 입력 단(IN)과 그라운드의 연결을 해제하고, 제1 회로(131)가 기생 커패시터(Cload)의 커패시턴스를 검출할 수 있다. 일부 실시예에서, 리셋 스위치(131_5)는 타이밍 컨트롤러(도 1의 160)로부터 제어 신호를 수신할 수 있고, 이에 따라 입력 단(IN)과 그라운드를 연결 또는 연결 해제할 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 제2 회로(132)의 구성을 도시한 블록도이다. 도 4를 참조하면, 제2 회로(132)는 증폭기(amplifier, 132_1), 트랜지스터(132_2) 및 복수의 가변 저항기들(RFB1, RFB2)을 포함할 수 있다. 예를 들면, 제2 회로(132)는 LDO 레귤레이터(low-dropout regulator)일 수 있으나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점이 유의 된다.
일부 실시예들에서, 증폭기(132_1)는 기준 전압(V2)과 제1 가변 저항기(RFB1) 및 제2 가변 저항기(RFB2) 사이의 노드 전압을 입력으로 출력 전압을 생성할 수 있다. 트랜지스터(132_2)의 게이트에 증폭기(132_1)가 생성한 출력 전압이 인가될 수 있고, 트랜지스터(132_2)의 소스와 제1 가변 저항기(RFB1) 사이의 노드에서 전압(예를 들면, 램프 신호 시작 전압(V1))이 출력 될 수 있다. 램프 신호 시작 전압(V1)은 [수학식 2]을 만족할 수 있다.
[수학식 2]에서 R1은 제1 가변 저항기(RFB1)의 저항 값일 수 있고, R2는 제2 가변 저항기(RFB2)의 저항 값일 수 있고, R1 및 R2를 조절하여 램프 신호 시작 전압(V1)을 설정할 수 있다. 제2 회로(132)의 출력 단(예를 들면, 램프 신호 시작 전압(V1)이 출력되는 단)은 도 2의 기생 커패시터(Cload)의 설정된 램프 신호 시작 전압(V1)으로 충전할 수 있다.
도 5a는 본 개시의 예시적 실시예에 따른 제3 회로(133)의 구성을 도시한 블록도이다. 도 5a를 참조하면, 제3 회로(133)는 전류 컨트롤러(133_1) 및 램프 전류원(133_2)을 포함할 수 있고, 제3 회로(133)의 출력 단(OUT)은 기생 커패시터(Cload)와 연결될 수 있다. 기생 커패시터(Cload)는 도 2의 기생 커패시터(Cload)와 동일할 수 있다. 예를 들면, 출력 단(OUT)과 복수의 버퍼(143)들의 입력 단 사이에 부하 커패시터들이 발생할 수 있고, 부하 커패시터는 기생 커패시터(Cload)로 지칭될 수 있다.
전류 컨트롤러(133_1)는 커패시턴스(C)를 기초로 전류의 값(Iload)을 결정할 수 있다. 일부 실시예에서, 전류 컨트롤러(133_1)는 도 2의 제1 회로(131)로부터 커패시턴스(C)를 수신할 수 있고, [수학식 3]를 만족하는 전류의 값(Iload)을 결정할 수 있다.
[수학식 3]에서 dVRAMP/dt는 도 2의 램프 신호 생성 장치(130)가 생성하는 램프 신호(VRAMP)의 전압 레벨 기울기일 수 있고, -는 음의 기울기 즉, 램프 신호(VRAMP)가 dVRAMP/dt의 기울기로 하강하는 것을 의미할 수 있다. 도 2의 램프 신호 생성 장치(130)가 출력하고자 하는 램프 신호(VRAMP)에 따라 전류의 값(Iload)이 결정될 수 있다.
램프 전류원(133_2)은 전류 컨트롤러(133_1)에 의해 결정된 전류의 값(Iload)에 대응하는 제1 DC 전류를 생성할 수 있다. 일부 실시예에서, 도 2를 더 참조하면, 제2 회로(132)는 출력 노드(N1)의 램프 신호(VRAMP)를 램프 신호 시작 전압(V1)으로 충전한 이후에, 램프 전류원(133_2)은 전류 컨트롤러(133_1)로부터 전류의 값(Iload)을 수신하고, 전류의 값(Iload)에 대응하는 제1 DC 전류를 생성할 수 있다. 출력 노드(N1)의 램프 신호(VRAMP)는 제1 DC 전류에 의해 기생 커패시터(Cload)의 전압이 램프 신호 시작 전압(V1)에서 일정한 기울기로 하강하는 신호일 수 있고, 램프 신호 생성 장치(130)는 일정한 기울기로 하강하는 램프 신호(VRAMP)를 복수의 버퍼(143)들에 송신할 수 있다.
도 5b는 본 개시의 예시적 실시예에 따른 제3 회로의 일 구현 예를 나타내는 블록도이다. 일부 실시예들에서, 도 5b의 제3 회로(133a)는 도 5a의 제3 회로(133)의 예시일 수 있다. 도 5b를 참조하면, 제3 회로(133a)는 전류 컨트롤러(133_1a), 전류 바이어스(133_3a) 및 전류 어레이(133_4a)를 포함할 수 있고, 제3 회로(133a)의 출력 단(OUT)은 기생 커패시터(Cload)와 연결될 수 있다. 기생 커패시터(Cload)는 도 2의 기생 커패시터(Cload)와 동일할 수 있다. 예를 들면, 출력 단(OUT)과 복수의 버퍼(143)들의 입력 단 사이에 부하 커패시터들이 발생할 수 있고, 부하 커패시터는 기생 커패시터(Cload)로 지칭될 수 있다.
전류 컨트롤러(133_1a)는 커패시턴스(C)를 기초로 전류의 값(Iload)을 결정할 수 있다. 결정된 전류의 값(Iload)을 기초로 인에이블 신호(EN) 또는 인에이블 바 신호(ENB)를 수신하는 전류 어레이(133_4a)에 포함된 전류 셀을 결정하고, 인에이블 신호(EN) 또는 인에이블 바 신호(ENB)를 송신할 수 있다. 일부 실시예에서, 전류 컨트롤러(133_1a)가 커패시턴스(C)를 기초로 전류의 값(Iload)을 결정하는 동작은 도 5a의 전류 컨트롤러(133_1)와 동일할 수 있다.
전류 어레이(133_4a)는 복수의 전류 셀들을 포함할 수 있다. 예를 들면, 전류 셀들은 n+1개(n은 0이상의 정수)일 수 있고, n+1개의 전류 셀들을 포함하는 전류 어레이(133_4a)는 Iload cell[n:0]로 지칭될 수 있다.
전류 바이어스(133_3a)는 바이어스 전압(VBIAS)을 생성할 수 있다. 일부 실시예에서, 전류 셀은 트랜지스터(TR), 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함할 수 있고, 트랜지스터(TR)의 게이트는 제1 스위치(SW1) 및 제2 스위치(SW2)와 연결될 수 있다. 전류 셀은 입력 전압에 기초하여 출력 전류를 생성할 수 있다. 예를 들면, 전류 셀이 전류 컨트롤러(133_1a)로부터 인에이블 신호(EN)를 수신할 경우, 제1 스위치(SW1)에 의해 셀의 트랜지스터 게이트에 바이어스 전압(VBIAS)이 인가되고, 출력 전류를 생성할 수 있다. 전류 셀이 전류 컨트롤러(133_1a)로부터 인에이블 바 신호(ENB)를 수신할 경우, 제2 스위치(SW2)에 의해 셀의 트랜지스터 게이트가 그라운드와 연결되고, 출력 전류를 생성하지 않을 수 있다.
전류 어레이(133_4a)는 전류의 값(Iload)에 대응하는 제2 DC 전류를 생성할 수 있다. 일부 실시예에서, 제2 DC 전류는 전류 셀들이 생성하는 출력 전류의 합일 수 있다. 전류 컨트롤러(133_1a)는 전류의 값(Iload)에 따라 인에이블 신호(EN)를 수신하는 전류 셀을 결정할 수 있고, 전류 어레이(133_4a)는 인에이블 신호(EN)를 수신하는 전류 셀의 개수에 따라 제2 DC 전류를 생성할 수 있다. 램프 신호(VRAMP)는 제2 DC 전류에 의해 기생 커패시터(Cload)의 전압이 램프 신호 시작 전압(V1)에서 일정한 기울기로 하강하는 신호일 수 있고, 램프 신호 생성 장치(130)는 일정한 기울기로 하강하는 램프 신호(VRAMP)를 복수의 버퍼(143)들에 송신할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치(130a)의 구성을 도시한 블록도이다. 일부 실시예들에서, 도 6의 램프 신호 생성 장치(130a)는 도 2의 램프 신호 생성 장치(130)의 예시일 수 있다. 도 6을 참조하면, 램프 신호 생성 장치(130a)는 제1 회로(131a), 제2 회로(132a) 및 제3 회로(133a)를 포함할 수 있다. 제1 회로(131a) 및 제3 회로(133a)는 도 2의 제1 회로(131) 및 제3 회로(133)와 동일할 수 있고, 이하 동일한 내용의 설명은 생략한다.
제2 회로(132a)는 증폭기(132_1a), 트랜지스터(132_2a), 복수의 가변 저항기들(RFB1, RFB2) 및 스위치(132_3a)를 포함할 수 있다. 증폭기(132_1a), 트랜지스터(132_2a) 및 복수의 가변 저항기들(RFB1, RFB2)은 도 4의 증폭기(132_1), 트랜지스터(132_2) 및 복수의 가변 저항기들(RFB1, RFB2)과 동일할 수 있고, 이하 동일한 내용의 설명은 생략한다.
스위치(132_3a)는 제2 회로(132a)의 출력 단과 램프 신호 생성 장치(130a)의 출력 단(N1)을 연결 또는 연결 해제할 수 있다. 예를 들면, 스위치(132_3a)는 턴-오프 되고, 제1 회로(131a)는 기생 커패시터(Cload)의 커패시턴스를 검출한 이후에 스위치(132_3a)는 턴-온 될 수 있다. 제2 회로(132a)는 기생 커패시터(Cload)를 도 4의 램프 신호 시작 전압(V1)으로 충전할 수 있고, 다시 스위치(132_3a)는 턴-오프 될 수 있다. 제3 회로(133a)는 제1 회로(131a)가 검출한 커패시턴스를 기초로 램프 신호(VRAMP)를 생성할 수 있고, 램프 신호(VRAMP)는 램프 신호 시작 전압(V1)에서 일정한 기울기로 하강하는 신호일 수 있다. 일부 실시예에서, 스위치(132_3a)는 타이밍 컨트롤러(도 1의 160)로부터 제어 신호를 수신할 수 있고, 이에 따라 제2 회로(132a)의 출력 단과 램프 신호 생성 장치(130a)의 출력 단(N1)을 연결 또는 연결 해제할 수 있다.
도 7a는 본 개시의 비교예에 따른 램프 신호 생성 장치(130')의 구성을 도시한 블록도이고, 도7b는 본 개시의 비교예에 따른 램프 신호 생성 장치(130')의 램프 신호 지연을 나타내는 그래프이다. 도 7a 및 도 7b는 램프 신호 생성 장치에 부하 저항이 포함된 경우, 발생할 수 있는 문제점을 설명하기 위한 블록도 및 그래프를 나타낸다.
도 7a 및 도 7b를 참조하면, 램프 신호 생성 장치(130')는 복수의 전류원(I) 및 부하 저항(Rload)을 포함할 수 있다. 이상적인 램프 신호 생성 장치(Ideal)는 아날로그-디지털 변환 회로가 픽셀 신호와 램프 신호를 비교할 때 일정한 기울기로 하강하는 램프 신호를 생성할 수 있다. 반면, 램프 신호 생성 장치(Real, 130')는 부하 저항(Rload)을 포함하고 있으므로 부하 저항(Rload) 및 기생 커패시터(Cload)에 의한 램프 신호의 지연(예를 들면, RC time delay)이 발생할 수 있다. 이상적인 램프 신호 생성 장치(Ideal)에 비해 T 기간의 지연이 발생한 이후 램프 신호가 일정한 기울기로 하강할 수 있다. 이에 따라 램프 신호 생성 장치(Real, 130')를 포함하는 이미지 센서가 고속으로 동작하지 아니할 수 있다. 램프 신호의 지연을 줄이기 위해 부하 저항(Rload)을 감소시키면 복수의 전류원이 생성하는 전류가 증가될 수 있고, 이에 따라 소모 전력이 증가할 수 있다. 위와 같은 램프 신호의 지연 및 소모 전력 증가의 문제를 줄이기 위해, 도 2의 램프 신호 생성 장치(130)를 이용할 수 있다.
도 8a 및 8b는 본 개시의 예시적 실시예에 따른 램프 신호 생성 장치(도2의 130)의 동작을 설명하기 위한 룩-업 테이블(look-up table) 및 그래프이고, 도 8c는 램프 신호 생성 장치들의 소모 전류를 비교한 표이다. 도 8a 내지 도 8c에서, 램프 신호 생성 장치(도 2의 130)가 생성한 램프 신호(VRAMP)의 기울기(dVRAMP/dt)는 1.2V/1us 인 것으로, 검출 전류원(도 3의 131_4)이 생성하는 전류의 값(IDET)은 500uA 인 것으로, 검출 전압 생성 회로(도 3의 131_2)가 수신하는 기준 전압(VREF)은 1.2V 인 것으로 가정하고 설명하고 있으나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점이 유의하도록 한다. 예를 들면, 램프 신호(VRMAP)의 기울기(dVRAMP/dt), 전류의 값(IDET) 및 기준 전압(VREF)은 임의의 값을 가질 수 있다.
일부 실시예에서, 도 3, 도 4, 도 5 및 도 8a를 참조하면, 측정 회로(131_2)에 의해 측정 값(Dtime)이 480ns로 생성되고, 커패시터 컨트롤러(131_3)가 측정 값(Dtime)을 수신하여 [수학식 1]을 만족하는 C로서, 200pF을 검출할 수 있다. 이후, 제2 회로(132)가 기생 커패시터(Cload)를 램프 신호 시작 전압(V1)으로 충전할 수 있고, 램프 신호 시작 전압(V1)은 1.2V 일 수 있다. 제3 회로(133)가 커패시터 컨트롤러(131_3)가 검출한 C(200pF)를 기초로 기울기의 값(1.2V/1us)을 만족하는 램프 신호(VRAMP)를 생성하기 위해 전류 컨트롤러(133_1)는 [수학식 3]을 만족하는 전류의 값(Iload=240uA)을 결정하고, 램프 전류원(133_2)은 ADC 회로(도 1의 140)의 이득(gain)이 1배일 경우 240uA의 전류를 생성할 수 있다.
도 8b를 더 참조하면, 기생 커패시터(Cload)만 이용하는 램프 신호 생성 장치(도 2의 130)는 램프 신호의 지연을 감소시킬 수 있다. 예를 들면, 부하 저항(Rload)을 포함하는 램프 신호 생성 장치(도 7a의 130')가 T 기간의 램프 신호 지연(도 7b 그래프 참조)이 있는 것과 달리 램프 전류원(133_2)이 240uA의 전류를 생성할 때(time=1u), 지연 없이 램프 신호(VRAMP)가 램프 신호 시작 전압(V1=1.2)에서 일정한 기울기(dVRAMP/dt=1.2V)로 하강할 수 있음을 확인할 수 있다.
도 8c를 더 참조하면, 기생 커패시터(Cload)만 이용하는 램프 신호 생성 장치(도 2 의 130)는 부하 저항(Rload)을 포함하는 램프 신호 생성 장치(도 7a의 130')보다 소모 전력이 적을 수 있다. 예를 들면, 램프 신호 생성 장치(도 7a의 130')의 부하 저항(Rload)는 120Ω을 가질 수 있고, 램프 신호(VRAMP)가 램프 신호 시작 전압(V1=1.2)에서 일정한 기울기(dVRAMP/dt=1.2V)로 하강하기 위해서는 10mA의 전류가 필요할 수 있다. 반면, 램프 신호 생성 장치(도 2의 130)는 10mA보다 적은 240uA의 전류가 필요할 수 있고, 적은 전류를 필요로 하기 때문에 소모 전력 절감이 가능할 수 있다.
다시 도 8a를 참조하면, 램프 전류원(133_2)이 생성하는 전류의 값을 조절하여 ADC 회로(도 1의 140)의 이득을 다르게 구현할 수 있다. 예를 들면, 램프 신호(VRAMP)의 기울기(dVRAMP/dt)가 완만해질 경우 ADC 회로(도1 의 140)의 이득이 증가할 수 있고, 전류의 값(Iload)에 반비례하여 ADC 회로(도1 의 140)의 이득이 증가할 수 있다. 이에 따라, 램프 신호 생성 장치(도 2의 130)는 부하 저항이 없이도 ADC 회로의 이득을 조절할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 램프 신호 생성 방법(900)을 나타내는 순서도이고, 도 10은 본 개시의 예시적 실시예에 따른 신호 타이밍도이다. 도 9에 도시된 바와 같이, 램프 신호 생성 방법(900)은 복수의 단계들(S910 내지 S950)을 포함할 수 있다.
도 1, 도 3, 도 9 및 도 10을 참조하면, 단계 S910에서 제1 회로(131)는 기생 커패시터(Cload)의 커패시턴스를 검출할 수 있다. 일부 실시예에서, 제1 회로(131)는 타이밍 컨트롤러(160)로부터 제어 신호(CS1)를 수신할 수 있고, 제어 신호(CS1)가 제1 레벨(예컨대 로직 하이)인 경우에 기생 커패시터(Cload)의 커패시턴스를 검출할 수 있다. 예를 들면, 검출 전류원(131_4)은 일정한 전류(IDET)를 생성하여 기생 커패시터(Cload)의 전압 레벨을 일정한 기울기로 상승시킬 수 있고, 검출 전압 생성 회로(131_1)는 검출 전류원(113_4)에 의해 상승하는 기생 커패시터(Cload)의 전압과 기준 전압(VREF)을 비교하여 검출 전압(V_DET)을 생성할 수 있다. 측정 회로(131_2)는 검출 전압(V_DET)의 레벨 변화를 기초로 측정 값을 생성할 수 있고, 커패시터 컨트롤러(131_3)는 측정 값을 기초로 기생 커패시터(Cload)의 커패시턴스(C)를 검출할 수 있다.
단계 S930에서 제2 회로(132)는 기생 커패시터(Cload)의 전압을 제1 전압(예를 들면, 램프 신호 시작 전압)으로 충전할 수 있다. 일부 실시예에서, 제2 회로(132)는 타이밍 컨트롤러(160)로부터 제어 신호(CS2)를 수신할 수 있고, 제어 신호(CS2)가 제1 레벨인 경우에 기생 커패시터(Cload)의 전압을 램프 신호 시작 전압으로 충전할 수 있다. 예를 들면, t 시점에서 램프 신호(VRAMP)는 V1으로 상승할 수 있다.
단계 S950에서 제3 회로(133)는 검출한 커패시턴스를 기초로 전류를 생성할 수 있다. 일부 실시예에서, 제3 회로(133)는 타이밍 컨트롤러(160)로부터 제어 신호(CS3)를 수신할 수 있고, 제어 신호(CS3)가 제1 레벨인 경우에 제1 회로(131)는 검출한 커패시턴스를 기초로 전류를 생성할 수 있다. 예를 들면, 도 5를 더 참조할 때, 전류 컨트롤러(133_1)는 커패시터 컨트롤러(131_3)가 검출한 커패시턴스(C)를 기초로 전류의 값(Iload)을 결정할 수 있고, 램프 전류원(133_2)은 전류 컨트롤러(133_1)에 의해 결정된 전류의 값(Iload)에 대응하는 일정한 전류(예를 들면, DC 전류)를 생성할 수 있다. 램프 전류원(133_2)이 생성한 일정한 전류에 의해 램프 신호(VRAMP)는 V1에서 일정한 기울기(-dVRAMP/dt)로 하강할 수 있다.
일부 실시예에서, 단계 S910에서 제1 회로(131)가 기생 커패시터(Cload)의 커패시턴스를 검출한 이후에는 램프 신호 생성 장치(130)는 단계 S930 및 단계 S950을 반복할 수 있다. 예를 들면, 단계 S910에서 검출된 커패시턴스를 기초로 단계 S930 및 단계 S950이 수행되어 전류를 생성할 수 있고, 검출된 커패시턴스는 이미지 센서 내 OTP(one time programmable)에 저장될 수 있다. 램프 신호 생성 장치(130)는 검출된 커패시턴스를 기초로 단계 S930 및 단계 S950을 반복할 수 있고, ADC 회로(도 1의 140)의 이득에 따라 전류를 조절할 수 있다. 단계 S910을 한번만 수행함에 따라, 이미지 센서가 동작하는데 걸리는 시간을 줄일 수 있다.
Claims (10)
- 램프 신호를 출력하는 출력 노드;
기생 커패시터의 커패시턴스를 검출하는 제1 회로;
상기 출력 노드의 상기 램프 신호를 램프 신호 시작 전압으로 충전하는 제2 회로; 및
상기 검출된 커패시턴스에 따라, 상기 램프 신호 시작 전압을 일정 비율로 변하게 하는 전류를 생성하는 제3 회로를 포함하고,
상기 기생 커패시터는 상기 출력 노드와 연결되어 상기 램프 신호를 수신하고 버퍼링하여 비교기로 전송하는 복수의 버퍼들과 상기 출력 노드 사이에 형성된 상기 출력 노드의 기생 커패시터인 램프 신호 생성 장치. - 제1 항에 있어서,
상기 제1 회로는,
기준 전압과 상기 기생 커패시터의 전압을 비교하여 검출 전압을 생성하는 검출 전압 생성 회로;
상기 검출 전압 생성 회로로부터 상기 검출 전압을 수신하고, 측정 값을 생성하는 측정 회로; 및
상기 측정 회로로부터 상기 측정 값을 수신하고, 상기 커패시턴스를 검출하는 커패시터 컨트롤러를 포함하는 램프 신호 생성 장치. - 제2 항에 있어서,
상기 제1 회로는,
검출 전류를 생성하는 검출 전류원; 및
상기 기생 커패시터를 방전시키는 리셋 스위치를 더 포함하고,
상기 검출 전류원 및 상기 리셋 스위치는 상기 제1 회로의 입력 단에 연결되는 램프 신호 생성 장치. - 제3 항에 있어서,
상기 검출 전류원은, 상기 검출 전류를 생성하여 상기 기생 커패시터의 전압을 일정한 기울기로 상승시키고,
상기 검출 전압 생성 회로는, 상기 기준 전압과 상기 기생 커패시터의 전압이 동일 할 때 상기 검출 전압을 제1 전압 레벨에서 제2 전압 레벨로 천이시키고,
상기 측정 회로는, 상기 검출 전압이 상기 제1 전압 레벨에서 상기 제2 전압 레벨로 천이 될 때까지 걸린 시간을 상기 측정 값으로 생성하는 램프 신호 생성 장치. - 제3 항에 있어서,
상기 커패시터 컨트롤러는,
상기 측정 값, 상기 검출 전류 및 상기 기준 전압을 연산하여 상기 커패시턴스를 검출하는 램프 신호 생성 장치. - 제1 항에 있어서,
상기 제3 회로는,
상기 커패시턴스에 기초하여 전류의 값을 결정하는 전류 컨트롤러; 및
상기 전류의 값에 대응하는 제1 DC 전류를 생성하는 램프 전류원을 포함하는 램프 신호 생성 장치. - 제6 항에 있어서,
상기 전류 컨트롤러는, 상기 커패시턴스를 연산하여 상기 전류의 값을 결정하고,
상기 램프 신호는, 상기 제1 DC 전류에 의해 상기 기생 커패시터의 전압이 상기 램프 신호 시작 전압에서 일정한 기울기로 하강하는 신호인 램프 신호 생성 장치. - 이미지 센서에서 램프 신호를 생성하는 방법으로서,
램프 신호 생성 장치의 출력 단과 상기 램프 신호를 수신하고 버퍼링하여 비교기로 전송하는 복수의 버퍼들 사이에 형성된 상기 램프 신호 생성 장치의 출력 단의 기생 커패시터의 커패시턴스를 검출하는 제1 단계;
상기 램프 신호를 램프 신호 시작 전압으로 충전하는 제2 단계; 및
상기 검출된 커패시턴스를 기초로 상기 램프 신호 시작 전압을 일정 비율로 변하게 하는 전류를 생성하는 제3 단계를 포함하는 방법. - 제8 항에 있어서,
상기 제1 단계를 1회 수행하는 단계; 및
상기 제2 단계와 상기 제3 단계를 순차적으로 반복하는 단계를 포함하는 방법. - 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들로부터 생성되는 복수의 픽셀 신호들을 출력하는 복수의 컬럼 라인들에 연결되는 픽셀 어레이;
램프 신호를 생성하는 램프 신호 생성 장치;
상기 램프 신호 생성 장치의 출력 단과 연결되어 상기 램프 신호를 수신하고 버퍼링하여 비교기로 전송하는 복수의 버퍼들;
상기 복수의 픽셀 신호들을 상기 램프 신호에 기초하여 아날로그-디지털 변환하는 아날로그-디지털 변환 회로; 및
상기 램프 신호 생성 장치의 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 램프 신호 생성 장치는, 상기 램프 신호 생성 장치의 출력 단과 상기 복수의 버퍼들 사이에 형성된 기생 커패시터의 커패시턴스를 검출하는 제1 회로;
상기 램프 신호를 램프 신호 시작 전압으로 충전하는 제2 회로; 및
상기 검출된 커패시턴스에 따라 램프 신호 시작 전압을 일정 비율로 변하게 하는 전류를 생성하는 제3 회로를 포함하는 것을 특징으로 하는 이미지 센서.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220149839A KR20240068415A (ko) | 2022-11-10 | 2022-11-10 | 램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 |
US18/213,032 US20240163582A1 (en) | 2022-11-10 | 2023-06-22 | Ramp signal generating device and image sensor for reducing ramp signal latency |
CN202311203676.6A CN118018876A (zh) | 2022-11-10 | 2023-09-18 | 用于降低斜坡信号延迟的斜坡信号生成装置和图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220149839A KR20240068415A (ko) | 2022-11-10 | 2022-11-10 | 램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240068415A true KR20240068415A (ko) | 2024-05-17 |
Family
ID=90946849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220149839A KR20240068415A (ko) | 2022-11-10 | 2022-11-10 | 램프 신호 지연을 감소시키기 위한 램프 신호 생성 장치 및 이미지 센서 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240163582A1 (ko) |
KR (1) | KR20240068415A (ko) |
CN (1) | CN118018876A (ko) |
-
2022
- 2022-11-10 KR KR1020220149839A patent/KR20240068415A/ko unknown
-
2023
- 2023-06-22 US US18/213,032 patent/US20240163582A1/en active Pending
- 2023-09-18 CN CN202311203676.6A patent/CN118018876A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN118018876A (zh) | 2024-05-10 |
US20240163582A1 (en) | 2024-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683814B2 (en) | Constant current source, ramp voltage generation circuit, and A/D converter | |
US7164114B2 (en) | Digital pixel sensor with clock count output and operating method thereof | |
KR101161277B1 (ko) | A/d 변환 회로 및 고체 촬상 장치 | |
US9918032B2 (en) | Imaging device for reducing deterioration of A/D conversion accuracy | |
US8854244B2 (en) | Imagers with improved analog-to-digital converters | |
CN111698439B (zh) | 具有减少的斜坡稳定时间的积分斜坡电路 | |
Huang et al. | A dynamic vision sensor with direct logarithmic output and full-frame picture-on-demand | |
US7218265B2 (en) | CMOS image capture device with self-correcting gain characteristic | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
KR101181310B1 (ko) | 램프 신호 발생기 및 이미지 센서 | |
KR102086777B1 (ko) | 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들 | |
US10097781B2 (en) | Analog-to-digital converter and operating method thereof | |
US10728483B2 (en) | Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof | |
CN108337457B (zh) | 图像传感器 | |
US9848154B2 (en) | Comparator with correlated double sampling scheme and operating method thereof | |
KR20100115603A (ko) | 아날로그-디지털 변환 방법, 아날로그-디지털 변환기, 및 이를 포함하는 이미지 센서 | |
GB2432065A (en) | Image sensor with comparator and logarithmic output | |
CN110022155B (zh) | 一种采样阈值随输入信号变化的异步过电平采样模数转换器 | |
US20130256511A1 (en) | Image sensor | |
KR20190036845A (ko) | 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 | |
US20230326232A1 (en) | Fingerprint sensing apparatus | |
US10306170B2 (en) | Comparison device and image sensor including the same | |
CN112738429A (zh) | 图像感测装置 | |
CN110972518B (zh) | 图像传感器以及相关芯片及电子装置 | |
KR20090117192A (ko) | 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치 |