JPS5881842A - Intermittent wiper driving controller - Google Patents

Intermittent wiper driving controller

Info

Publication number
JPS5881842A
JPS5881842A JP56178959A JP17895981A JPS5881842A JP S5881842 A JPS5881842 A JP S5881842A JP 56178959 A JP56178959 A JP 56178959A JP 17895981 A JP17895981 A JP 17895981A JP S5881842 A JPS5881842 A JP S5881842A
Authority
JP
Japan
Prior art keywords
circuit
reference signal
time
output
wiper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56178959A
Other languages
Japanese (ja)
Other versions
JPS6345987B2 (en
Inventor
Sumio Shimizu
純夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Shatai Co Ltd
Original Assignee
Nissan Shatai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Shatai Co Ltd filed Critical Nissan Shatai Co Ltd
Priority to JP56178959A priority Critical patent/JPS5881842A/en
Publication of JPS5881842A publication Critical patent/JPS5881842A/en
Publication of JPS6345987B2 publication Critical patent/JPS6345987B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60SSERVICING, CLEANING, REPAIRING, SUPPORTING, LIFTING, OR MANOEUVRING OF VEHICLES, NOT OTHERWISE PROVIDED FOR
    • B60S1/00Cleaning of vehicles
    • B60S1/02Cleaning windscreens, windows or optical devices
    • B60S1/04Wipers or the like, e.g. scrapers
    • B60S1/06Wipers or the like, e.g. scrapers characterised by the drive
    • B60S1/08Wipers or the like, e.g. scrapers characterised by the drive electrically driven
    • B60S1/0803Intermittent control circuits
    • B60S1/0807Intermittent control circuits using electronic control means, e.g. tubes, semiconductors

Abstract

PURPOSE:To correctly set a time interval of intermittent wiper driving, by changing a reference signal with the time from an oscillator, fetching and storing the reference signal at a desired point of time then setting the time interval of wiper intermittent driving on the basis of said stored reference signal. CONSTITUTION:Oscillating output from an oscillator 1 is converted into a reference signal, in which its signal level is gradually changed in accordance with the lapse of time, in a D-A converter 2. Simultaneously with generation of this reference signal, an initial working circuit 3 is operated. A sample hold circuit 4 operates by the action of this circuit 3, if a switch SW is controlled at a desired point of time, the reference signal at said point of time is stored in the circuit 4. Then if each level of output of the converter 2 and output of the circuit 4 is aligned, output of a comparator circuit 5 is inverted, and an intermittent relay operating circut 7 is operated. While simultaneously a reset circuit 6 is operated to reset the converter 2. The converter 2 again generates a reference signal, if said signal is aligned to the signal, stored in the circui 4, an output of the circuit 5 is inverted to operate the operating circuit 7.

Description

【発明の詳細な説明】 この発明は、車両用ワイパの間欠駆動を制御するワイパ
間欠駆動制御装置シー関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wiper intermittent drive control device for controlling intermittent drive of a vehicle wiper.

従来、この種の装置としては抵抗およびコンチンtcよ
り形成されるタイマ回路なワイパ駆動装置に設け、タイ
マ回路の時定数を変えることによリワイパの間欠駆動の
時間間隔を制御するようC二したものが知られている。
Conventionally, this type of device is a timer circuit formed by a resistor and a continuum tc, which is installed in a wiper drive device, and is configured to control the time interval of intermittent driving of the rewiper by changing the time constant of the timer circuit. It has been known.

つまり、かかる従来装置はタイマ回路゛の時定数をたと
えばその回路の抵抗を可変とし、その抵抗に連結される
つまみの回転角度を目安としてワイパの間欠駆動の時間
間隔を調節していた。
In other words, in such conventional devices, the time constant of the timer circuit is made variable by, for example, the resistance of the circuit, and the time interval of intermittent driving of the wiper is adjusted using the rotation angle of a knob connected to the resistance as a guide.

しかしながら、このような従来装置艦=よるとつまみの
回転角度4二よりワイパの間欠駆動間隔を予欄して設定
するため、かかる設定はおのずと試行錯誤的C二ならざ
るを得ない。つまり、運転時における気象条件あるいは
運転速度6応じてその設定量を何度も修正する必要が生
じきわめて煩しいという問題点があった。
However, since the intermittent drive interval of the wiper is set in advance based on the rotation angle of the knob (42) in this conventional device, such setting is inevitably a process of trial and error. In other words, there is a problem in that it is necessary to modify the set amount many times depending on the weather conditions or the driving speed 6 during driving, which is extremely troublesome.

この発明は、このような従来の問題点(:着目してなさ
れたものでワイパの間欠駆動における時間間隔を所望に
応じて直ちC二設定することができるワイパ間欠駆動制
御装置を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems of the prior art, and it is an object of the present invention to provide a wiper intermittent drive control device that can immediately set the time interval in the wiper intermittent drive as desired. With the goal.

以下、この発明を図面(:基づいて説明する。The present invention will be described below with reference to the drawings.

まず構成を説明する。第1図はこの発明の一実施例を示
すブロック図である。これC二よると符号1は発振器で
あり、この発振器1は変換回路としてのデジタルアナロ
グ(D−A)変換器2に接続されている。一方、符号3
は初期作動回路であり、この初期作動回路はサンプルホ
ールド回路4に接続されている。そして、D−A変換器
2およびサンプルホールド回路4の各出力端は比較回路
5の入力端にそれぞれ接続されている。この比較回路5
の出力端は図示しないワイパに接続されてワイパ駆動回
路i構成する間欠リレー作動回路7に接続され、この間
欠リレー作動回路7には上述した一゛初期作動回路3が
接続されている。また、間欠リレー作動回路はリセット
回路6を介してD−A変換器2に接続されている。さら
に、D−A変換器2とサンプルホールド回路4との間に
はスイッチ歴が設けられている。
First, the configuration will be explained. FIG. 1 is a block diagram showing one embodiment of the present invention. According to C2, reference numeral 1 is an oscillator, and this oscillator 1 is connected to a digital-to-analog (DA) converter 2 as a conversion circuit. On the other hand, code 3
is an initial activation circuit, and this initial activation circuit is connected to the sample and hold circuit 4. The output terminals of the DA converter 2 and the sample and hold circuit 4 are respectively connected to the input terminal of the comparator circuit 5. This comparison circuit 5
The output terminal of is connected to a wiper (not shown) and to an intermittent relay operating circuit 7 constituting the wiper drive circuit i, and the above-mentioned initial operating circuit 3 is connected to this intermittent relay operating circuit 7. Further, the intermittent relay operating circuit is connected to the DA converter 2 via the reset circuit 6. Further, a switch history is provided between the DA converter 2 and the sample and hold circuit 4.

このような構成となっているため、発振器1で得られる
発振出力はD−A変換器2にてその信号レベルが時間の
経過に伴って漸次変化する基準信号に変換される。この
基準信号はワイパの間欠駆動の際発生し、その信号発生
と同時に初期作動回路3が作動する。初期作動回路3の
作動C二よりサンプルホールド回路4が働き、所望の時
点にてスイッチ歴を操作すると、その時点における基準
信号を取り出すことができ、その基準信号はサンプルホ
ールド回路4に記憶される。一方比較回路5にはD−A
変換器2およびサンプルホールド回路4の出力が供給さ
れているから、D−A変換器2から得られる基準信号と
サンプルホールド回路4C;記憶された基準信号の各信
号レベルが一致したとき比較回路5の出力は反転する。
With this configuration, the oscillation output obtained by the oscillator 1 is converted by the DA converter 2 into a reference signal whose signal level gradually changes with the passage of time. This reference signal is generated during intermittent driving of the wiper, and the initial activation circuit 3 is activated at the same time as this signal is generated. The sample and hold circuit 4 operates from the operation C2 of the initial operation circuit 3, and when the switch history is operated at a desired time, the reference signal at that time can be taken out, and the reference signal is stored in the sample and hold circuit 4. . On the other hand, the comparison circuit 5 has D-A
Since the outputs of the converter 2 and the sample hold circuit 4 are supplied, the reference signal obtained from the DA converter 2 and the sample hold circuit 4C; when the signal levels of the stored reference signals match, the comparison circuit 5 The output of is inverted.

この反転出力により間欠リレー作動回路7が作動するた
めワイパの掃引が一回行なわれる。比較回路5の出力が
反転するとリセット回路6が働くためD−A変換ls2
はリセットされ、D−A変換器2は再び時間の経過(=
伴って変化する基準信号を発生し、その初期レベルの時
点からスイッチ歴を操作する時点までの間隔を置いてワ
イパの掃引が間欠して行なわれる。なお、D−A変換器
2は同様な特性を有する積分器とすることができる。
This inverted output activates the intermittent relay activation circuit 7, so that the wiper sweep is performed once. When the output of the comparator circuit 5 is inverted, the reset circuit 6 operates, so the D-A conversion ls2
is reset, and the DA converter 2 again monitors the passage of time (=
A reference signal that varies accordingly is generated, and wiper sweeps are performed intermittently at intervals from the time of its initial level to the time of operating the switch history. Note that the DA converter 2 can be an integrator having similar characteristics.

次に、第1図(:示すブロック図C:基づいて構成され
るさらに評細な実施例につき第2図を参照して説明する
Next, a more detailed embodiment constructed based on the block diagram C shown in FIG. 1 will be described with reference to FIG. 2.

第2図において符号VOは電源であり、局はワイパ駆動
回路を構成するワイパ駆動用のモータであって、電源V
oはモータMOの一端に接続されている。
In FIG. 2, the symbol VO is a power supply, and the station is a wiper drive motor constituting a wiper drive circuit, and the power supply V
o is connected to one end of the motor MO.

このモータ動の二つの他端はワイパの駆動モードを変え
るワイパスイッチ罰の端子H,Lにそれぞれ接続されて
いる。なお、このワイバスイッ?WSは図中表Gに示さ
れる接続関係を有し、オフモードOFFのときは端子M
および端子りが接続され、間欠モードINTのときは端
子!および端子E1端子Mおよび端子りがそれぞれ接続
されるよう□になっている。LOは低速モードのときで
端子Eおよび端子りが接続され、H■は高速モードのと
きで端子Eおよび端子Hが接続されるようになっている
。ここで、端子Eは接地されるようになっている。さら
に、モータMの一端は、オートストップスイッチA8お
よびリレー接点R8を介して端子Mに接続されている。
The two other ends of this motor drive are connected respectively to terminals H and L of a wiper switch that changes the drive mode of the wiper. By the way, is this Waiba Sui? WS has the connection relationship shown in Table G in the figure, and when the off mode is OFF, the terminal M
and terminal RI are connected, and when in intermittent mode INT, terminal ! The terminals E1, M, and RI are connected to each other by □. LO is connected to terminal E and terminal RI when in low speed mode, and H is connected to terminal E and terminal H when in high speed mode. Here, the terminal E is grounded. Further, one end of the motor M is connected to a terminal M via an auto-stop switch A8 and a relay contact R8.

電I Vo l二はトランジスタT4のエミッタが接続
され、そのコレクタはコントローラ電源Vccに接続さ
れている。そして、トランジスタT4のベースは抵抗R
6を介して端子Iに接続されている。コントローラ電源
獅は初期作動回路3の抵抗R1の一端および抵抗R1の
一側;それぞれ接続されている。抵抗B1は抵抗R2に
直列に接続され、抵抗R2の一端は接地され、その分圧
点は電界効果トランジスタFETのドレイン、に接続さ
れている。また、抵抗R3はコンデンサC16:直列に
接続され、その接続点はノット素子NOTを介して抵抗
Rn1−接続されている。そして、抵抗R4の一端は電
界効果トランジスタFETのゲートに接続され、このゲ
ートは抵抗R5を介してトランジスタT1のベースに接
続されその工きツタは接地されている。
The emitter of the transistor T4 is connected to the voltage IVol2, and its collector is connected to the controller power supply Vcc. And the base of transistor T4 is resistor R
6 to terminal I. The controller power source is connected to one end of the resistor R1 of the initial operation circuit 3 and to one side of the resistor R1, respectively. The resistor B1 is connected in series with the resistor R2, one end of the resistor R2 is grounded, and its voltage dividing point is connected to the drain of the field effect transistor FET. Further, the resistor R3 is connected in series with the capacitor C16, and the connection point thereof is connected to the resistor Rn1 through a NOT element NOT. One end of the resistor R4 is connected to the gate of the field effect transistor FET, and this gate is connected to the base of the transistor T1 via the resistor R5, whose terminal is grounded.

初期作動回路3の電界効果トランジスタFBTのソース
はサンプルホールド回路4のオペアンプA2の非反転入
力端に接続され、この非反転入力端はコンデンサC2を
介して接地されている。また、オペアンプA2の出力端
は反転入力端に接続されている。
The source of the field effect transistor FBT of the initial operation circuit 3 is connected to the non-inverting input terminal of the operational amplifier A2 of the sample-and-hold circuit 4, and this non-inverting input terminal is grounded via the capacitor C2. Further, the output terminal of the operational amplifier A2 is connected to the inverting input terminal.

一方、発振器1は直列1=接続された二個のノア素子N
ORおよびその接続点こ接続される抵抗R7、一方のノ
ア素子NOHの出力端&:接続される抵抗R8、コンデ
ンサCiにより形成され、いわゆるに発振器の一種であ
る。この発振器lの抵抗R8はD−A変換器2の2道カ
ウンタ進の入力端C:接続されている。この2進カウン
タ紹はたとえば4ビツトのカウンタであり、このカウン
タ心の出力端(:は抵抗r、・・・・・・・・・r8で
構成されるラダー抵抗が接続され、このラダー抵抗の出
力端はオペアンプA1の非反転入力端に接続されている
。そして、オペアンプA1の反転入力端はその出力端4
:接続されている。オペアンプA1の出力端は常開接点
を有する自己復帰性のスイッチ歴を介してオペアンプム
2の非反転入力端C二接続されている。
On the other hand, oscillator 1 consists of two NOR elements N connected in series 1
It is formed by OR, a resistor R7 connected to its connection point, a resistor R8 connected to the output terminal of one NOR element NOH, and a capacitor Ci, and is a type of oscillator. The resistor R8 of the oscillator I is connected to the input terminal C of the two-way counter of the DA converter 2. This binary counter is, for example, a 4-bit counter, and the output terminal of this counter center (: is connected to a ladder resistor consisting of resistors r, . . . r8, The output terminal is connected to the non-inverting input terminal of operational amplifier A1.The inverting input terminal of operational amplifier A1 is connected to its output terminal 4.
:It is connected. The output of the operational amplifier A1 is connected to the non-inverting input C2 of the operational amplifier 2 via a self-resetting switch with normally open contacts.

こうして、D−A変換器2の出力は比較回路5のオペア
ンプムSの反転入力端に接続され、その非反転入力端に
は抵抗R1oを介してサンプルホールド回路4のオペア
ンプA2の出力端が接続されている。
In this way, the output of the DA converter 2 is connected to the inverting input terminal of the operational amplifier S of the comparator circuit 5, and the output terminal of the operational amplifier A2 of the sample and hold circuit 4 is connected to its non-inverting input terminal via the resistor R1o. has been done.

そして、オペアンプA5の出力端は、抵抗Rnを介して
その非反転入力端(二接続されていると共C;抵抗R1
!を介して間欠リレー作動回路7におけるトランジスタ
T2のベースに接続されている。
The output terminal of the operational amplifier A5 is connected via a resistor Rn to its non-inverting input terminal (both connected C; resistor R1
! It is connected to the base of the transistor T2 in the intermittent relay operation circuit 7 via the intermittently relay operating circuit 7.

間欠リレー作動回路7のトランジスタT2の工きツタは
接地され、そのコレクタは抵抗R+iを介してコントロ
ーラ電源獅(=接続されている。なお、トランジスタT
2のベースは初期作動回路3のトランジスタT1のコレ
クタと接続されている。また、トランジスタT2のコレ
クタは抵抗R14を介してトランジスタTlのベースに
接続され、このベースは抵抗&@を介して接地されてい
る。さらに、トランジスタへのエミッタは接地され、そ
のコレクタは間欠リレーの励磁=イルYCを介して電源
vOに接続されている。また、トランジスタT2のコレ
クタはリセット回路6の抵抗R1の一端に接続されてい
る。この抵抗R9はコンデンサC4と共にリセット回路
6を構成し、抵抗R9およびコンデンサC4の接続点は
2進カウンタ心のリセット端子C:接続されている。
The terminal of the transistor T2 of the intermittent relay operating circuit 7 is grounded, and its collector is connected to the controller power supply (== connected) via the resistor R+i.
The base of 2 is connected to the collector of the transistor T1 of the initial activation circuit 3. Further, the collector of the transistor T2 is connected to the base of the transistor Tl via a resistor R14, and this base is grounded via a resistor &@. Furthermore, the emitter to the transistor is grounded, and its collector is connected to the power supply vO via the intermittent relay energization signal YC. Further, the collector of the transistor T2 is connected to one end of the resistor R1 of the reset circuit 6. This resistor R9 constitutes the reset circuit 6 together with the capacitor C4, and the connection point of the resistor R9 and the capacitor C4 is connected to the reset terminal C of the binary counter.

次に、第2図C:基づいて構成される実施例の作動につ
き第3図のタイムチャートを参照して説明する。
Next, the operation of the embodiment constructed based on FIG. 2C will be explained with reference to the time chart of FIG. 3.

まず、ワイパスイッチ■を間欠そ一ドINTにしてコン
トローラ電源−をオンさせる(第3図(イ)参照)。こ
れにより、初期作動回路3が働きコンデンサC1の充電
が開始する。コンデンサC1の充電の間ノット素子NO
Tはハイレベルを出力しているから電界効果トランジス
タFETおよびトランジスタT1はオンとなっている(
第3図に)参照)。このため比較回路4のプンデーンサ
C2が充電されてオペアンプA2の出力レベル町がホー
ルドされる(第3図(ト)参照)。トランジスタT1の
オンによりトランジスタT2がオフと−なりてトランジ
スタT5をオンさせ、間欠リレーの励磁コイルπが通電
してリレー接点R8をオンさせる。トランジスタT2の
オフ1:よりリセット回路6が働いて(第3図−参照)
2道カウンタ心なリセットさせる。なお、リレー接点部
がオンすることによりモータ絢がワイパの一回掃引礪;
相幽する分だけ回転する。コンデンサC1の充電完了に
よりチェック点aの電位が一定となり、この電位により
ノット素子NOTの出力は反転してチェック点すはロー
レベルとなり(第3図に)参照)、トランジスタT1は
オフとなる。トランジスタT1のオフ(二よりチェック
点Cはハイレベルとなる(第3図(へ)参照)。これに
よりトランジスタT2はオンとなり2進カウンタ心のリ
セットは解除される。
First, set the wiper switch (2) to intermittent mode (INT) and turn on the controller power source (see FIG. 3 (a)). As a result, the initial operation circuit 3 operates and starts charging the capacitor C1. During charging of capacitor C1, knot element NO
Since T is outputting a high level, the field effect transistor FET and transistor T1 are on (
(See Figure 3). Therefore, the comparator C2 of the comparison circuit 4 is charged and the output level of the operational amplifier A2 is held (see FIG. 3(G)). When the transistor T1 is turned on, the transistor T2 is turned off, turning on the transistor T5, and the excitation coil π of the intermittent relay is energized to turn on the relay contact R8. Transistor T2 off 1: Reset circuit 6 is activated (see Figure 3)
2-way counter reset. In addition, when the relay contact section is turned on, the motor power is swept once by the wiper;
It rotates as much as you can. When the capacitor C1 is fully charged, the potential at the check point a becomes constant, and this potential inverts the output of the NOT element so that the check point a becomes low level (see FIG. 3), and the transistor T1 is turned off. Since the transistor T1 is turned off (second check point C becomes high level (see FIG. 3)), the transistor T2 is turned on and the reset of the binary counter is released.

一方、ワイパスイッチ紹のオンと共に発振器1が働き所
定周波数の矩形波パルスを発振させる(第3図同参照)
。このパルスを受けてリセットが解除された2進カウン
タ心はカウントを開始する(第3図(へ)参照)。この
カウンタ心は発振器1の出力パルスと同期し、2進符号
で0000から1111までの16カウントを行なう。
On the other hand, when the wiper switch is turned on, the oscillator 1 starts to oscillate a rectangular wave pulse of a predetermined frequency (see Figure 3).
. Upon receiving this pulse, the binary counter heart whose reset is released starts counting (see FIG. 3). This counter core is synchronized with the output pulse of the oscillator 1 and performs 16 counts from 0000 to 1111 in binary code.

このカウント出力C二よりラダー抵抗r、・・・・・・
・・・r8でチェック点dの電位を1カウント毎(:電
源電圧の16分の1づつ階段状に上昇させる。なお、ラ
ダー抵抗r1・・・・・・・・・r8の出力側(二接続
されるオペアンプA1はスイッチ硯がオンされてコンデ
ンサC2の充電が行なわれる場合にその出力側の電圧変
動を防ぐ働きをする。
From this count output C2, the ladder resistance r,...
・・・R8 increases the potential at check point d stepwise by 1/16 of the power supply voltage every 1 count. The connected operational amplifier A1 functions to prevent voltage fluctuations on its output side when the switch is turned on and the capacitor C2 is charged.

こうして、チェック点dの電位がチェック点・のそれよ
りも大きくなるとオペアンプんの出力は反転し、チェッ
クAcはローレベルとなる。つまり、トランジスタT2
はオフとなり、トランジスタT5はオンして間欠リレー
接点R8が作動すると共C:カウンタ心はリセットされ
る。以下、この動作を繰り返し第3図に示すように最大
周期Taにてワイパは間欠駆動を行なうようになる。
In this way, when the potential at check point d becomes greater than that at check point , the output of the operational amplifier is inverted, and check Ac becomes low level. That is, transistor T2
is turned off, transistor T5 is turned on, and intermittent relay contact R8 is operated, and the counter value C is reset. Thereafter, this operation is repeated until the wiper is driven intermittently at the maximum period Ta as shown in FIG.

次に、所望の時点たとえば気象条件によりワイパの間欠
駆動の周期を変えたいと判断した時点t。
Next, there is a desired point in time, for example, a point in time t when it is determined that the period of intermittent drive of the wiper should be changed depending on weather conditions.

でスイッチ腑をオンすると、この時点toにおけるチェ
ック点dの電位とオペアンプA2の非反転入力端のレベ
ルとが同一となる(第3図(へ)、(ト)参照)。
When the switch is turned on at this point, the potential at the check point d at this time point to becomes the same as the level at the non-inverting input terminal of the operational amplifier A2 (see FIGS. 3(f) and (g)).

次いで時点t1でスイッチ歴をオフするとチェック点・
の電位−2はそのときのチェック点dの電位と同一レベ
ルにホールドされる。このホー゛ルドされた電位町はチ
ェック点dの初期レベルすなわち基準信号の最小レベル
gIoの時点を−から時点t2に至るまでの時間間隔C
二比例している。つまり、チェック点−が電位町にホー
ルドされるとオペアンプ人5の出力はチェック点dのレ
ベルが電位g2を超える時点t2で反転するよう域=な
る。このオペアンプA5の出力反転シーより上述したよ
うにトランジスタT2がオフとなりカウンタ進のリセッ
トおよび間欠リレーの励磁コイルYCへの通電が行なわ
れる。以下この作動を繰り返し、周期Tにてワイパの間
欠駆動がなされる。なお、リセット回路6は抵抗シおよ
び;ンデンサC4により決まる時定数を有すが、これは
この時定数により間欠リレーを作動させる時間1.を定
めるよう(=するためである。
Next, when the switch history is turned off at time t1, the check point
The potential -2 of is held at the same level as the potential of check point d at that time. This held potential is determined by the time interval C from the initial level of the check point d, that is, the minimum level gIo of the reference signal, from - to the time t2.
Two proportionate. In other words, when the check point - is held at the potential level, the output of the operational amplifier 5 becomes inverted so that it is inverted at the time t2 when the level of the check point d exceeds the potential g2. As described above, the output inversion of the operational amplifier A5 turns off the transistor T2, thereby resetting the counter and energizing the excitation coil YC of the intermittent relay. Thereafter, this operation is repeated, and the wiper is driven intermittently at a period T. Note that the reset circuit 6 has a time constant determined by the resistor C4 and the capacitor C4, and this time constant determines the time 1. This is to determine (=).

この上う1=、ワイパの間欠駆動の周期はスイッチ躍を
オン−オフさせることによりワイパを一回掃引させた後
最大周期Taの範囲内で任意C二設定される。
Moreover, the period of intermittent driving of the wiper is set arbitrarily C2 within the range of the maximum period Ta after the wiper is swept once by turning the switch on and off.

以上説明したように、この発明によればワイパ駆動の際
における初期の信号レベルが時間の経過に伴って漸次変
化する基準信号を発生させる変換   ′回路と、所望
の時点における基準信号を取り出して記憶させるサンプ
ルホールド回路と、変換回路およびサンプルホールド回
路の各出力を比較する比較回路と、この比較回路の作動
時に変換回路をリセットして基準信号にシける初期レベ
ルの時点から所望の時点・″までの間隔を置いて駆動さ
せるワイパ駆動回路とを備えたので、ワイパの間欠駆動
の時間間隔を試行錯誤的C:決めるのではなく窓ガラス
の雨滴の付着状況を見て払拭したくなる所望の時間間隔
I:正確に設定することができる。また、所望の時点に
おける基準信号を取り出す手段としてスイッチのオン・
オフ動作を用いることができるので操作はきわめて簡単
となる。
As explained above, the present invention includes a conversion circuit that generates a reference signal whose initial signal level changes gradually over time during wiper drive, and a conversion circuit that extracts and stores the reference signal at a desired point in time. a sample-and-hold circuit that compares the outputs of the conversion circuit and sample-and-hold circuit; and a comparison circuit that compares each output of the conversion circuit and sample-and-hold circuit; Since the wiper drive circuit is equipped with a wiper drive circuit that drives the wiper at intervals of Interval I: Can be set accurately. Also, as a means of extracting the reference signal at a desired point in time, it is possible to
Since an off operation can be used, the operation is extremely simple.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は、第1図のブロック図に基づいて構成されたさらに詳
細な実施例を示す電気回路図、第3図は第2図の動作を
説明するタイムチャートである。 2・・・D−ム変換器(変換回路)、4・・・サンプル
ホールド回路、5・・・比較回路、7・・・間欠リレー
作動回路(ワイパ駆動回路)。 ’roぐ11妊(i l、、) −195−
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is an electric circuit diagram showing a more detailed embodiment constructed based on the block diagram of FIG. 1, and FIG. 3 is a time chart illustrating the operation of FIG. 2... D-me converter (conversion circuit), 4... Sample hold circuit, 5... Comparison circuit, 7... Intermittent relay operating circuit (wiper drive circuit). 'rog11 pregnancy (il,,) -195-

Claims (1)

【特許請求の範囲】 ワイパ駆動の際における初期の信号レベルが時間の経過
に伴って漸次変化する基準信号を発生させる変換回路と
、 所望の時点C:おける前記基準信号を取り出して記憶さ
せるサンプルホールド回路と、 前記変換回路およびサンプルホールド回路の各出力を比
較する比較回路と、 該比較回路の作動時C二前記変換回路をリセットして前
記基準信号(;おける初期レベルの時点から前記所望の
時点までの間隔を置りて、駆動させるワイパ駆動回路と
を備えたことを特徴とするワイパ間欠駆動制御装置。
[Claims] A conversion circuit that generates a reference signal whose initial signal level changes gradually over time during wiper drive, and a sample hold that extracts and stores the reference signal at a desired time point C: a comparator circuit that compares each output of the converter circuit and the sample-and-hold circuit; and when the comparator circuit is activated, resets the converter circuit to change the reference signal from the initial level to the desired time point. 1. A wiper intermittent drive control device comprising: a wiper drive circuit that drives the wiper at intervals of .
JP56178959A 1981-11-10 1981-11-10 Intermittent wiper driving controller Granted JPS5881842A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56178959A JPS5881842A (en) 1981-11-10 1981-11-10 Intermittent wiper driving controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56178959A JPS5881842A (en) 1981-11-10 1981-11-10 Intermittent wiper driving controller

Publications (2)

Publication Number Publication Date
JPS5881842A true JPS5881842A (en) 1983-05-17
JPS6345987B2 JPS6345987B2 (en) 1988-09-13

Family

ID=16057647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178959A Granted JPS5881842A (en) 1981-11-10 1981-11-10 Intermittent wiper driving controller

Country Status (1)

Country Link
JP (1) JPS5881842A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266044A (en) * 1988-04-18 1989-10-24 Mitsuba Electric Mfg Co Ltd Device for controlling intermittent wiper
JPH0225351U (en) * 1988-08-09 1990-02-20

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55152642A (en) * 1979-05-11 1980-11-28 Mitsubishi Electric Corp Wiper controller
JPS5643052A (en) * 1979-09-19 1981-04-21 Nippon Denso Co Ltd Wiper intermittent control method and equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55152642A (en) * 1979-05-11 1980-11-28 Mitsubishi Electric Corp Wiper controller
JPS5643052A (en) * 1979-09-19 1981-04-21 Nippon Denso Co Ltd Wiper intermittent control method and equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266044A (en) * 1988-04-18 1989-10-24 Mitsuba Electric Mfg Co Ltd Device for controlling intermittent wiper
JPH0225351U (en) * 1988-08-09 1990-02-20

Also Published As

Publication number Publication date
JPS6345987B2 (en) 1988-09-13

Similar Documents

Publication Publication Date Title
US4087730A (en) Electric control circuit
JPS54104524A (en) Speed control circuit for dc motor
JPS5881842A (en) Intermittent wiper driving controller
US4015180A (en) Speed regulating devices for rotary machines or the like
US4086538A (en) Gated pulse generator
JPS62143524A (en) Digital/analog converter
JPS641801Y2 (en)
JPH0124984Y2 (en)
JPS6144914Y2 (en)
US5512807A (en) Electronic control device for a direct current electric motor having two supply terminals for a drive system operating in back-and-forth mode, and the application of such a device to a vehicle screen wiping system
JPH0145161Y2 (en)
JPS59230497A (en) Controller for motor
Zherikhin et al. Investigation of variations in the time structure of ultrashort pulses traversing a stable two-component medium
JPS5724839A (en) Load applying device
JPS5924309Y2 (en) Sewing machine control device
JPS6248636B2 (en)
SU421117A1 (en) DIGITAL AND ANALOG SQUARE CONVERTER
SU868871A1 (en) Timer of periodic connections
JPS6029049A (en) Digital/analog converter
SU464066A1 (en) Self-oscillating square pulse generator
JPH0261930A (en) Relay drive circuit
SU380244A1 (en) Converter for converting parameters of complicated electric circuits into time interval
SU1241451A1 (en) Demodulator of width-modulated signal
RU1802395C (en) Pulse repeating frequency multiplier
SU1272486A1 (en) Device for generating time intervals