Claims (3)
Изобретение относитс к автомати ке и прелназначено дл периодического переключени нагрузок (цепей управлени тиристорами, реле клапан электромагнитных муфт и т.п.) в раз личных устройствах автоматического управлени , контрол и сигнализации Известны реле времени период чес ких включений, содержащие врем задающие RC-цепи и транзисторные каск ды, позвол ющие переключать нагрузки с заданными интервалами времени из и 2. Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее последовател но соединенные -элементы вьщержки времени, кгикдый из которых выполнен в виде транзистора с нагрузкой и вентилем в коллекторной цепи и врем задающей КС-цепи 3}. Недостатком указанного устройств ва вл етс недостаточна точность выдержки времени и узкий диапазон держек. Цель изобретени - повышение точности и расширение диапазона выдержек времени реле периодических включений. Указанна цель дотигаетс тем, чтоВ реле времени периодических включений, содержащее источник питани посто нного тока, клеммы дл подключени генератора пусковых импульсов, и по,следовательно сс единенных элементов выдержки времени, каждый из которых содержит врем задающую ЙС-цепь, диод, выходной каскад на транзисторе, в коллекторную цепь которого включена нагрузка, введены другие последовательные RC-цепи, а в каждый элемент выдержки вреь4ени введены операционный усилитель , полевой транзистор, ключевой и пусковой бипол рные транзисторы, резисторы, кондейсаторы и стабилитрон , причем неинвертирующий вход операционного усилител подключен к .затвору полевого транзистора, исток которого подключен к точке соединени резистора и конденсатора врем эадакщей , инвертирующий вход операционного усилител подключен к точке соединени двух резисторов, которые включены как делитель напр жени между полюсами источника питани , вьрсод операционного усилител через третий резистор соедиН(ен с базой транзистора выходного каскада. стабилитрон и четвертый резистор под ключены параллельно между неинвертирующим входом операционного усилител и одним полюсом источника питани , диод подключен между коллектором ключевого транзистора и точкой соеди нени п того и шестого резисторов, которые включены как другой делитель напр жени между полюсами источника питани , база пускового транзистора через один конденсатор подключена к клемме дл подключени генератора пусковых импульсов и через седьмой ,резистор к выходной цепи выходного каскада, эмиттер ключевого транзистора подключен к одному полюсу источника питани непосредственно, а коллектор подключен к другому полюсу источника питани через восьмой резистор, база ключевого транзистора через дев тый резистор соединена с коллектором транзистора выходного каскада, эмиттер пускового транзистора подключен к одному полюсу источника питани непосредственно, а коллектор подключен к другому полюсу источника питани через дес тый резистор и соединен с коллекторами пусковых транзисторов каждого из п элементов выдержки времени, неинвертирующий вход операционного усилител каждого предьщущего элемента выдержки времени через каждую указанную другую последовательную RC-це соединен с выходной цепью выходного времени, неинвертирующий вход опера ционного усилител п-го элемента вы держки времени через соответствующую другую последовательную КС-цепь сое динен с выходной цепью первого элеме та выдержки времени; На фиг. 1 приведена схема реле времени периодических включений (дл ); на фиг. 2 - диаграммы напр же ний в отдельных точках схемы. Полюса 1 и 2 источника питани 3 подключены к резистору 4 и эмиттеру ключевого транзистора 5,база которо через резистор б соединена с выходом 1-ого элемента 7 выдержки времени 7. Врем задающий конденсатор 8 подключен к точке соединени резисторо 9 и 10 , шунтирован диодом 11 и соед нен с истоком полевого транзистора 12, к которому подключен также- врем задающий резистор 13. Стабилитрон 1 подключен к неинвертирующему входу, операционного усилител 15, куда подключен также резистор 16 и после довательна цепь из резистора 17 и конденсатора 18. Обща точка резисторов 19 и 20 подключена к инвертирующему входу операционного усилите 15, выход которого через резистор 2 подключен к базе выходного транзистора 22, в цепь коллектора которого включена нагрузка 23. Коллектор вых ного транзистора 22 подключен через резистор 24 к базе пускового транзистора 25 с резистором 26 в коллекторной цепи и шунтирован конденсатором 27. База транзистора 25 соединена через конденсатор 28 с клеммой 29, предназначенной дл подключени генератора запускающих импульсов. Резистор 30 и конденсатор 31 св зывают коллектор транзистора 25 с входом операционного усилител 15. Второй элемент выдержки времени настроен совершенно аналогично. Его ключевой транзистор 32 соединен через резистор 33 с полюсом 1 источника питани и через резистор 34 с выходом 2-ого элемента вьадержки времёни 35, а также с диодом 36, задающим конденсатором 37, который св зан с резисторами 38 и 39 и врем задающим резистором 40 и полевьм транзистором 41. Полевой транзистор 41 соединен со стабилитроном 42, резистором 43 и операционным усилителем 44, на другой вход которого подключены резисторы 45 и 46, а выход через резистор 47 подключен к транзистору 48, в цепь коллектора которого включен резистор 49. Транзистор 48 шунтирован конденсатором 50 и подключен через резистор 51 к входу транзистора 52, в коллекторную цепь которого включен резистор 53. Выход 1-ого элемента 7 выдержки времени подключен к неинвертирующему входу операционного усилител 44 через резистор 54 и конденсатор 55. Реле времени периодических включен ий работает следующим образом. При включении питани врем задающий конденсатор 8 зар жаетс от источника питани через резистор 4, переход исток-затвор полевого транзистора 12 резистор 16 до напр жени заданного делением 9 и 10 за вычетом падени напр жени н& переходе исток-затвор полевого транзистора 12 в пр мом направлении. При этом на выходе операционного усилител 15 вырабатываетс положительное напр жение , открыванадее транзистор 22.Низкое напр жение на коллекторе транзистора 22 обеспечивает закрытое состо ние транзисторов 5 и 25. Одновременно ток протекает от шины питани через Врем задающий резистор 13,переход исток-затвор полевого транзистора 12 резистор 16. Стабилитрон 14 ограничивает максимальное напр жение на не инвертирующем входе операционного усилител 1.5 до безопасной величины. Конденсатор 27 обеспечивает закрытое состо ние транзисторов 5 и 25 в начальный момент времени при включении питани . Одновременно идентичным образом работает второй элемент выдержки времени. При поступлении положительного импульса,. Запуск на клемму и на базу транзистора 25 последний открываетс , и отрицательный перепад напр жени .с коллектора и транэистора 25 через резистор 30 и конденсатор 31 подаетс на неинвертирую щий вход операционного усилител 15. На выходе операционного усилител 15 по вл етс отрицательное напр жение транзистор 22 закрываетс и положительное напр жение с его коллектора поступает через резистор б на базу транзистора 5 и открывает его. Отрицательный перепад напр жени С коллектора транзистора 5 через конденсатор 8 поступает на полевой транзистор 12 и закрывает его. Положительное напр жение с делителей 19 и 20, поступающее на инвертирующий вход операционного усилител 15, вы зывает по вление отрицательного напр жени на его выходе и транзистор 22 закрываетс . Положительное напр жение с колле тора транзистора 22 поступает на клемму 7 и через резистор 6 на базу транзистора 5 и Поддерживает его открытое состо ние. Конденсатор 55 зар жаетс от полю са источника 1 питани через резисторы 23, 54 и 43. Конденсатор 8 пере зар жаетс от полюса источника 1 пи тани через врем задаюший резистор 13 и открытый транзистор 5 до тех пор, пока напр жение на истоке полевого транзистора 12 не превысит суммы его порогового напр жени истокзатвор и напр жени на инвертирующем входе операционного усилител 15, поступающего с делител на резисторы 19 и 20. При этом на выходе операционного усилител 15 по вл етс положительное напр жение, транзистор 22 открываетс , работа первого элемента выдержки времени заканчиваетс и оно возвращаетс в исходное состо ние. Конденсатор 55 разр жаетс чере резистор 54 и 43 и открытый транзистор 22. Отрицательное напр жение на неинвертирующем входе операционного усилител 44, по вл ющеес от протекани тока разр да конденсатора 55, вызывает по вление отрицательного на пр жени на выходе операционного усилител 44, которое закрывает тран зистор 48. Начинает работать второй элемент выдержки времени. Конденсатор 18 зар жаетс от полюса источника 1 питани через резисторжд 49, 17 и 16. По окончании работы второго элемента выдержки времени конденсато 18 разр жаетс и происходит запуск первого элемента выдержки времени. Резисторы 9, 10 и 32 и 39 ограничивают уровень напр жени зар да врем задающих конденсаторов 8 и 37. Этим достигаетс уменьшение времени зар да и тем самым расшир етс диапазон выдержек в сторону уменьшени их длительности. Во врем работы первого и BTOpoijo элементов выдержки вре .Мени положительное напр жение в их выходных цеп х (на клеммах 7 и 35) открывает транзисторы запуска 25 и 52 и положительные импульсы запуска, поступающие через конденсатор 22 на базу транзистора 25, не усиливаютс и не инвертируютс последним, и запуска элемента выдержки времени, наход щегос в состо нии паузы, не происходит. Таким образом, запускающие импульсы не мешают нормальной работе реле времени периодических включений, а обеспечивают автоматический запуск при включении напр жени питани и после аварийных отключений. Такое построение схемы реле времени периодических в«лючений благодар разделению врем задающих RC-цепей от активных элементов схемы (нуль-индикаторов ) и ограничени х уровней напр жени зар да врем задающих конденсаторов обеспечивает увеличение точности работы и расширение диапазона выдержек. Использование изобретени повыщает точность работы устройств автоматического управлени и регулировани и способствует расширению области применени автоматизированных управл ющих систем. Формула изобретени Реле времени периодических включений , содержащее источник питани посто нного тока, клеммы дл подключени генератора пусковых импульсов, п последовательно соединенных элементов выдержки времени, каждый из содержит врем задающую последовательно RC-цепь, диод, выходной каскад на транзисторе, в коллекторную цепь которого включена нагрузка, отличающеес тем, что, с целью повышени точности и расширени диапазона,выдержки времени, в него введены другие последовательные КС-цепи, а в каждый элемент выдержки времени введены операционный усилитель, полевой транзистор,ключевой и пусковой бипол рные транзисторы , резисторы, конденсаторы и стабилитрон , причем неинвертирук ций вход операционного усилител подключен к затвору полевого транзистора , исток которого подключен к точке соединени резистора и конденсатора врем задающей КС-цепи,инвертирук ций вход операционного усилител подключен к точке соединени двух резисторов, которые включены как делитель напр жени между полюсами источника писани , выход операционного усилител через третий резистор соединен с базой транзистора выходного каскада, стабилитрон и четвертый резистор подключены параллельно между неинвертирующим входом операционного усилител и одним полюсом источника питани , диод подключен между коллектором ключевого транзистора и точкой соединени п того и шестого резисторов , которые включены как другой делитель напр жени между полюсами источника питани , база пускового транзистора через один конденсатор подключена к клемме дл подключени генератора пусковых импульсов и через седьмой резистор к выходной цепи выходного каскада, эмиттер ключевого транзистора подключен к одному полюсу источника питани непосредственно, а коллектор подключен к другому полюсу источника питани через восьмой резис тор, база ключевого транзистора чере дев тый резистор соединена с коллектр ром транзистора выходного каскада, эмиттер пускового транзистора подключен к одному полюсу источника питани непосредственно, а коллектор подключен к другому полюсу источника пита.ни через дес тый резистор и .соединен с коллекторами пусковых транзисторов каждого из п элементов выдержки времен, неинвертирующий вход операционного усилител каждого предьщущего элемента выдержки времени через каждую указанную другую последовательную КС-цепь соединен с выходной цепью выходного каскада последующего элемента выдержки времени, неинвертирующий вход операционного усилител п-го элемента выдержки времени через соответствующую другую последовательную RC-цепь соединен с выходной цепью первого элемента выдержки времени. I Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 541214, кл. Н 01 Н 47/18, 1975. The invention relates to automation and is intended for periodic switching of loads (thyristor control circuits, electromagnetic valve relays, etc.) in various automatic control, monitoring and signaling devices. Time relays are known. and transistor cascades, which allow switching loads with predetermined time intervals from and 2. The closest in technical essence to the present invention is a device containing serially connected -elements of time, the kgykd of which is made in the form of a transistor with a load and a valve in the collector circuit and the time specifying the KS circuit 3}. The disadvantage of this device is the lack of time accuracy and a narrow range of carving. The purpose of the invention is to improve the accuracy and extend the range of the time delay of the periodic switching relay. This goal is achieved by the fact that the periodic switching time relay contains a DC power source, terminals for connecting the starting pulse generator, and therefore, there are unified time delay elements, each of which contains the time setting IC circuit, diode, output stage The transistor, in the collector circuit of which the load is included, introduced other serial RC circuits, and an operational amplifier, a field effect transistor, a key and starting bipolar transis tori, resistors, capacitors and a zener diode, the non-inverting input of the operational amplifier connected to the gate of the field-effect transistor, the source of which is connected to the junction point of the resistor and the capacitor; the inverting input of the operational amplifier is connected to the connection point of two resistors that are connected as a voltage divider between by the poles of the power source, the output of the operational amplifier through the third resistor is connected (en with the base of the transistor of the output stage. the zener diode and the fourth resistor are connected in parallel between the non-inverting input of the operational amplifier and one pole of the power source, a diode is connected between the collector of the key transistor and the connection point of the fifth and sixth resistors, which are connected as another voltage divider between the poles of the power source, the base of the starting transistor through one capacitor is connected to the terminal for connecting the generator of starting pulses and through the seventh, a resistor to the output circuit of the output stage, the emitter of the key transistor Pa connected to one pole of the power supply directly, and the collector is connected to the other pole of the power source through the eighth resistor, the base of the key transistor through the ninth resistor is connected to the collector of the output stage transistor, the emitter of the starting transistor is connected to one pole of the power source directly, and the collector is connected to to the other pole of the power supply through the tenth resistor and connected to the collectors of the starting transistors of each of the n time delay elements, the non-inverting input of the op The operating amplifier of each previous time delay element is connected to the output circuit of the output time through each specified other RC circuit, the non-inverting input of the operational amplifier of the nth time-delay element is connected to the output circuit of the first shutter element through the corresponding other serial KS circuit. time; FIG. 1 is a schematic of a timed periodic switch (for); in fig. 2 - diagrams of strains in separate points of the scheme. Poles 1 and 2 of power supply 3 are connected to the resistor 4 and the emitter of the key transistor 5, the base of which is connected via a resistor b to the output of the 1st element 7 of time delay 7. The timing capacitor 8 is connected to the connection point of resistor 9 and 10, it is bypassed by diode 11 It is connected to the source of the field-effect transistor 12, to which the timing resistor 13 is also connected. The zener diode 1 is connected to a non-inverting input, an operational amplifier 15, to which is also connected a resistor 16 and a sequence circuit from resistor 17 and capacitor 18. Common point p The resistors 19 and 20 are connected to the inverting input of the operating amplitude 15, the output of which is connected through the resistor 2 to the base of the output transistor 22, and the load 23 is connected to the collector circuit. The collector of the output transistor 22 is connected to the base of the starting transistor 25 with a 26 V resistor a collector circuit and is bridged by a capacitor 27. The base of the transistor 25 is connected via a capacitor 28 to terminal 29, which is intended for connecting a trigger pulse generator. The resistor 30 and the capacitor 31 connect the collector of the transistor 25 to the input of the operational amplifier 15. The second time delay element is configured in exactly the same way. Its key transistor 32 is connected via a resistor 33 to a pole 1 of the power supply and through a resistor 34 to the output of the 2nd element of the power supply time 35, as well as to a diode 36, a driving capacitor 37, which is connected to resistors 38 and 39 and a driving resistor 40 and field-effect transistor 41. Field-effect transistor 41 is connected to a Zener diode 42, a resistor 43 and an operational amplifier 44, to another input of which resistors 45 and 46 are connected, and the output through a resistor 47 is connected to a transistor 48, the collector of which includes a resistor 49. Transistor 48 shuntiro A capacitor 50 and connected through a resistor 51 to the input of the transistor 52, in the collector circuit of which resistor 53 is connected. The output of the 1st time element 7 is connected to the non-inverting input of the operational amplifier 44 through a resistor 54 and a capacitor 55. The periodic time relay is operated as follows in a way. When the power is turned on, the time setting capacitor 8 is charged from the power source through resistor 4, the source-gate transition of field-effect transistor 12 resistor 16 to the voltage specified by dividing 9 and 10 minus the voltage drop across the amp & the source-gate of the field-effect transistor 12 in the forward direction. At the output of the operational amplifier 15, a positive voltage is generated, the transistor 22 opens. A low voltage on the collector of the transistor 22 ensures that the transistors 5 and 25 are closed. At the same time, the current flows from the power supply bus through the Time setting resistor 13, the source-gate transition of the field-effect transistor 12, resistor 16. Zener diode 14 limits the maximum voltage at the non-inverting input of op amp 1.5 to a safe value. The capacitor 27 provides the closed state of the transistors 5 and 25 at the initial moment of time when the power is turned on. At the same time, the second time delay element works in the same way. Upon receipt of a positive impulse. The triggering on the terminal and on the base of the transistor 25 opens, and the negative voltage drop from the collector and transistor 25 through the resistor 30 and the capacitor 31 is applied to the non-inverting input of the operational amplifier 15. A negative voltage appears at the output of the operational amplifier 15 closes and the positive voltage from its collector flows through a resistor b to the base of transistor 5 and opens it. The negative voltage drop C of the collector of the transistor 5 through the capacitor 8 is supplied to the field-effect transistor 12 and closes it. The positive voltage from the dividers 19 and 20, which is fed to the inverting input of the operational amplifier 15, causes the appearance of a negative voltage at its output and the transistor 22 closes. The positive voltage from the collector of the transistor 22 is supplied to terminal 7 and through the resistor 6 to the base of transistor 5 and maintains its open state. The capacitor 55 is charged from the power source 1 through resistors 23, 54 and 43. The capacitor 8 is recharged from the pole of the power source 1 over time, the drive resistor 13 and the open transistor 5 until the voltage at the source of the field-effect transistor 12 does not exceed the sum of its threshold voltage source and the voltage on the inverting input of the operational amplifier 15, coming from the divider to the resistors 19 and 20. At the output of the operational amplifier 15, a positive voltage appears, the first a time delay element is terminated and it is returned to its original state. The capacitor 55 is discharged through the resistor 54 and 43 and the open transistor 22. The negative voltage on the non-inverting input of the operational amplifier 44, due to the flow of the discharge current of the capacitor 55, causes the negative on the output of the operational amplifier 44, which closes transistor 48. The second time delay element starts operating. The capacitor 18 is charged from the pole of the power source 1 through the resistor 49, 17 and 16. At the end of the second time element, the condensate 18 is discharged and the first time element is started. Resistors 9, 10, and 32 and 39 limit the level of the charging voltage, the time of the setting capacitors 8 and 37. This reduces the charging time and thereby extends the range of exposures towards decreasing their duration. During the operation of the first and BTOpoijo elements of the time delay, a positive voltage in their output circuits (at terminals 7 and 35) opens the starting transistors 25 and 52 and the positive starting pulses fed through the capacitor 22 to the base of the transistor 25 do not amplify or inverted last, and the start of the time delay element that is in the pause state does not occur. Thus, the triggering pulses do not interfere with the normal operation of the time switch of periodic switching on, but provide automatic start when the power supply is turned on and after emergency shutdowns. Such a construction of a time relay circuit of periodic connections by separating the time of the driving RC circuits from the active elements of the circuit (null indicators) and limiting the voltage levels of the charging voltage of the driving capacitors provides an increase in operating accuracy and an extension of the range of exposures. The use of the invention enhances the accuracy of the automatic control and regulation devices and contributes to the expansion of the field of application of automated control systems. Claims of the invention Time relay of periodic inclusions, containing a DC power source, terminals for connecting a generator of starting pulses, n series-connected time delay elements, each of which contains an RC circuit that specifies an RC circuit, a diode, an output stage on a transistor whose collector circuit is connected load, characterized in that, in order to improve the accuracy and range, the time delay, other successive KS circuits are introduced into it, and in each time delay element The operational amplifier, the field-effect transistor, the key and starting bipolar transistors, resistors, capacitors, and the Zener diode are bounded; the non-inverted input of the operational amplifier is connected to the gate of the field-effect transistor, the source of which is connected to the connection point of the resistor and capacitor. an op amp is connected to the junction point of two resistors, which are included as a voltage divider between the poles of the writing source, the op amp output through the third the hub is connected to the base of the output stage transistor, the zener diode and the fourth resistor are connected in parallel between the non-inverting input of the operational amplifier and one pole of the power source, the diode is connected between the collector of the key transistor and the junction of the fifth and sixth resistors, which are included as another voltage divider between the source poles power supply, the base of the starting transistor through one capacitor is connected to the terminal for connecting the generator of starting pulses and through the seventh resistor to the output The output cascade circuit, the emitter of the key transistor is connected to one pole of the power supply directly, and the collector is connected to the other pole of the power supply through the eighth resistor, the base of the key transistor is connected to the collector of the output transistor, the emitter of the starting transistor is connected to one directly to the power supply pole, and the collector is connected to the other power supply pole, or through the tenth resistor and is connected to the collectors of the starting transistors of each of the n time delay elements, the non-inverting input of the operational amplifier of each previous time delay element through each specified other serial KS circuit is connected to the output circuit of the output stage of the subsequent time delay element, the non-inverting input of the operational amplifier of the fifth time-delay element through the corresponding other serial RC- the circuit is connected to the output circuit of the first time delay element. I Sources of information taken into account in the examination 1. The author's certificate of the USSR 541214, cl. H 01 H 47/18, 1975.
2.Авторское свидетельство СССР № 641533, кл. Н 01 Н 47/18, 1977. 2. USSR author's certificate number 641533, cl. H 01 H 47/18, 1977.
3.Авторское свидетельство СССР № 225327, кл. Н 01 Н 47/18, 1966 (прототип).3. USSR author's certificate number 225327, cl. H 01 H 47/18, 1966 (prototype).
-4-four
«-Jl"-Jl