JPS5880748A - 表示情報処理システムの試験方法 - Google Patents

表示情報処理システムの試験方法

Info

Publication number
JPS5880748A
JPS5880748A JP56179529A JP17952981A JPS5880748A JP S5880748 A JPS5880748 A JP S5880748A JP 56179529 A JP56179529 A JP 56179529A JP 17952981 A JP17952981 A JP 17952981A JP S5880748 A JPS5880748 A JP S5880748A
Authority
JP
Japan
Prior art keywords
computer
information
test
processing system
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56179529A
Other languages
English (en)
Inventor
Tsutomu Yoshida
勉 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56179529A priority Critical patent/JPS5880748A/ja
Publication of JPS5880748A publication Critical patent/JPS5880748A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はブラウン管表示装置W (以下CR1’と略
記する)に表示するための画像情報を出力する表示情報
処理システムに対し動作確認試験を行う方法に関するも
のである。
従来この棟の方法としてオ1図に示すものがおった。図
において(11は表示情報処理システム、(21tri
CRT 、 +31 t’jキーボード、+41 tf
i操作盤でhる。キーボード(3)は各柚情報金表示情
報処理システムillに入力し、操作盤(41は各伸操
作悄+1を表示情報処理システム(1)に入力する。表
示情報処理システム(1)はこれらの入力情報に対応す
る出力悄N’t CRT(2)に出力し、CRT+21
はこの出力情報全画像情報として表示する。
したがって、表示情報処理システム(1;の動作確認試
験tl−朽うためには、試験者性試験仕様に従いキーボ
ード(3)又は操作盤(41を操作し表示情報処理シス
テム(1)に各種の入力情報を入力する。この入力情報
に対応してCRT +21に表示された画像情報を試験
者が観察して試験仕様に一致するかどうかを判定する。
以上の操作を試験者の手動によって試験仕様に従ってく
りかえす。
従来の表示情報処理システムil+の動作確認試験は上
述のような方法で行われているので、すべての操作全試
験者が手動で行わねばならず多くの時間全必費とし、ま
た試験対象システムが試験のために専有される時間も長
くなるという欠点がめった。また試験対象システムの規
模が大きなものになると、表示情報庫も多くなり、人手
による確認試験の実施が実際上不可能に近くなるという
欠点があった。
この発明は上記のような従来の方法の欠点を除去するた
めになされたもので、あらかじめ計算機に設定された試
験実行手順に従い入力情報を自動的に試験対象システム
に入力し、この試験対象システムから出力される出力情
報をCRTで表示すると同時に唱算機に入力しこの計嘗
機にあらかじめ格納しである出力情報と自動的に比較照
合を行うことにより試験者による操作を必要としない試
験方法を提供することを目的としている。
以下、この発明の実施例を図について説明する。
第2図はこの発明の一実施II/ll k示すブロック
図で、第1図と同一符号は同−又tま相当18分を示し
、(2a) ri CR’r 、 (3a)はキーボー
ド、(5a)、(5b)、(5c)は情報の分岐又は脅
威を行うアダプタ、(6)はit算模、171は計算機
(6)に対する外部メモリ(一般的に言えば記憶装置)
、(8)は試験結果等?r−記録するプリンタである。
CR’r 121に画像を表示する場合は1・2図の回
路の動作は第1図の回路の動作と同じく、したがって(
2a)、(3a)、 tel 、 +71 、 +81
の部分は表示情報処理システム山の動作確認試験の為に
ハ1いられる。
光示情報処理システム(1)に入力されることのある各
種の入力情報とそれぞれの人力情報にiN1応する出力
情報とはあらかじめ外部メモリ(7)に8ピ憶σれてい
る。試験者は試験実行手順をキーボード(3a)から計
算機(6)に入力する。
次に試験者は試験開始指令信号をキーボード(3b)か
ら計算機16+に入力する。試験開始指令信号が計算機
(6)に入力されると計算機(6)はキーボード(31
および操作盤(41を試験者が操作した場合に発生する
情報を模擬しこれを入力情報とし又は外部メモリ(7)
に記憶されている入力情報のうち対応する入力情報を読
出しこれをアダプタ(5b)、(5c) k経由して試
験対象システムである表示情報処理システム(1)に与
える。
入力情報を力えらtlだ表示情報処理システム(1)は
入力情報に対応してCRT +21に画像情報を表示す
るための出力情報をアダプタ(5a) k介してCRT
(2)に出力する。この出力情報をアダプタ(5a)か
ら計算機(6)に入力しわらかしめ外部メモリ(7)に
記憶されている出力情報のう′ちの対応する出力情報と
比較照合してその結果會プリンタ(8)に出力すると同
時に外部メモリ(71に記憶する。、またアダプタ(5
a)から計算機(1)に入力した出力情報を外部メモリ
(7)に記憶することもできる。
計算機(6)は以上の処理全キーボード(3a)からあ
らかじめ入力されて記憶されている。試験実行手順すべ
てについて実行する。
また、外部メモリ(7)に記憶されている試験結果は任
意の時点でキーボード(3a)から再生指令を入力する
ことによりCRT (2b)に再生表示することができ
る。
なお、以上の実施例では、表示情報処理システム(1)
がca’r 12+に表示する情報を出力する場合につ
いて説明したが、CRTのかわりに印字装置等により表
示する情報を出力する場合も同様である。
以上のように、この発明によれば、試験者がキーボード
、操作盤を手動によ、り JIy1作する場合と同様な
入力情報をH1算機゛により模擬発生し、それに対応し
て表示情報処理システムが出力する出力情報を計算機内
の記憶と比較対照することができるので、表示情報処岬
システムの試験時間を短縮し試験費用を低”減すること
ができる。また試験項目を充分多くして試験の精度を市
、めることができ、ひいては萬品質の表示情報処理シス
テム全提供することかできる。また、試験を行うために
試験対象となるシステムを専有する時間を短縮すること
ができる。
【図面の簡単な説明】
第1図は従来の方法を示すブロック図、第2図はこの発
明の一実施例を示すブロック図である。 (1)・・・画像情報処理システム、(2)・・・CR
T 、 +31・・・キーボード、+41、−・操作盤
、(5a) 、 (5b) 、 (5c )−それぞれ
アダプタ、(6)・・・計算機、(7)・・・外部メモ
lI 、+81・・・プリンタ、(2a) ・CJtT
 (@士算機用)、(3a) =−キーボード(計算イ
憎用)。 なお、図中同一符号は同−又は相当部分を示す。 代理人  葛  野  信  − 第1図

Claims (1)

  1. 【特許請求の範囲】 表示情報処理システムに入力される入力情報とこの入力
    情報にそれぞれ対応して上記表示情報処理システムから
    出力される出力情報とを計算機の記憶装置にあらかじめ
    記憶する段階と、上記表示情報処理システムを試験対象
    システムとして実施する試験の試験実行手順を上記計算
    機の記憶装置に格納する段階と、 上記計算機に対し試験の開始を指令して上記計算機がそ
    の記憶装置に格納された上記試験実行手順に従い上記入
    力情報を順次続出して上記試験対象システムに入力する
    段階と、 上記試験対象システムから順次出力される出力情報を上
    記計算機に入力し上記計X@のn12憶装置Y記憶する
    上記出力情報中の対重する情報と比較照合しこの比較照
    合の結果を出力する段階とを備えたことを%徴とする表
    示情報処理システムの試験方法。
JP56179529A 1981-11-06 1981-11-06 表示情報処理システムの試験方法 Pending JPS5880748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56179529A JPS5880748A (ja) 1981-11-06 1981-11-06 表示情報処理システムの試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56179529A JPS5880748A (ja) 1981-11-06 1981-11-06 表示情報処理システムの試験方法

Publications (1)

Publication Number Publication Date
JPS5880748A true JPS5880748A (ja) 1983-05-14

Family

ID=16067346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56179529A Pending JPS5880748A (ja) 1981-11-06 1981-11-06 表示情報処理システムの試験方法

Country Status (1)

Country Link
JP (1) JPS5880748A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58150992A (ja) * 1982-03-04 1983-09-07 株式会社ピーエフユー デイスプレイ・システムにおけるメモリ・チエツク方式
JPS61196342A (ja) * 1985-02-27 1986-08-30 Hitachi Ltd 端末システムまたは装置の機能試験装置
JPH0443970A (ja) * 1990-06-08 1992-02-13 Nec Corp 製品検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58150992A (ja) * 1982-03-04 1983-09-07 株式会社ピーエフユー デイスプレイ・システムにおけるメモリ・チエツク方式
JPS61196342A (ja) * 1985-02-27 1986-08-30 Hitachi Ltd 端末システムまたは装置の機能試験装置
JPH0443970A (ja) * 1990-06-08 1992-02-13 Nec Corp 製品検査装置

Similar Documents

Publication Publication Date Title
EP3379276A1 (en) Hardware testing device and hardware testing method
JP2697861B2 (ja) 測定プログラム自動作成装置
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
JPH05134012A (ja) デジタル・テスト・ベクトルの編集方法
JPS5880748A (ja) 表示情報処理システムの試験方法
JP2525393B2 (ja) 論理シミュレ−ションのテストカバレ−ジ方式
JPH09259006A (ja) プログラム評価システム
JP2740482B2 (ja) 試験手順書自動作成システム
JP3114828B2 (ja) プログラミング装置
JPH07230391A (ja) 情報処理装置の検証装置
JP2001273168A (ja) ソフトウエア自動テストシステム
JP2908142B2 (ja) マイコン自動検査装置
JPH02227679A (ja) 基板の検査装置
JPS5899852A (ja) ライトペン操作の模擬方法
JPH03182941A (ja) プログラムテスト方式
JPH0252553A (ja) 電話交換試験用擬似呼発生装置
JPH11118833A (ja) 波形記録装置および波形記録装置の波形記録方法
JPS6370178A (ja) 試験装置
JPS6333650B2 (ja)
JPS62164165A (ja) 論理シミユレ−シヨン装置
JP2002091798A (ja) 信号処理ソフトウェア向けデバッグ装置および方法
JPS6180343A (ja) 実装メモリの試験方法
JPH0520115A (ja) 情報処理装置の擬似障害試験方式
JPH06214695A (ja) キーボードインタフェース試験装置
JPS62260234A (ja) 故障診断装置