JPS5878411A - 湿式多層セラミツク基板 - Google Patents
湿式多層セラミツク基板Info
- Publication number
- JPS5878411A JPS5878411A JP56176365A JP17636581A JPS5878411A JP S5878411 A JPS5878411 A JP S5878411A JP 56176365 A JP56176365 A JP 56176365A JP 17636581 A JP17636581 A JP 17636581A JP S5878411 A JPS5878411 A JP S5878411A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- capacitor
- ceramic insulating
- insulating layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＠は、セライック基体上に積層したセラミック絶縁
層を誘電体としてコンデンサを形成した湿式多層セラ建
ツク基板に関する。
層を誘電体としてコンデンサを形成した湿式多層セラ建
ツク基板に関する。
同調回路などに用いられるコンデンサを、湿式多層セラ
（ツクａ＊ｔＣ内装して形成するようにしたものがある
。この湿式多層セラ建ツク基板１は、アル電すなどから
なる未焼結の七う建ツク基体上に、印刷法などによりペ
ースト状の導電層とセラミック基体と同一材料でペース
ト状のセラミック絶縁層を積層し、これを焼成すること
によって作られ、上記導電層管電極とし、上記セラミッ
ク絶縁層ｔｌｌ電体として内装されたコンデンサを形成
するようにしたものである。
（ツクａ＊ｔＣ内装して形成するようにしたものがある
。この湿式多層セラ建ツク基板１は、アル電すなどから
なる未焼結の七う建ツク基体上に、印刷法などによりペ
ースト状の導電層とセラミック基体と同一材料でペース
ト状のセラミック絶縁層を積層し、これを焼成すること
によって作られ、上記導電層管電極とし、上記セラミッ
ク絶縁層ｔｌｌ電体として内装されたコンデンサを形成
するようにしたものである。
ところで、コンデンサは、第１図に示すように、引出し
ｌＩ３を有する電極１と引出しｉ１４を有する電１ｉ２
とｔ対向させ、電極１，２０間に誘電体ｔ設けて形成さ
れ、電極１．２の面積１ｋｓ、電極１゜２の間隔をＤと
し、真空中の誘電率ｔｇｏ％誘電体の比誘電率を８ｔと
すると、コンデンサの静電容量Ｃは次式で表わされる０
すなわち、 （１）式から明らかなように、静電容量Ｃｔｌ、ｇｒ、
８゜Ｄによって決まるものであるから、これらに誤差が
あると轟然静電容量に誤差が生ずる。
ｌＩ３を有する電極１と引出しｉ１４を有する電１ｉ２
とｔ対向させ、電極１，２０間に誘電体ｔ設けて形成さ
れ、電極１．２の面積１ｋｓ、電極１゜２の間隔をＤと
し、真空中の誘電率ｔｇｏ％誘電体の比誘電率を８ｔと
すると、コンデンサの静電容量Ｃは次式で表わされる０
すなわち、 （１）式から明らかなように、静電容量Ｃｔｌ、ｇｒ、
８゜Ｄによって決まるものであるから、これらに誤差が
あると轟然静電容量に誤差が生ずる。
ここで、従来の、コンデンサを円淡し九湿式多層セｌ）
イック基板ｔ−１ｔ！２図に示す。
イック基板ｔ−１ｔ！２図に示す。
同図において、５扛セラ建ツク基板、６ないし９はセラ
ミック絶縁層、１０．１１はピアホール、１２．１３は
導線、１４．１５ｔ！端子であって、第１図に対応する
部分には同一符号を付けている。
ミック絶縁層、１０．１１はピアホール、１２．１３は
導線、１４．１５ｔ！端子であって、第１図に対応する
部分には同一符号を付けている。
この湿式多層セラ建ツク基ＩＮは、導電層である電極１
．２とセラミック絶縁層６ないし９とを積層し、電極１
．２とそＣ＞ｎａＫ＆けられているセラミツク絶縁層６
ｔ−誘電 している。そして、各セラミック絶縁層６ないし８には
ピアホール１０．１１を穿ち、そこに導線１２。
．２とセラミック絶縁層６ないし９とを積層し、電極１
．２とそＣ＞ｎａＫ＆けられているセラミツク絶縁層６
ｔ−誘電 している。そして、各セラミック絶縁層６ないし８には
ピアホール１０．１１を穿ち、そこに導線１２。
１３を設けて引出し線３と端子１４とを、また、引出し
１１１３と端子１５とｔ夫々接続している。
１１１３と端子１５とｔ夫々接続している。
そこで、かかる湿式多層セラ建ツク基板に形成されたコ
ンデンサの静電容量Ｃｔ−α）式に関してみると、轟然
のことではあるが、（１）式のεｒはセラミック絶縁層
６の比誘電率、Ｓは電極１．２の面積、Ｄは電極１，２
０間隔、従って、セラミック絶縁層６の厚さということ
になる。そして、比誘電率＃ｒはセフインク純度にもよ
るが、通常８．５〜９２＠度の鎖管とる。
ンデンサの静電容量Ｃｔ−α）式に関してみると、轟然
のことではあるが、（１）式のεｒはセラミック絶縁層
６の比誘電率、Ｓは電極１．２の面積、Ｄは電極１，２
０間隔、従って、セラミック絶縁層６の厚さということ
になる。そして、比誘電率＃ｒはセフインク純度にもよ
るが、通常８．５〜９２＠度の鎖管とる。
ところで、七′）建ツク絶縁層６の比誘電率や厚さ、電
＠１，２０面積に誤差が生ずると、コンデンサの静電容
量Ｋｗ４差が生ずるか、特に、七２建ツク絶縁層６は焼
結時などにおいて厚さの誤差を生じ中すく、通常３５ｊ
１ｍ±５μｍの範囲で厚さのバラツキが生ずる◎このた
めに、静電容量も±１４．３嚢ｏＩｉ！２１でばらつい
てしまう。
＠１，２０面積に誤差が生ずると、コンデンサの静電容
量Ｋｗ４差が生ずるか、特に、七２建ツク絶縁層６は焼
結時などにおいて厚さの誤差を生じ中すく、通常３５ｊ
１ｍ±５μｍの範囲で厚さのバラツキが生ずる◎このた
めに、静電容量も±１４．３嚢ｏＩｉ！２１でばらつい
てしまう。
そして、他の要因による静電容量のバラツキも合わせる
と、同＆ｌｌ（口）路の回路素子として使用するには不
適轟となり、このために、生産過程において、所定の誤
差範囲内にある静電容量のコンデンサを選別すればよい
が、歩留りが非常に低下してしまう。
と、同＆ｌｌ（口）路の回路素子として使用するには不
適轟となり、このために、生産過程において、所定の誤
差範囲内にある静電容量のコンデンサを選別すればよい
が、歩留りが非常に低下してしまう。
本発明は、上記従来技術の欠点を除き、静電容量の誤差
管軽減したコンデンサを内装した湿式多層セラ建ツク基
板を提供するＫある〇 この目的を達成するために、本発明は、コンデンサの誘
電体を複数のセ９ぐツク絶縁層に１９形成し、個々のセ
ラミック絶縁層の厚み誤差の静電容量に対する影響を軽
減できるようにした点を特徴とする。
管軽減したコンデンサを内装した湿式多層セラ建ツク基
板を提供するＫある〇 この目的を達成するために、本発明は、コンデンサの誘
電体を複数のセ９ぐツク絶縁層に１９形成し、個々のセ
ラミック絶縁層の厚み誤差の静電容量に対する影響を軽
減できるようにした点を特徴とする。
以下、本発明の実施例を図面について説明する。
菖３図は本発明による湿式多層セラ建ツク基板の一実施
例管示す構成図であって、第２図に対応する部分に同一
符号を付けて一部詳細な省略する〇−図において、対向
する電極１，２間に、セラ２ツク絶縁層６．７．８が積
層されて設けられ、この多層構造のセラミック絶縁層を
誘電体として電極１．２とともコンデンサを形成してい
る。この上うに、所定の厚さのセラミック絶縁層を多層
構造にしてコンデンサの誘電体を形成したことにより、
個別のセラミック絶縁層の厚みのバラツキに伴なう静電
容量の誤差は軽減される。
例管示す構成図であって、第２図に対応する部分に同一
符号を付けて一部詳細な省略する〇−図において、対向
する電極１，２間に、セラ２ツク絶縁層６．７．８が積
層されて設けられ、この多層構造のセラミック絶縁層を
誘電体として電極１．２とともコンデンサを形成してい
る。この上うに、所定の厚さのセラミック絶縁層を多層
構造にしてコンデンサの誘電体を形成したことにより、
個別のセラミック絶縁層の厚みのバラツキに伴なう静電
容量の誤差は軽減される。
すなわち、各セラミック絶縁層に厚みのバラツキがある
としても、それらを積層すると、個々のセラミック絶縁
層の厚みのバラツキはならされて、全体の厚みに対する
誤差範囲の割合が小さくなる。
としても、それらを積層すると、個々のセラミック絶縁
層の厚みのバラツキはならされて、全体の厚みに対する
誤差範囲の割合が小さくなる。
そこで、第３図において、セラミック絶縁層６。
７＃８’Ｄ厚みの最大誤差を夫々σ１，σ２，σ３とし
、これらを積層したと１１の全体の厚みの最大誤差をＣ
ト薯とすると、 １ ｍ １１４ σｌ−８＝（σ１＋σ，＋σｍ ） ”’ ″。
、これらを積層したと１１の全体の厚みの最大誤差をＣ
ト薯とすると、 １ ｍ １１４ σｌ−８＝（σ１＋σ，＋σｍ ） ”’ ″。
０＋１値２）となる。
前述のように、厚さ３５μｍのセラミック絶縁層に±５
μｍの範囲でバラツキがあるとすると、（２）式の−１
，σ嵩，σ１に５μｍｆ代入することにより、σ＊−ｓ
ｗ＝ ９， ７μｍとなり、セラミック絶縁層１層当
りの誤差範囲は２，９βｍとなってバラツキがならされ
る０従って、積層した全体の厚みは、３５ｘ３±８、７
μｍのばらつきがあるが、そのばらつきは、８．７／１
０５ ＝ ０．０８３、すなわち８．３−に抑えること
ができる。
μｍの範囲でバラツキがあるとすると、（２）式の−１
，σ嵩，σ１に５μｍｆ代入することにより、σ＊−ｓ
ｗ＝ ９， ７μｍとなり、セラミック絶縁層１層当
りの誤差範囲は２，９βｍとなってバラツキがならされ
る０従って、積層した全体の厚みは、３５ｘ３±８、７
μｍのばらつきがあるが、そのばらつきは、８．７／１
０５ ＝ ０．０８３、すなわち８．３−に抑えること
ができる。
一般に、ｎ個の同一厚さのセラ建ツク絶縁層會積層する
と、厚みのばらつきは１ ／ ｖ’Ｈにならされ、全体
の厚みのバラツキは小さくなる。
と、厚みのばらつきは１ ／ ｖ’Ｈにならされ、全体
の厚みのバラツキは小さくなる。
第４図は本発明による湿式多層セラミック基板の他の実
施例を示す構造図であって、第３図に対応する部分に扛
同−符号を付けている。
施例を示す構造図であって、第３図に対応する部分に扛
同−符号を付けている。
同図において、対向する電極の一方は導電層１１゜１！
からなり、また、他方は導電層２ｓ −２ｇからなる。
からなり、また、他方は導電層２ｓ −２ｇからなる。
そして、各導電層１ｉ ＋ ２１ ｅ １ｓ ｅ ２ｍ
ｔｌｌセララック絶縁層６７．８會介して対向してい
る。
ｔｌｌセララック絶縁層６７．８會介して対向してい
る。
この場合にも、第３図で説明した実施例と同様に、各セ
ラミック絶縁層６，７．８の厚みのバラツキ線ならされ
て、コンデンサの静電容量のバラツキは小さくなる。
ラミック絶縁層６，７．８の厚みのバラツキ線ならされ
て、コンデンサの静電容量のバラツキは小さくなる。
この実施例においては、対向する各電極を形成する導電
層の数を任意に定め”ることができ、また、対向する導
電層の間に設けるセラ建ツク絶幽層の数も任意に定める
ことができて、任意の静電容量のコンデンサを形成する
ことができる０しかし、導電層の数管増すと静電容量も
増加するから、１０９Ｆ以上の比較的大容量のコンデン
サを形成するのに適する。これに対して、第３図の実施
例は、セラ建ツク絶縁層の数を増すと静電容量は減少す
るから、１０９ Ｆ以下の比較的小容量のコンデンサを
形成するのに適する０ 以上説明し友ように、本発明によれば、セラミック絶縁
層に厚みのバラツキがあっても、コンデンサの誘導体と
しては、複数の骸セラ建ツク絶縁層ｔｌ！ＩＭｉ した
ものであるから、上記の厚みのバラツキはならされ、精
駅の良いコンデンサを形成することができて歩留りも向
上し、従来技術の欠点を除いて優れた機能の湿式多層セ
ラミック基板を安価に提供することができる０
層の数を任意に定め”ることができ、また、対向する導
電層の間に設けるセラ建ツク絶幽層の数も任意に定める
ことができて、任意の静電容量のコンデンサを形成する
ことができる０しかし、導電層の数管増すと静電容量も
増加するから、１０９Ｆ以上の比較的大容量のコンデン
サを形成するのに適する。これに対して、第３図の実施
例は、セラ建ツク絶縁層の数を増すと静電容量は減少す
るから、１０９ Ｆ以下の比較的小容量のコンデンサを
形成するのに適する０ 以上説明し友ように、本発明によれば、セラミック絶縁
層に厚みのバラツキがあっても、コンデンサの誘導体と
しては、複数の骸セラ建ツク絶縁層ｔｌ！ＩＭｉ した
ものであるから、上記の厚みのバラツキはならされ、精
駅の良いコンデンサを形成することができて歩留りも向
上し、従来技術の欠点を除いて優れた機能の湿式多層セ
ラミック基板を安価に提供することができる０
縞１図はコンデンサの基本構造を示す説明図、亀２図は
従来Ｏ湿式多層セラオツク基板を示す構成図、第３９社
本発明による湿式多層セラミック基板の一実施例を示す
構成図、第４図は本発明による湿式多層セラミック基板
の他の実施例を示す構成図である。 １．２・・・・・・電極、５・・・・・・セラミック基
体、６゜７．８１・旧・・セラミック絶縁層。 第１図 第２図
従来Ｏ湿式多層セラオツク基板を示す構成図、第３９社
本発明による湿式多層セラミック基板の一実施例を示す
構成図、第４図は本発明による湿式多層セラミック基板
の他の実施例を示す構成図である。 １．２・・・・・・電極、５・・・・・・セラミック基
体、６゜７．８１・旧・・セラミック絶縁層。 第１図 第２図
Claims (2)
- （１） セラミック基体上に、セラミック絶縁層を積
層し、皺セラ建ツク絶縁層ｔＳｔ電体とするコンデンサ
管形成してなる湿式多層セラ建ツタ基板において１、複
数のセラミック絶縁層を誘電体としてコンデンサを形成
することにより、前記セラミック絶縁層の厚さの誤差に
伴なう前記コンデンサの静電容量の誤差を軽減可能に構
成したことｔ特徴とする湿式多層セラ５ツク基板。 - （２） 特許請求の範１１１１１項において、前記コ
ンデンサの対向する電極が夫々一層の導電層からなり、
該導電層間に前記複数のセラミック絶縁層會設けたこと
を＊＊とする湿式多層セラミック基板◎（３） 特許
請求の範囲第１項において、前記コンデンサの対向する
電極はその少なくとも一方が多層の導電層からなり、一
方の電極の前記導電層と他方の電極の＃記導電層と交互
に積層するとｔもに、対向する各導電層間に前記セラミ
ック絶縁層を設けたことｔ４１黴とする温式多層セラミ
ック基体０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176365A JPS5878411A (ja) | 1981-11-05 | 1981-11-05 | 湿式多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176365A JPS5878411A (ja) | 1981-11-05 | 1981-11-05 | 湿式多層セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5878411A true JPS5878411A (ja) | 1983-05-12 |
Family
ID=16012337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176365A Pending JPS5878411A (ja) | 1981-11-05 | 1981-11-05 | 湿式多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196811A (ja) * | 1986-02-22 | 1987-08-31 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131760A (en) * | 1978-04-01 | 1979-10-13 | Ngk Insulators Ltd | Ceramic condenser |
| JPS5658295A (en) * | 1979-10-17 | 1981-05-21 | Hitachi Ltd | Method of manufacturing high accuracy capacitor contained multilayer circuit board |
-
1981
- 1981-11-05 JP JP56176365A patent/JPS5878411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131760A (en) * | 1978-04-01 | 1979-10-13 | Ngk Insulators Ltd | Ceramic condenser |
| JPS5658295A (en) * | 1979-10-17 | 1981-05-21 | Hitachi Ltd | Method of manufacturing high accuracy capacitor contained multilayer circuit board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196811A (ja) * | 1986-02-22 | 1987-08-31 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3686535A (en) | Electrolytic capacitor with separate interconnected anode bodies | |
| US20110102969A1 (en) | Multilayer capacitor, mounting structure thereof, and method of manufacturing same | |
| CN102543436B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
| JPS631724B2 (ja) | ||
| EP0380639A4 (en) | High dielectric constant flexible sheet material | |
| US4853827A (en) | High dielectric multilayer capacitor | |
| US5051542A (en) | Low impedance bus bar | |
| GB2142467A (en) | High capacitance laminated bus and method of manufacture | |
| JPS5923458B2 (ja) | 複合部品 | |
| JPS5878411A (ja) | 湿式多層セラミツク基板 | |
| JP3334199B2 (ja) | 固体電解コンデンサ | |
| JPS62237714A (ja) | 積層セラミツクコンデンサ | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH03503104A (ja) | 高誘電多層コンデンサー | |
| JPS59194493A (ja) | コンデンサ内蔵型セラミツク多層配線基板 | |
| JPS6240427Y2 (ja) | ||
| JPH08273977A (ja) | 積層コンデンサ | |
| JPS58180093A (ja) | 多層回路板の製造方法 | |
| JPS60103690A (ja) | コンデンサ内蔵セラミツク基板 | |
| JPS58204516A (ja) | 厚膜多層回路板 | |
| JPS6225873Y2 (ja) | ||
| JPS6029214B2 (ja) | 積層コンデンサの製造方法 | |
| JPS59167008A (ja) | フイルムコンデンサ | |
| JP3040808B2 (ja) | 固体電解コンデンサ | |
| JPS58162022A (ja) | 積層セラミツクコンデンサ |