JPS5870280A - Ｌｅｄ表示回路 - Google Patents
Ｌｅｄ表示回路Info
- Publication number
- JPS5870280A JPS5870280A JP16793181A JP16793181A JPS5870280A JP S5870280 A JPS5870280 A JP S5870280A JP 16793181 A JP16793181 A JP 16793181A JP 16793181 A JP16793181 A JP 16793181A JP S5870280 A JPS5870280 A JP S5870280A
- Authority
- JP
- Japan
- Prior art keywords
- led
- timing signal
- power supply
- circuit
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は発光ダイオード（以下ＬＥＤと称す。）表示
回路に係り、特にドツト表示方式のＬＥＤ表示回路に、
関するものである。
回路に係り、特にドツト表示方式のＬＥＤ表示回路に、
関するものである。
従来のＬＥＤ表示回路を第１図に示す。第１図において
ＮＰＮ ）ランノスタ（以下Ｔｒと称す。）７゜８及び
ＮｑＭＯＳトランジスタｇ 、 １０（ｄＬＥＤ１３゜
１４．１５．１６を点燈制御する駆動回路１２を構成し
ている。ＮＰＮ Ｔｒ ７ 、８のベースはそれぞれタ
イミング信号端子３，４に接続され、そのコレクタは共
に正の電源電位端子１に接続され、そのエミッタはそれ
ぞれ電流制限抵抗１１．１２を介してＬＥＤ ７４ 、
７６及び１３．１５のアノ−ドに接続されている。ＭＯ
Ｓ Ｔｒ ９ 、１０ 、のケ８−トはそれぞれタイミ
ング信号入力端子５，６に接続され、そのソースは共に
接地電源電位端子２に接続され、そのドレインはそれぞ
れ、ＬＥＤ １３ 、１４及び１５．１６のカソードに
接続されている。
ＮＰＮ ）ランノスタ（以下Ｔｒと称す。）７゜８及び
ＮｑＭＯＳトランジスタｇ 、 １０（ｄＬＥＤ１３゜
１４．１５．１６を点燈制御する駆動回路１２を構成し
ている。ＮＰＮ Ｔｒ ７ 、８のベースはそれぞれタ
イミング信号端子３，４に接続され、そのコレクタは共
に正の電源電位端子１に接続され、そのエミッタはそれ
ぞれ電流制限抵抗１１．１２を介してＬＥＤ ７４ 、
７６及び１３．１５のアノ−ドに接続されている。ＭＯ
Ｓ Ｔｒ ９ 、１０ 、のケ８−トはそれぞれタイミ
ング信号入力端子５，６に接続され、そのソースは共に
接地電源電位端子２に接続され、そのドレインはそれぞ
れ、ＬＥＤ １３ 、１４及び１５．１６のカソードに
接続されている。
この様なＬＥＤ表示回路のタイミング信号入力端子３，
４，５．６にはそれぞれ第２図のタイミング信号ａ、ｂ
、ｃ、ｄが入力され、以下の如く動作する。
４，５．６にはそれぞれ第２図のタイミング信号ａ、ｂ
、ｃ、ｄが入力され、以下の如く動作する。
タイミング信号入力端子３，４，５，６に“Ｌ”レベル
信号が入力される第２図のＡ区間では、Ｔｒ７．８及び
Ｔｒ ９ 、１０が共にオフ状態となる為、駆動回路１
７の出力は中性状態となり、ＬＥＤＩＪ。
信号が入力される第２図のＡ区間では、Ｔｒ７．８及び
Ｔｒ ９ 、１０が共にオフ状態となる為、駆動回路１
７の出力は中性状態となり、ＬＥＤＩＪ。
１４．１５．１６は清澄する。次にタイミング（を号入
力端子３，５及び４，６にそれぞれＨ”レベル及び”Ｌ
”レベル信号が入力される第２図のＢ区間ではＴｒ ７
、９はオン状態となり、Ｔｒ ８ 、１０はオフ状態
となる。従ってＬＥＤ ７４のみが点燈する。
力端子３，５及び４，６にそれぞれＨ”レベル及び”Ｌ
”レベル信号が入力される第２図のＢ区間ではＴｒ ７
、９はオン状態となり、Ｔｒ ８ 、１０はオフ状態
となる。従ってＬＥＤ ７４のみが点燈する。
次にタイ、ミング信号入カ端子３，６及び４，５にそれ
ぞれＨ”レベル及び’Ｌ″レベル信号が入力される第２
図のＣ区間ではＴｒ ７ 、１０はオン状態となり）Ｔ
ｒ８．８はオフ状態となるため、ＬＥＤ Ｉ ６のみが
選択されて点燈する。次にタイミング信号入力端子４，
５及び３，６にそれぞれ″′Ｈ″レベル及び゛し″レベ
ル信号が入力される第２図のＤ区間ｆ ｉｊ Ｔｒ １
３ ｅ ９ ハｙＦ ン、Ｔｒ ７ 、１θはオフ状態
とな見 ＬＥＤ１３のみが点燈する。次にタイミング信
号入力端子４，６及び３，５にそれぞれ“Ｈ”レベル及
び゛Ｌ″レベル信号が入力される第２図のＥ区間ではＴ
ｒ ８ 、 Ｉ Ｏがオン、Ｔｒ ７ 、９がオフ状態
となる。従ってＬＥＤ １５のみが点燈する。
ぞれＨ”レベル及び’Ｌ″レベル信号が入力される第２
図のＣ区間ではＴｒ ７ 、１０はオン状態となり）Ｔ
ｒ８．８はオフ状態となるため、ＬＥＤ Ｉ ６のみが
選択されて点燈する。次にタイミング信号入力端子４，
５及び３，６にそれぞれ″′Ｈ″レベル及び゛し″レベ
ル信号が入力される第２図のＤ区間ｆ ｉｊ Ｔｒ １
３ ｅ ９ ハｙＦ ン、Ｔｒ ７ 、１θはオフ状態
とな見 ＬＥＤ１３のみが点燈する。次にタイミング信
号入力端子４，６及び３，５にそれぞれ“Ｈ”レベル及
び゛Ｌ″レベル信号が入力される第２図のＥ区間ではＴ
ｒ ８ 、 Ｉ Ｏがオン、Ｔｒ ７ 、９がオフ状態
となる。従ってＬＥＤ １５のみが点燈する。
以上説明した様に、第１図に示す従来回路は駆動回路１
２の出方数と同数のＬＥＤを点滅制御する事′が可能で
あυ、一般に・ぐイポーラＴｒのエミッタ出力数とＭＯ
Ｓ Ｔｒのドレイン出力数の積数のＬＥＤを制御する事
が可能な回路である。
２の出方数と同数のＬＥＤを点滅制御する事′が可能で
あυ、一般に・ぐイポーラＴｒのエミッタ出力数とＭＯ
Ｓ Ｔｒのドレイン出力数の積数のＬＥＤを制御する事
が可能な回路である。
しかしこの様な従来回路で多数のＬＥＤをドツト表示さ
せようとすると、駆動回路の出方数が増加するため、集
積化（以下■・Ｃ化と称す）する場合ＩＣ，？ッケーノ
のビン端子数が増加する欠点があった。特に従来回路で
アナログ表示の秒表示（６０ド、 ） ＬＥＤ表示）や
ラジオ周波数表示（約１６ド、 ） ＬＥＤ表示）をＩ
Ｃ化すると、ビン端子数の増加に′より、小型標準・ぐ
ッケージに収容不可能となり製造コスト増を招く事、更
にはＬＥＤと表示回路間の配線工程がわずられしい事、
等の欠点を有していた。
せようとすると、駆動回路の出方数が増加するため、集
積化（以下■・Ｃ化と称す）する場合ＩＣ，？ッケーノ
のビン端子数が増加する欠点があった。特に従来回路で
アナログ表示の秒表示（６０ド、 ） ＬＥＤ表示）や
ラジオ周波数表示（約１６ド、 ） ＬＥＤ表示）をＩ
Ｃ化すると、ビン端子数の増加に′より、小型標準・ぐ
ッケージに収容不可能となり製造コスト増を招く事、更
にはＬＥＤと表示回路間の配線工程がわずられしい事、
等の欠点を有していた。
本発明の目的は、上述の欠点を除去してＬＥＤの駆動回
路の出力端子数を減少させたＬＥＤ表示回路を提供する
事にある。更に本発明の他の目的は−ＩＣ化を容易にし
たＬＥＤ表示回路を提供する事にある。
路の出力端子数を減少させたＬＥＤ表示回路を提供する
事にある。更に本発明の他の目的は−ＩＣ化を容易にし
たＬＥＤ表示回路を提供する事にある。
上記目的を達成するために、本発明においては、第１お
よび第２の出力端子間に逆並列接続された第１および第
２の発光ダイオードと、第１及び第２タイミング信号に
よシ選択的に前記第１出力端子を第１又は第２電源電位
又は中性電位にする第１駆動回路と、第３および第４タ
イミング信号により選択的に前記第２出力端子を前記第
１又は第２電源電位又は中性電位にする第２駆動回路を
具備したことを特徴とする。
よび第２の出力端子間に逆並列接続された第１および第
２の発光ダイオードと、第１及び第２タイミング信号に
よシ選択的に前記第１出力端子を第１又は第２電源電位
又は中性電位にする第１駆動回路と、第３および第４タ
イミング信号により選択的に前記第２出力端子を前記第
１又は第２電源電位又は中性電位にする第２駆動回路を
具備したことを特徴とする。
第３図は本発明の第１の実施例である。第３図において
ＮＰＮ ）ランノスタ２９とＮ型ＭＯ８トランゾスタ３
２は直列接続されてＬＥＤを点燈制御する駆動回路３５
Ａｆ形成する。ＮＰＮ Ｔｒ ２９のベースはタイミン
グ信号入力端子２３に接続され、そのコレクタは正の電
源電位端子２ノに接続され、そのエミッタは出力部４２
に接続されている。ＭＯ８Ｔｒ３２のゲートはタイミン
グ信号入力端子２４に接続され、そのソースは接地電源
電位端子２２に接続され、そのドレインはＴｒ２９のエ
ミッタに接続されている。３５Ｂ及び３５Ｃも駆動回路
Ｊ５Ａと同様な回路構成であるがそれぞれ個別のタイミ
ング信号入力端子２５，２６，２７．２８及び出力部４
３．４４を有している。３０．３１はＮＰＮＴｒであり
、３３．３４はＮ型ＭＯ８Ｔｒである。駆動回路Ｊ５Ａ
の出力部４２は電流制限回路（例えば抵抗）３６を介し
てＬＥｏ ３９のアノード及びＬＥＤ４１のカソードに
接続される。駆動回路３５Ｂの出力部４３は′電流制限
回路（例えば抵抗）３７を介してＬＥＤ ３８のアノー
ド及びＬＥＤ ４０のカソードに共通結合される。駆動
回路３５Ｃの出力部４４はＬＥＤ ３８ 、３９のカソ
ード及びＬＥＤ ４０ 、４７のアノードに共通接続さ
れる。この様なＬＥＤ 表示回路のタイミング信号入力
端子２３ 、２４ 、２５゜２６．２７，２Ｂにはそれ
ぞれ第４図のタイミング信号ｅ＋ｆｔｇｓｈ＋ｌｔｊが
入力され、下記の如く動作する。
ＮＰＮ ）ランノスタ２９とＮ型ＭＯ８トランゾスタ３
２は直列接続されてＬＥＤを点燈制御する駆動回路３５
Ａｆ形成する。ＮＰＮ Ｔｒ ２９のベースはタイミン
グ信号入力端子２３に接続され、そのコレクタは正の電
源電位端子２ノに接続され、そのエミッタは出力部４２
に接続されている。ＭＯ８Ｔｒ３２のゲートはタイミン
グ信号入力端子２４に接続され、そのソースは接地電源
電位端子２２に接続され、そのドレインはＴｒ２９のエ
ミッタに接続されている。３５Ｂ及び３５Ｃも駆動回路
Ｊ５Ａと同様な回路構成であるがそれぞれ個別のタイミ
ング信号入力端子２５，２６，２７．２８及び出力部４
３．４４を有している。３０．３１はＮＰＮＴｒであり
、３３．３４はＮ型ＭＯ８Ｔｒである。駆動回路Ｊ５Ａ
の出力部４２は電流制限回路（例えば抵抗）３６を介し
てＬＥｏ ３９のアノード及びＬＥＤ４１のカソードに
接続される。駆動回路３５Ｂの出力部４３は′電流制限
回路（例えば抵抗）３７を介してＬＥＤ ３８のアノー
ド及びＬＥＤ ４０のカソードに共通結合される。駆動
回路３５Ｃの出力部４４はＬＥＤ ３８ 、３９のカソ
ード及びＬＥＤ ４０ 、４７のアノードに共通接続さ
れる。この様なＬＥＤ 表示回路のタイミング信号入力
端子２３ 、２４ 、２５゜２６．２７，２Ｂにはそれ
ぞれ第４図のタイミング信号ｅ＋ｆｔｇｓｈ＋ｌｔｊが
入力され、下記の如く動作する。
タイミング信号入力端子２３，２４，２５，２６゜２７
．２８に″Ｌ’レベル信号が入力される第４図のＡ区間
では、全てのＴｒ２９，３２．３０．３３＋３１．３４
はオフ状態となるため、駆動回路３５Ａ。
．２８に″Ｌ’レベル信号が入力される第４図のＡ区間
では、全てのＴｒ２９，３２．３０．３３＋３１．３４
はオフ状態となるため、駆動回路３５Ａ。
３５Ｂ、３５Ｃの各出力部４２，４３．４４の電位は中
性状態とな９、ＬＥＤ ３８ ｔ’ ３９ 、４０ 。
性状態とな９、ＬＥＤ ３８ ｔ’ ３９ 、４０ 。
４１は全て点燈しない。次にタイミング信号入力端子２
５．２８に゛Ｈ’レベル信号が入力され、入力端子２３
，２４，２６．２７に“Ｌ”レベル信号が入力される第
４図のＢ区間では、Ｔｒ ３０ 、３４がオン状態とな
９Ｔｒ２９，３１，３２，３３がオフ状態となる。従っ
てＬＥＤ ３ Ｂのみが点燈する。
５．２８に゛Ｈ’レベル信号が入力され、入力端子２３
，２４，２６．２７に“Ｌ”レベル信号が入力される第
４図のＢ区間では、Ｔｒ ３０ 、３４がオン状態とな
９Ｔｒ２９，３１，３２，３３がオフ状態となる。従っ
てＬＥＤ ３ Ｂのみが点燈する。
次にタイミング信号入力端子２Ｊ 、２ＢにＨ”レベル
信号が入力され入力端子２４，２５，２６゜２７に“Ｖ
レベル信号が入力される第４図のＣ区間ではＴｒ２９，
３４がオン状態となり、Ｔｒ３０＋３１．３２．３３が
オフ状態となシ、ＬＥＤ ３９のみが選択されて点燈す
る。次にタイミング信号入力端子ｚ６，２７に“Ｈ＃レ
ベル信号が入力され、入力端子２３，２４，２５．２８
に゛Ｌ＃レベル信号が入力される第４図のＤ区間では、
Ｔｒ ３１ 。
信号が入力され入力端子２４，２５，２６゜２７に“Ｖ
レベル信号が入力される第４図のＣ区間ではＴｒ２９，
３４がオン状態となり、Ｔｒ３０＋３１．３２．３３が
オフ状態となシ、ＬＥＤ ３９のみが選択されて点燈す
る。次にタイミング信号入力端子ｚ６，２７に“Ｈ＃レ
ベル信号が入力され、入力端子２３，２４，２５．２８
に゛Ｌ＃レベル信号が入力される第４図のＤ区間では、
Ｔｒ ３１ 。
３３がオン状態となり、Ｔｒ２９＋３０ｒ３２゜３４が
オフ状態となる。従ってＬＥＤ ４ ｏのみが点燈する
。次にタイミング信号入力端子２４．２７に゛Ｈ″レベ
ル信号が入力され、入力端子２３゜２５．２６．２８に
“Ｌ＃レベル信号が入力される第４図のＥ区間では、Ｔ
ｒ ３１ 、３２がオン状態とな９ＴｒＬ９，３０，３
３．３４がオフ状態となるため、ＬＥＤ ４１のみが点
燈する。次にタイミング信号入力端子２３，２５．２７
に“Ｈ“レベル信号が人力され、入力端子２４，２６．
２８にＬ”レベル信号が入力される第４図のＦ区間では
、Ｔｒ２９．３０．３１がオン状態となり、Ｔｒ３２，
３３゜３４がオフ状態となる。従って出力端４２．４３
゜４４は全て＊Ｈ＃レベルとなり、ＬＥ０３８−Ｊ３９
゜４０．４１は全て消燈状態となる。次にタイミング信
号入力端子２３，２５，２７にＬ”レベル信号が入・力
され、入力端子２４，２６．２８に“Ｈ＃レベル信号が
入力される第４図のＣ区間では、Ｔｒ２９．３０．３１
はオフ状態となり、Ｔｒ３２．。
オフ状態となる。従ってＬＥＤ ４ ｏのみが点燈する
。次にタイミング信号入力端子２４．２７に゛Ｈ″レベ
ル信号が入力され、入力端子２３゜２５．２６．２８に
“Ｌ＃レベル信号が入力される第４図のＥ区間では、Ｔ
ｒ ３１ 、３２がオン状態とな９ＴｒＬ９，３０，３
３．３４がオフ状態となるため、ＬＥＤ ４１のみが点
燈する。次にタイミング信号入力端子２３，２５．２７
に“Ｈ“レベル信号が人力され、入力端子２４，２６．
２８にＬ”レベル信号が入力される第４図のＦ区間では
、Ｔｒ２９．３０．３１がオン状態となり、Ｔｒ３２，
３３゜３４がオフ状態となる。従って出力端４２．４３
゜４４は全て＊Ｈ＃レベルとなり、ＬＥ０３８−Ｊ３９
゜４０．４１は全て消燈状態となる。次にタイミング信
号入力端子２３，２５，２７にＬ”レベル信号が入・力
され、入力端子２４，２６．２８に“Ｈ＃レベル信号が
入力される第４図のＣ区間では、Ｔｒ２９．３０．３１
はオフ状態となり、Ｔｒ３２．。
３３．３４がオン状態となる。従って出力端４２゜４３
．４４は全て”Ｌ”レベルとなりＬＥＤ ３ 、！？
。
．４４は全て”Ｌ”レベルとなりＬＥＤ ３ 、！？
。
３９．４０．４１は全て消燈状態となる。
以上説明した様に、本発明に↓るＬＥＤ Ｐ足回路はＬ
ＥＤに対、して駆動電流を供給するスイッチ手段と、Ｌ
ＥＤに対してシンク電流能力を持つスイッチ手段とから
形成される駆動回路単位を複数使用し、且つＬＥＤの回
路構成において２ビット信号により選択的にＬＥＤに逆
バイアス電圧が印加される様に配置したため、ＬＥＤに
接続される出力端子数を減少させる事ができる効果を有
している。
ＥＤに対、して駆動電流を供給するスイッチ手段と、Ｌ
ＥＤに対してシンク電流能力を持つスイッチ手段とから
形成される駆動回路単位を複数使用し、且つＬＥＤの回
路構成において２ビット信号により選択的にＬＥＤに逆
バイアス電圧が印加される様に配置したため、ＬＥＤに
接続される出力端子数を減少させる事ができる効果を有
している。
例えば第１図の従来回路例では、４個のＬＥＤを駆動す
るために４個の出力端子数を必要としたが、第３図に示
す第１の実施例では３個の出力端子数に減少する。駆動
回路の出力部が同数であれば従来回路に比べ本発明の表
示回路は２倍のＬＥＤ数を選択点燈制御する事が可能で
ある利点を有している。
るために４個の出力端子数を必要としたが、第３図に示
す第１の実施例では３個の出力端子数に減少する。駆動
回路の出力部が同数であれば従来回路に比べ本発明の表
示回路は２倍のＬＥＤ数を選択点燈制御する事が可能で
ある利点を有している。
第３図に示す第１の実施例では、ＮＰＮ ）ランソスタ
とＮ型ＭＯ８トランジスタから成る駆動回路を使用した
が、第５図に示す第２の実施例の如く表示回路の駆動回
路を２つのＮＰＮ ）う／ジスタから構成する事も可能
である。第５図において４５゜４６．４７はＮＰＮ ）
ランジスタであり、５−Ｉ Ａ 。
とＮ型ＭＯ８トランジスタから成る駆動回路を使用した
が、第５図に示す第２の実施例の如く表示回路の駆動回
路を２つのＮＰＮ ）う／ジスタから構成する事も可能
である。第５図において４５゜４６．４７はＮＰＮ ）
ランジスタであり、５−Ｉ Ａ 。
５１Ｂ、５１Ｃは駆動回路である。他の構成要素及びタ
イミング動作の関係は第３図に示す第１実施例の場合と
全く同様である。
イミング動作の関係は第３図に示す第１実施例の場合と
全く同様である。
第３図に示すＮＰＮ−６イ？−ラトランジスタ２９゜３
０．３１の代シに第６図に示す本発明の第３実施例の様
にＰｍＭＯＳトランジスタ使用する事も可能である。Ｎ
型ＭＯ８Ｔｒ ３２ 、３ ｆ 、 ３４及びＰ型ＭＯ
８Ｔｒ ４ Ｂ 、 ４９ 、５０によシ駆動回路５２
Ａ。
０．３１の代シに第６図に示す本発明の第３実施例の様
にＰｍＭＯＳトランジスタ使用する事も可能である。Ｎ
型ＭＯ８Ｔｒ ３２ 、３ ｆ 、 ３４及びＰ型ＭＯ
８Ｔｒ ４ Ｂ 、 ４９ 、５０によシ駆動回路５２
Ａ。
５２Ｂ、５’２Ｃが形成され、Ｐ型ＭＯ８Ｔｒ ４ Ｂ
。
。
４９．５０のダートはそれぞれタイミング信号入力端子
２３．２５．２７に接続され、そのソースは正の電源電
位端・子２ノに共通接続され、そのドレインはそれぞれ
出力部４２，４３．４４に接続されている。その他の回
路構成要件は第３図に示す第１実施例と同様である。第
６図に示すタイミング信号入力端子２３，２４，２５，
２６，２７．２８の各々には、第７図に示すタイミング
信号ｋ 、ｌ。
２３．２５．２７に接続され、そのソースは正の電源電
位端・子２ノに共通接続され、そのドレインはそれぞれ
出力部４２，４３．４４に接続されている。その他の回
路構成要件は第３図に示す第１実施例と同様である。第
６図に示すタイミング信号入力端子２３，２４，２５，
２６，２７．２８の各々には、第７図に示すタイミング
信号ｋ 、ｌ。
ｍ、ｎ、Ｏｙｐが入力される。タイミング動作は第３図
に示す第１実施例と基本的に同様であり、下記の如き点
燈動作を行う。
に示す第１実施例と基本的に同様であり、下記の如き点
燈動作を行う。
（０印は点燈状態、Ｘ印は消燈状態）
なおタイミング信号を与える各区間の順番は、前述した
実施例に限定されることなく、各発光ダイオードの点燈
、消燈状態の設定モードに従がって随時変更することは
いうまでもない。
実施例に限定されることなく、各発光ダイオードの点燈
、消燈状態の設定モードに従がって随時変更することは
いうまでもない。
以上説明したように本発明によれば、ＩＣ化した場合、
ＬＥＤ負荷に対する出力ビン端子数の大巾な削減が可能
となる表示回路の基本単位を実現することが出来るので
、時計のＬＥＤ時刻表示やラジオの周波数ＬＥＤ表示に
特に効果を発揮する。
ＬＥＤ負荷に対する出力ビン端子数の大巾な削減が可能
となる表示回路の基本単位を実現することが出来るので
、時計のＬＥＤ時刻表示やラジオの周波数ＬＥＤ表示に
特に効果を発揮する。
第１図は従来のＬＥＤ表示回路、第２図は従来のＬＥＤ
表示回路で使用されるタイミング信号の波形図、第３図
は本発明の第１の実施例によるＬＥＤ表示回路、第４図
は第３図に示す第１実施例に２使用するタイミング信号
の波形図、第５図は本発明の第２の実施例によるＬＥＤ
表示回路、第６図は本発明の第３の実施例によるＬＥＤ
表示回路、第７図は第６図に示す第３実施例に使用する
タイミング信号の波形図である。 ３５’、 ５１ 、５２・・・駆動回路、３６．３７・
・・電流制限回路、３Ｂ、３９，４０．４１・・・発光
２ダ−イオード、２３，２４，２５，２６，２７．２８
・・・タイミング信号入力端子。 （ｄ） 手続補正書（向え、 ５６．１２．２４ 昭和 年 月 日 特許庁長官 殿 １ ル件の表小 昭和５６１１ 特 許 願第１６７９３１ 号２ 発
明の名称 ＬＥＤ表１Ｊ（回路 ３ 補ＩＥをする者 事Ｙ１との関係 特 許 出 願 入居
所（〒１０５） 東京都港区虎ノ門１丁ｆＪ７Ｗｒ
１２号５ 袖ＩＬの対象 明細ｇ中「発明の詳細な説明
」の欄６ 補正の内容 明細書第５頁第３行に「表示の
秒表示・」とあるのを「時ごｔの時刻表示」と補正する
。
表示回路で使用されるタイミング信号の波形図、第３図
は本発明の第１の実施例によるＬＥＤ表示回路、第４図
は第３図に示す第１実施例に２使用するタイミング信号
の波形図、第５図は本発明の第２の実施例によるＬＥＤ
表示回路、第６図は本発明の第３の実施例によるＬＥＤ
表示回路、第７図は第６図に示す第３実施例に使用する
タイミング信号の波形図である。 ３５’、 ５１ 、５２・・・駆動回路、３６．３７・
・・電流制限回路、３Ｂ、３９，４０．４１・・・発光
２ダ−イオード、２３，２４，２５，２６，２７．２８
・・・タイミング信号入力端子。 （ｄ） 手続補正書（向え、 ５６．１２．２４ 昭和 年 月 日 特許庁長官 殿 １ ル件の表小 昭和５６１１ 特 許 願第１６７９３１ 号２ 発
明の名称 ＬＥＤ表１Ｊ（回路 ３ 補ＩＥをする者 事Ｙ１との関係 特 許 出 願 入居
所（〒１０５） 東京都港区虎ノ門１丁ｆＪ７Ｗｒ
１２号５ 袖ＩＬの対象 明細ｇ中「発明の詳細な説明
」の欄６ 補正の内容 明細書第５頁第３行に「表示の
秒表示・」とあるのを「時ごｔの時刻表示」と補正する
。
Claims (3)
- （１） 第１及び第２の出力端子間に逆並列接続され
た弔１及び第２の発光ダイオードと、第１及び第２−タ
イミング信号により選択的に前記第１出力端子を第１又
は第２電源電位又は中性電位にする第１、駆動回路と、
第３及び第４タイミング信号により選択的に前記第２出
力端子を前記第１又は第２電源電位又は中性電位にする
第２駆動回路を具備したことを特徴とするＬＥＤ表示回
路。 - （２） 前記第１駆動回路が前記第１電源電位と前記
第１出力端子間に結合され且つ前記第１タイミング信号
により開閉制御される第１スイ、チ手段と前記第２電源
電位と前記第１出力端子間に結合され且つ前記第２タイ
ミ／グ信号により開閉制御される第２スイ、テ手段から
成り、前記第２駆動回路が前記第１電源電位と前記第２
出力端子間に結合され且つ前記第３タイミング信号によ
り開閉制御される第３スイ、チ手段と前記第２電源電位
と前記第２出力端子間に結合され且つ前記第４タイミン
グ信号により開閉制御される第４スイ、チ手段から成る
特許請求の範囲第（１）項記載のＬＥＤ表示回路。 - （３）前記第１及び第３スイ、チ手段がＮＰＮ型・ぐイ
Ｉ−ラトランノスタであり、前記第２及び第４スイッチ
手段が臂ｉＭｏｓトランソスタである特許請求の範囲第
（２）項記載のＬＥＤ表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16793181A JPS5870280A (ja) | 1981-10-22 | 1981-10-22 | Ｌｅｄ表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16793181A JPS5870280A (ja) | 1981-10-22 | 1981-10-22 | Ｌｅｄ表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5870280A true JPS5870280A (ja) | 1983-04-26 |
| JPH0117157B2 JPH0117157B2 (ja) | 1989-03-29 |
Family
ID=15858706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16793181A Granted JPS5870280A (ja) | 1981-10-22 | 1981-10-22 | Ｌｅｄ表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870280A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156647A (en) * | 1976-06-22 | 1977-12-27 | Seiko Epson Corp | Drive of display device |
| JPS5540547U (ja) * | 1978-09-07 | 1980-03-15 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3752406A (en) * | 1971-09-17 | 1973-08-14 | American Cyanamid Co | Containers for chemical light solutions |
-
1981
- 1981-10-22 JP JP16793181A patent/JPS5870280A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156647A (en) * | 1976-06-22 | 1977-12-27 | Seiko Epson Corp | Drive of display device |
| JPS5540547U (ja) * | 1978-09-07 | 1980-03-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117157B2 (ja) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389548B (zh) | 一种像素电路、其驱动方法及显示面板 | |
| US6380793B1 (en) | Very high voltage switch | |
| CN111383590B (zh) | 数据电流产生电路、驱动方法、驱动芯片和显示面板 | |
| JPS6157118A (ja) | レベル変換回路 | |
| US4982119A (en) | Comparator with latch circuit | |
| US4324991A (en) | Voltage selector circuit | |
| KR890001274A (ko) | 전류미러회로 | |
| US4349895A (en) | Decoder circuit of a semiconductor memory device | |
| JPH01288010A (ja) | ドライバ回路 | |
| KR900004591B1 (ko) | 입력회로 | |
| KR950002090B1 (ko) | 논리 레벨 변환기 회로 | |
| EP0199381B1 (en) | Amplifier arrangement | |
| JPH0595271A (ja) | エミツタ結合論理回路 | |
| JPS5870280A (ja) | Ｌｅｄ表示回路 | |
| US5254887A (en) | ECL to BiCMIS level converter | |
| CN113744690B (zh) | 电平转换电路、显示驱动电路及硅基有机发光显示装置 | |
| KR100280951B1 (ko) | 출력 전류 변동을 억합할 수 있는 전류 출력형 디지털-아날로그 변환기 | |
| JP4790895B2 (ja) | 有機ｅｌ表示装置の駆動方法および駆動装置 | |
| CN112270909A (zh) | 像素驱动电路 | |
| US20050127988A1 (en) | Current source apparatus, light-emitting-device apparatus and digital-analog converting apparatus | |
| US4749883A (en) | Circuit having an output referenced to a specific voltage in response to either an ECL or TTL input | |
| JPH0441847B2 (ja) | ||
| GB2065404A (en) | Voltage selector circuit | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPH0119175Y2 (ja) |