JPS5866347A - 複合半導体ペレツト - Google Patents

複合半導体ペレツト

Info

Publication number
JPS5866347A
JPS5866347A JP56165321A JP16532181A JPS5866347A JP S5866347 A JPS5866347 A JP S5866347A JP 56165321 A JP56165321 A JP 56165321A JP 16532181 A JP16532181 A JP 16532181A JP S5866347 A JPS5866347 A JP S5866347A
Authority
JP
Japan
Prior art keywords
pellet
main
stand
package
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56165321A
Other languages
English (en)
Inventor
Hitoshi Sato
均 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56165321A priority Critical patent/JPS5866347A/ja
Publication of JPS5866347A publication Critical patent/JPS5866347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本開ＥｊＡは、少くとも２個の半導体集積回路ペレット
を組合せて構成した複合半導体ベレットに関する。
従来１回路技術的にも、製造技術的にも異なった半纏体
集積回１１ｉ！、？！Ｉえば、アナログ回路とデジタル
回路、ｈｔｏｓ回路とバイボー２回路、ランダムロジッ
ク回路とメ七り回路など扛別個のベレットに構成され５
．共に使用の場合Ｆｉ接続のために配線基板を必要とし
、かつ形も大きくなるという不便がめった。
本発明の目的位、２個また株それ以上の半導体系積回路
ベレットを組合せて直接接続することによハこれらのベ
レット間を接続するための配線基板を不用とし、稙々の
機能をもつ集積回路を設計し易くシ、かつ高密度構成を
容易ならしめた新規な複合半導体ベレットｔ−提供する
におる。
本発明の複合半導体ベレットは、主半導体集積回路ベレ
ット（主ベレット）と、この主ベレットよシも、小さく
、かつ、前記主ペレット上に腹合せで搭載しかつ電気的
に接続さｒｔた少くとも一個の副半導体集積回路づレヅ
トとを含んで榊成さｎている。
一般に、半導体集積回路は、半導体クエハ（以下ウェハ
と略す）の表面に作り込まれ、外部との電気的依続点で
ある電極も減面にのみ位置している。従って、今、主ベ
レット剃ベレ、ト関で接続されるべき信号の電極を上記
２つのベレットが腹合せて対向したときに、同一位置に
くるように配置し、かつ、各電極に接続材料（例えばハ
ンダバンプ）をおいておけば、＆合せ対向してｖｆｉ層
させることにより、械械的にも電気的にも、２つのベレ
ットは接続され、しかも、配線基板も不要でベレットの
大きさは大きい方のペレット上回じですむことになる。
次に本弁明の一実施例について図面を参照して説明する
。簡単のため、２つのベレットの場合にのみ留めるが、
原理的に鉱ペレット数がいくつでもよいことは云うまで
もない。
第１ｔｓ！ｇは、接続されるべき、２つの半導体ベレッ
トの電極配列を概略的に表わした平向図であり、１＊１
＋・・・・・・社外部接続電極群、２，２．・・・・・
・はベレット間接続電極ＩＰ、そして３，３！・・・・
・・紘目合せバタンを示している。外部接続電極ｌは被
合ベレット外との接続、例えば、パッケージとのポンデ
ィングパッドでおる。ペレット間接続電極２と目合サバ
タン３ａ−Ｊベレット２０を主ベレット１０の上に腹合
せで接電した時に一致するように配置しである。また、
目合せバタン３は、第２図に示すように、主ベレット１
０ど副ベレット２０を腹合せで接着するときの２位置合
せをするためのある定まったバタンで、各ベレットの製
造工程中で作りつけらｎる。なお、各ベレットは作り込
まれた集積回路が電気的、機能的に完全であることを確
認したものであってもなくてもよく、また、目合せバタ
ンか必要かどうかは、それは、製造性により選択しうる
ものでおる。
第２図（ａ）　＊　（ｂ）は主ベレットｌＯと副ベレッ
ト２０を接合する方法を示す漿念図であり、同図（ａ）
において、固定台４に主ベレットｌＯｅのせ、可動台５
に則ベレッ）２（ｌと９つけ、主ペレッ）１０と鯛ベレ
ッ）２０の間には、目合せパタン検出用のハーフミラ−
６を置き％兄光・検出器７によって、目合せバタンを検
出しながら制御モータ８によって可動台５を移動して位
置合せをする。また。
主ベレット１ｏのベレット間接続電極には、はんだバン
プ９がつけらｎている。同図（ｂ）は１位置合せ児了後
に可動台５を垂直に下してきて、主ベレッ）１０と副ベ
レット２０がはんだバンプ９により接続された状態を示
した図である。ここでは。
ハーフミラ−６−は、ベレット間から移動しており。
また１発光・検出器７七制御そ一夕８は省略しである。
第３図は本発明の一実施例をパッケージに収容した一例
を示す。第３図の例は、積層パッケージへの収容を示し
てるり、主ベレット１０七副ベレツ）２０を組合せた複
合ペレット社、積層バ、ケージ１１のアイランド１２に
ペーストで固定されており、主ペレッ）１０の外部接続
電極ｌと積層パッケージ１１のボンディング電極１３（
ステ。
チ）間はワイヤ１４でボンディングさｎている。
また、副ベレッ）２００銭面とキャップ１５閣には、Ｎ
性をもつ金属の熱伝導片１６が押入されている。こｎら
め方法は、熱伝導片１６の挿入を除いて、一般的なもの
でるり、熱伝導片の挿入も容易に実現できることＩＩ′
ｉ明らかでめる。
以上説明したように、本発明は％特に複雑な工程をとる
ことなしに、主ベレット上に副ベレットを接合し小さな
ベレットサイズで１種々の機能をもつＩＣを特別な配線
基板もなしに従来の・（ツケージに実現でき、製造技術
的にも回路技術的にも異なった機能を歩留りを下げるこ
となく、簡単に。
短期間に、女価にカスタムｉ、ＳＩ化できる効釆がぬる
。
【図面の簡単な説明】
第１図は本発明の一実施例に使用される２つのベレット
の平面図、第晶１図のベレットの接合方法を説明するた
めの側面図、第３図は本弁明の−ＳＡ施例の複合半導体
ベレットを／くツケージに収容した時の断凹図である。 １・・・・・・外部接続電極％　２・・・・・・ベレッ
ト間接Ｍ電ＩＩＩＡ％３・・・・・・目合せバタン、１
０・・・・・・主半尋体集積回路ベレット、２０・・・
・・・副半導体集積回路ペレット。

Claims (1)

  1. 【特許請求の範囲】 主半導体集積回路ベレット（主ベレット）と。 この主ペレット上９も小さく、かつ、前記主ペレット上
    に腹合せで搭載し、かつ電気的に接続さｎた少くとも一
    個の副半導体集積回路ベレットとを含むことを％−徴と
    する複合半導体ベレット。
JP56165321A 1981-10-16 1981-10-16 複合半導体ペレツト Pending JPS5866347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56165321A JPS5866347A (ja) 1981-10-16 1981-10-16 複合半導体ペレツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56165321A JPS5866347A (ja) 1981-10-16 1981-10-16 複合半導体ペレツト

Publications (1)

Publication Number Publication Date
JPS5866347A true JPS5866347A (ja) 1983-04-20

Family

ID=15810101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56165321A Pending JPS5866347A (ja) 1981-10-16 1981-10-16 複合半導体ペレツト

Country Status (1)

Country Link
JP (1) JPS5866347A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229850A (ja) * 1983-05-16 1984-12-24 Rohm Co Ltd 半導体装置
JPS60150660A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置
JPH02110349U (ja) * 1989-02-21 1990-09-04
KR20030057187A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 모듈 온 칩 패키지
KR100438404B1 (ko) * 2001-11-28 2004-07-02 동부전자 주식회사 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법
EP0890989A4 (en) * 1997-01-24 2006-11-02 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229850A (ja) * 1983-05-16 1984-12-24 Rohm Co Ltd 半導体装置
JPS60150660A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置
JPH02110349U (ja) * 1989-02-21 1990-09-04
EP0890989A4 (en) * 1997-01-24 2006-11-02 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
KR100438404B1 (ko) * 2001-11-28 2004-07-02 동부전자 주식회사 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법
KR20030057187A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 모듈 온 칩 패키지

Similar Documents

Publication Publication Date Title
KR890001186A (ko) 반도체 집적회로 장치 및 그 제조방법
JP2002076252A (ja) 半導体装置
JPH0234462B2 (ja)
JPH08213519A (ja) 電子素子パッケージ
UA58538C2 (uk) Модуль для чіп-карти та чіп-карта, що його містить
JPH03204965A (ja) 樹脂封止型半導体装置
US6492620B1 (en) Equipotential fault tolerant integrated circuit heater
WO2003005445A1 (fr) Dispositif a semiconducteur et module a semiconducteur
US6359342B1 (en) Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same
JPS5866347A (ja) 複合半導体ペレツト
JP2737318B2 (ja) 混成集積回路装置
JPS6432664A (en) Chip carrier and resistance element
JPS6189657A (ja) 半導体装置およびその製造方法
JPS5835935A (ja) 半導体装置及びその製造方法
JPS6486543A (en) Semiconductor mounting cooling structure
JPS63136642A (ja) 二層式半導体集積回路
JPS6459947A (en) Semiconductor device
JPS6471165A (en) Resin capsule sealed multi-chip modular circuit
JPS63114150A (ja) 混成集積回路
JPH0358537B2 (ja)
JPS58218130A (ja) 混成集積回路
JPH11204565A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JPS58107788A (ja) 固体カラ−イメ−ジセンサ
JPS61284951A (ja) 半導体装置