JPS5865495A - 多重波形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子楽器に関するものであり、特に大規模集積
回路（以下ＬＳＩと書く）に適する様に、デジタル化さ
れた楽音発生システムを提供するものである。

これまでに、電子楽器の音源回路のデジタル化は数多ぐ
試みられて来たが、いずれも、すでに多くの高調波を含
んだ複合波を読み出し専用メモリ（以下ＲＯＭと書く）
や、読み書きメモリ（以下ＲＡＭと書く）から所定のク
ロックで波形情報を読み出して楽音波形を得た後、これ
をデジタル又はアナログ手段により、所定のエンベロー
ブを何カａして楽音信号とするものであった。

この場合には、いく７かの問題点がある。

まず第′に、波形計算の問題がある。音色を変えるＫは
、複合波の波形を変える訳であるが、その音色情報が、
例えば、電子楽器で最も良く用いられているドローパー
の様に、８フイート（基本波）のレベル、４フイート（
第２次高調波）のレベル、２２／／３フイート（第２次
高調波ンのレベル・・・・・・という様に、各高調波の
割合で与えられる時には、この音色情報から、それに相
当する複合波の波形を作らなければならない。つまり、
逆フーリエ計算を行なう必要がある。最近マイクロコン
ピュータが安価に入手出来るようになったとは首え、こ
の逆７−リエ計算には、やはシ数百ミリセカンドから１
秒程度の時間を要する。しかも、演奏者がドローパーを
変えたり、音色タブレットを切り替える毎に逆フーリエ
計算をするのであるから、計算に時間がかかれば、すぐ
に音色が変わらなかったり、しばらく音が出な−という
事も起こり得る。これでは音色の切替が頻繁に行なわれ
る曲の演奏には不向きである。

第２の問題として、音が出はじめて、音が消えるまでの
間、音色が変わらないという点にある〇つま９、音色情
報から逆フーリエ計算を行なって、波形情報が得られれ
ば、それをメモリに書き込み。

そして、そのメモリの波形情報を所定のクロックで繰り
返して読み出すのであ゛るから、常に一定の波形となる
。これに所定のエンベロープ’ｆｒ付ケても所詮音色は
変わらない。時々刻々音色を変えるためには、メ壬りの
波形を時々刻々書き替えれば良いが、メモリ自身は、常
時読み出されているから、メモリの内容を書き替えるに
は読み出しのタイミングの一間を狙って（読み出しサイ
クルと同期をとって）書き込みをする必要がある。この
読み出しクロックは、発生する音程によって変わるから
常に一定でなく、・・−ドウエア的にも波形の書き替え
はかなりやっかいである。しかも、先述のり、音色を変
えるという事は、その都度音色情報から逆フーリエ計算
をして波形情報を得なければならないから、結局時々刻
々高速度の逆フーリエ計算を意味することになる。この
点からも、音色を時々刻々変化させるＫは極めて困難で
あることが理解出来る。

第３の問題として、ハードウェア全本のシステムクロッ
クの問題がある。通常、デジタル回路はシステム全体の
同期をとりやすくする為に、固定のクロックのもとで動
く様に構成される。これＫより、ロ゛シック回路相互間
のタイミングと明確にし、ハードウェアの構成をよりシ
ンプルにするのに役立っている。これに対して、電子楽
器の音源回路においては、Ｃ・、ＣＷ、Ｄ・・・・・・
Ｂの各音名の楽音信夛を得る為に、１２個の異なるクロ
ックを設け、読み出しスピードを変えている。例えば、
Ｃ１，Ｃ２，Ｃ３・・・・・・という様にオクターブを
変えるだけなら、Ｃノート用のクロックを月Ｉ　Ｘ１％
・・・・・・という様にするか、メモリのアドレスを２
個飛び、４個飛び、８個飛び・・・・・・の読み出しを
すれば良いけれども、Ｃノートのクロックに対して、Ｃ
＃ノートクロックは２６倍のわずかに早いクロックにし
なければならない。同様に、Ｄノートの場合にはＣノー
トのクロックの２π倍、Ｄ＃ノーあるから、ハードウェ
アによシ、これらの１２個のクロックを発生するには結
局独立した１２個のクロック発生器を設けることになる
。ここにおいて問題とすべき事は、１２個のクロックの
速度が全く独立しているから、同期がとれず、・・−ド
ウエアの共用化が不可能となり、複数のエンベロープ乗
算回路や、複数のデジタル・アナログ変換回路（以下Ｄ
／Ａ　変換回路という）が必要となり、ハードウェアが
やたらに大規模となり、システム構成が複雑となる事で
ある。

第４の問題として、任意の周波数の波形の発生が困難な
ことである。すなわち、正弦波などを任意の周波数で発
生させるものとしては、特開昭４７−９１６７　号「周
波数合成装置」、特開昭４８−５２４５４　号「ディジ
タル周波数合成器、特開昭５０−１４０２４３号「周波
数シンセサイザ」、特公昭５２−３１７３１号「楽音波
形発生装置」などが知られているが、いずれも、任意の
周波数を発生させるためには大規模、なメモリが必要で
あったり、真に任意の周波数の発生が困難なものであっ
た。

本発明は、以上のような問題点を解決し、電子楽器の音
源回路として、ＬＳＩ化しやすくしたディジタル波形発
生装置を提供するものである。

１ず本発明の詳細な説明する。第１図は本発明を正弦波
形の発生に適用した場合の波形図である。

第１図において実線は理想的な正弦波を示している。こ
の正弦波の一周期をＮ分割する。ここでＮけ、正整数り
とＭの積とする。つぎに１周期をＬ分割した点を”Ｑ＋
”１＊”２ｔ…・・・、！ｉ、川・・・。

”Ｌ−４とする。Ｌ分割した各区間内にはそれぞれＭ個
の点が存在する。それらの分割点をＸ、から数えて、Ｑ
　、　１．１１１１＠１１１１＠　、　ｊ　、　１１１
１１１１１１１＠　、　（Ｍ＋１　）と番号づけして！
匂で表現する。このようにすると、−周期内のＮ個のす
べての点をｘｏと表わすことができる。ここで ｉ＝ｏ、１．２．　　・・・・・・　、Ｌ−１ｊ二Ｏ，
１，２，・・・・・・１Ｍ−１である。したがって上記
Ｘ、は”ｔｏ　と表わされる。

また点ｘｉｉの位相は、−周期が２πであるから２π θ−、＝　−Ｘ　（Ｍｉ　＋　ｊ　）　　　　　・・・
…（１）３　　　Ｎ となる。

正弦波をｆ（ｘ、）　　で表わすと（１）式を用いてｆ
　（ｘ９．　）　＝Ａ　５ｉｎ（−（Ｍｉ＋　ｊ　）　
Ｉ　””（２）Ｊ　　　　　　　　　Ｎ となる。ここでＡは正弦波の振幅を表わす。

本発明は、１（ｘ・・）を表わすのに、ｘｉＪのすべ１ て、すなわちＮ個のサンプル値を持たずに、”ｉ。

なるＬ個のサンプル値を持ち、残る（Ｎ−Ｌ）個のＸ　
１　］　（）＼０）の点については、補間演算によって
近似値を求めようとするものである。

補間演算として直線補間を行なう場合は、つぎのように
なる。！、＋１゜とｘｉｏとに対して、’　”ｉ＋１　
ｏ）とｆ　（ｘｉｏ　）の間の直線補間するとＩＡ（ｘ
−）＝口”ｉ＋１　、Ｏ’−’　”ｉ　、Ｏ月Ｍ＋　ｆ
　（Ｘ　４　、０　）１ なる補間値ｆＡ（ｘ・、）でｆ（ｘ・・）を近似できる
。

月　　　　　１１ 正弦波の場合には 、Δ。−）＝Ａ（ｓｉｎり。＋、）−＋ｑｉｎ−Ｙ　、
ｌ　−ｊ−”Ｊ　　　　　　Ｌ　　　　　　　Ｌ　　　
Ｍ２Ｒ Ｌｏｏｏｏｏｏ（３） と表わすことができる。

以下の説明では、Ｌ＝２０４８．Ｍ＝１２８　　として
述べる。したがって−Ｎ＝２６２１４４となる０また、
ｉ、は１１ピツト、■は７ビツト、（ｉ；）は１８ビツ
トの２進数で表現できる。

第２図は本発明の７−実施例のブロック図である。

第２図において１は波形アドレスレジスタ（ＡＲＥＧ）
、２は差分アドレスレジスタ（ＪＲＥＧ）　　である。

波形アドレスレジスタ１と差分アドレスレジスタ２は、
１ワードを１８ビツトする読み書きメモリをそれぞれ７
２個づつ持つ。３は７２進スロツトカウンタで、上記７
２組のうちの１組を選択することができる。クロックφ
。によってスロットカウンタ３が歩進し、上記７２組の
レジスタを順次選択してゆき、しかも、繰返し選択して
ゆく。クロックφ、は読出信号ＲＤであって、スロット
カウンタ３で選択されている１組のレジスタから内容に
読み出し、出力させる。φ２は書込信号ＷＲであって、
スロットカウンタ３で選択されている１組のレジスタの
うちＡＲＥＧに新たなアドレス値を書き込む。

ノルアダー４は、波形アドレスレジスターと差分アドレ
スレジスタ２の出力を入力とし、両者を加算してその和
を波形アドレスレジスターに出力する。以上がアドレス
演算部である。

上記説明より、アドレス演算部は、時刻ｎＴにおける波
形アドレスＷＡｐ　（ｎ　Ｔ　）　　に差分アドレスＤ
ｐ　（ｎ　Ｔ　）を加えてＷＡｐ（ｎＴ＋Ｔ）　　を計
算してゆくことがわかる。すなわち ＷＡｐ（ｎＴ＋Ｔ）二ＷＡｐ（ｎＴ）＋Ｄ　　’（ｎＴ
）　　””・・（４）の演算を行なう。ここでＴはサン
プル周期、ｎはサンプル時刻の番号である。サンプル周
期Ｔの間に７２組のレジスタの累算を行なう。ｐは０〜
７１で７２組のレジスタの番号を表わす。したがって、
クロックφ、の周期Ｔｃの７２倍がサンプル周期Ｔ′ｔ
こなる０いいかえるとクロックφ、が７２回加わるさ、
（１）式の演算がｐ＝ｏ〜７１まで７２回実行され、波
形アドレスレジスタ（ＡＲＥＧ）１の内容に、つ’ｎＴ
　）が加わって一新される。

ｐ゛ クロックφ。、φ１．φ２の１組は１つのタイムスロッ
トを構成する。ここでは７２のタイムスロットが存在す
ることになる。任意のタイムスロットをｐで表わすこと
ができる。

波形アドレスレジスターの１８ビツトの出力は、波形メ
モリと波形演算回路に供給される。波形メモリは第１の
波形メモリ（ＲＯ１ｖ？　）　　５と第２の波形メモリ
（ＲＯＭ２）６とにより構成されている。

ＲＯＭ２は ｆ　（ｉｔ　、ｏ）　＝＝Ａ！Ｉｎｎ　（、×Ｍ＊　）
２π ＝Ａ　５ｉｎ（ｉ　）　　　　　　　　　　１１１１１
１１１１１＠（５）（１＝＝Ｑ　、　１．２．　ｏｒａ
ｓｅｓ、　ｉ　、　＊ｍ＊ａ＊＊、　Ｌ＋１　）を記憶
している。ｉは１１ビツトの２進数で表わされ、２０４
８通りのサンプル値が記憶されている。ＲＯＭ１け １（ｘ・　　）−ｆ（ｘ　　　） ｉ＋１　、Ｏｌ　、０ ・・・・軸（６） （ｉ＝ｏ、１，２．１１１１１１呻１１＠　、　ｉ　、
　１１１１＠１１１１１１　、　Ｌ−１）を記憶してい
る。ＲＯＭ２にも２０４８通りのサンプル値が記憶され
て−る。

ＲＯＭ１の出力は、掛算器（ＭＰＹ）７の一方の入力に
供給される。他方の入力には、波形アドレスニア）うち
の部分アドレスｊが供給される。掛算器７の出力は割算
器８に供給され、一定の数値Ｍで割算される。したがっ
て、割算器８の出力には、１　ｆ　（Ｘ１＋１．（））
−’　（”ｉ、０月材が出力される。この出力は、フル
アダー９によりＲＯＭ２の出力と加算され ＋Ａｓ１ｎだ。

□　　　・川・・（８） が得られる。この値は、第１図の正弦波を破線で近似し
たものになる。

以上の説明により、任意の波形ｆ　（ｘ　ｉ　］　）　
ｌだ、ムえば正弦波を、直線補間により発生させること
が明らかになった。補間において、ＬとＭの値はどのよ
うな値でもよく、したがって、Ｎの値もどのような値で
もよいが、実際には、２進数による回路を用いることが
多いから２のべき乗数にとるのが好ましい。例として、
Ｌを２０４８．Ｍを１２８とする。このとき、ｉは１１
ビツトの２進数で表わされ、ｊは７ビツトの２進数で表
わされ、（ｉｊ）すなわち（Ｍｉ＋ｊ）は１８ビツトの
２進数で表わされる。そして（Ｍｉ月）の下位７ビツト
はそのまま夏を表わし、上位１１ビツトはｉを表わすこ
とになる。したがって、波形アドレスのうち波形メモリ
ＲＯＭ１とＲＯＭ２のアドレスである波形メモリアドレ
ス（ｉ）と、補間位置に相当する部分アドレス０）との
分離が、自ずからなされていることになる０このことは
、波形アドレスから波形メモリアドレスと部分アドレス
を分ける複雑な装置を必要としない点で、非常に好都合
といえる。また割算器８は７ビツトだけシフトするだけ
でよいから、この点でも好都合である。

割算器とを、読出メモリ（ＲＯＭ３）１０で置換した本
発明の他の実施例の要部のブロック図であるＯＲ０Ｍ１
は原波形の差分を記憶しているが、Ｌを十分に大きくと
ると、差分は小さくなる。また、Ｍの値も当然小さくな
る。たとえば、ＲＯＭ２の波形サンプルを１２ビツトで
表わすことにすると、Ａけ２０４７にできる。このとき
、差分である［　ｆ　（！ｉ　＋１゜）　−ｆ　（ｘ　
＊、。））の最大値は符号も含めて４ビツトで表わすこ
とができる。一方１は７ビツトである。したがって入力
の組み合わせは、（４＋７）　ビｙ）＝２０４８通シテ
良い。８０Ｍ３の出力である ！　！”ｉ＋１　、。）−１ｃｘｉ、。月１を４ビット
精度で表わせれば ２０４８Ｘ４＝８１９２ビツト のＲＯＭ　でよいことになる０この程度のＲＯＭは、乗
算器と割算器との両方を設ける場合より簡単に実現でき
る。

第４図は、波形アドレス（Ｍｉ　＋ｊ　）が、波形メモ
リアドレスと部分アドレスに分けられ、各ＲＯ１ｖｈ　
。

２．３の入力アドレスになシ最終的にフルアダー９の２
つの入力になる際の、各段でのビット長の１例を説明し
たものである。

第６図は、第３図ニオは６１０Ｍ１ト２　、　ＲＯＭａ
　。

フルアダー９の前後に合計４つのデータラッチ（Ｄ−Ｌ
ａｔｃｈ１〜４）を設けてニクロックφ。によりデータ
を順次シフトするようにしたもので、いわゆるパイプラ
イン構成になっている０第２図や第３図の構成では、波
形アドレスが発生してから、波形サンプルｉ（ｘ・・）
が得られるまで、周期Ｔｃ１ しか時間余裕がない０したがって、各ＲＯＭ５，６や掛
算器７９割算器８．フルアダー９の動作遅延時間が厳し
く制限される。これに対して第６図の実施例”ｒあレバ
、ＲＯＭ１　ト２　、　ＲＯＭａ　、　７　ルア　ＩＩ
−、−９のそれぞれが周期Ｔｃ以内で動作すればよいか
ら、高速論理回路の必要性がなく好都合である０以上で
任意の波形１（ｘ□、）を発生するための構成の説明を
終え、つぎに上記構成によって発生させる波形の周波数
の設定について説明する。

第２図において、波形アドレスは（４）式に従うことを
述べた。（４）式において Ｄ（ｎＴ）＝１ のときは、波形アドレスＷＡｐ　（ｎＴ　）け１づつ増
加して行く。したがって、第１図の正弦波の場合にけ、
Ｎサンプル周期で１波形が発生する。

Ｄｐ　（ｎ　Ｔ　）　＝２ のときは、Ｎサンプル周期で２波が発生する。一般に Ｄ（ｎＴ）＝Ｊ のときは、Ｎサンプル周期でＩ波発生する。したかって
、発生する正弦波の周波数Ｆ（１）はＦＵ）＝　＝ Ｔ で表わされる。Ｔけサンプル周期である。Ｎ＝２　。

Ｔ＝２８μＢとすると Ｆ（Ｊ）＝０．１３８２３９２１　　　　（Ｈ幻となる
。Ｉのとシ得る範囲は、０〜２−１が考えられる。Ｉ＝
Ｏなら同じサンプル値が得られる。

これは、すなわち、直流である。ｌ＝２　　にすれば、
−波形に４サンプルを読み出すことができ、そのと２き
の周波数は８９２８Ｈｚになる。１　：＝　’２１７に
すれば、１７．８５７ＫＨｚになる。この場合は、ナイ
キストの定理の限界になる。

以上の説明では、差分アドレスＤｐ　（ｎＴ　）が一定
値Ｄｐで、しかも、差分アドレスレジスタ２の中にあら
かじめＤｐが記憶されているものとして説明した。

つぎに、Ｄｐの書きかえ方法について説明する０第２図
において、１００は波形アドレスレジスタ１と差分アド
レスレジスタ２の内容を更新する際に、新しいデータを
準備し格納するメモリである。、この読み書きメモリ１
００には、マイクロコンピータ２００より、更新用のデ
ータが非同期で、すなわち、波形発生のタイミングに拘
束されずに、比較的自由なタイミングで書き込まれる０
そして、上記７２のタイムスロットの所定のタイムスロ
ッ）Ｐにおいて、更新用データが波形アドレスレジスタ
１と差分アドレスレジスタ２に転送される。この転送に
関する部分の実施例を第６図に示す。

第６図において、１は波形アドレスレジスタ、２は差分
アドレスレジスタ、３はスロットカウンタである。これ
らは第２図で述べたものと同様ある。なお、波形アドレ
スレジスタ１のＤＩ端子にけフルアダー４の出力が供給
される。２２は新たな更新差分アドレスを一時格納する
アドレスバッファレジスタで、タイムスロットｐの数に
相当する７２組備わっている。セレクタ２ｏは、後述す
る更新信号ＲＮＷによって、スロットカウンタ３の出力
するアドレス信号とクロックφ、（読出信号ＲＤＩ’と
の組とマイクロコンピュータ２００が出力するアドレス
信号と書き込み信号ＷＲ２との組の一方のｔｆｉト選択
して、アドレスバッファレジスタ２２に供給する。更新
信号ＲＮＷ　がＮ　ｏＩ＋のときマイクロコンピュータ
側の組を選択する。

クロックφ。はスロットカウンタ３をカウントアンプさ
せ、新たなタイムスロットアドレスを波形アドレスレジ
スタ１と差分アドレスレジスタ２に供給し、所定のタイ
ムスロットを指定する。つぎにクロックφ１が発生し、
２′？のアドレスレジスタ１と２からデータを読み出し
、フルアダー４に供給する。、つぎにクロックφ２が発
生し、同じタイムスロットアドレスにおいて、波形アド
レスレジスタにフルアダー、４の出力を書き込む。この
とき更新信号ＲＮＷ　は０”であるから、アンドゲート
２５によりＷＲｌ　が阻止されて、差分アドレスＤ＝１
は、そのままの値を保つ。この状態では、Ｄｐ＝１によ
って決まる正弦波が発生しつづける。

マイクロコンピュータ２００が、バッファレジスタ２１
と２２の所定のタイムスロットに対応するアドレスを出
力し、同時に更新用の差分アドレスＤｐ　（ｏＴ　）を
順次出力し書き込み信号ＷＲ２によって書き込む。全タ
イムスロットについて新しい周波数に変更するときは、
ｚ５ツファレジスタ２２の全アトＬ／スに対しテＤｐ（
ｏＴ）　（ｐ＝ｏ　、　１．２　。

・・・・・・、７１）を書き込む。その後で、マイクロ
コンピュータ２００は、更新制御回路２４にＳＥＴ信号
を出力する。スロットカウンタ３からはスロットｐ　＝
　Ｏのときに１”となる。５ＬＯＴＯ信号が加わる。Ｓ
ＥＴ　信号が出力されたあと、最初のタイムスロットｐ
＝Ｑを指示するクロックφ。と同時に更新信号ＲＮＷ　
が７２タイムスロツトのＭ　”　１　”となシ、つぎの
タイムスロットｐ　＝　Ｏを指示するクロックφ。と同
時に”０”にもどる。更新信号ＲＮＷ７％″１”になる
と、バッファレジスタ２２は、スロットカウンタ３によ
りアクセスされ、かつＲＤｌによシ読み出し状態となる
。バッファレジスタ２２０更新用の波形アドレスＤｐ　
（ｏＴ　）は、差分アドレスレジスタ２の７２のメモリ
につぎつぎの書き込まれる。そして、書き込みが終了し
、更新信号ＲＮＷ　が”Ｑ　Ｉ＋になる。その後は、φ
１により新たなりｐ　（ｏＴ　）が差分アドレスレジス
タ２より読み出され、フルアダー４に新しいデータを供
給し始める。

そして、そのつぎのサンプルから新しい周波数に変更さ
れる。

第６図の動作を示すタイムチャートを第７図に示し、第
６図の更新制御回路の具体構成とそのタイムチャートを
第８図０）、第８図山）に示す。

第６図の実施例では、波形アドレスＷＡｐ　（ｎＴ　）
の更新を行なわなかったから、新しい周波数の波形の位
相は、それまでの周波数の波形の瞬時位相によって決ま
る。また新しい周波数に変わってもそれまでの波形につ
ながってなめらかに新たな波形が発生するので、ビブラ
ートやボルタメントなどの変調をかける場合に好都合で
ある。

周波数を変えたとき所定の位相から始めたい場合には、
所定のタイムスロットｐが選択されたときに同期して、
波形アドレスレジスタ１の内Ｓｔ−その位相値に設定し
てやればよい。

第９図は、ＷＡｐ　（ｎＴ　）とＤｐ　（ｎＴ　）を更
新する別の方法を示す実施例のブロック図である。第６
図と異なる部分について説明する。３０はタイムスロッ
トを指定するスロットラッチ、３２は波形アドレスラッ
チ、３４は差分アトにスラッチで、それぞれのデータ入
力端子には、マイクロコンピュータ２００のデータバス
が接続されている。また、書き込み端子には、書き込み
信号ＷＲが印加されている。マイクロコンピュータ２０
０のアドレス信号ＡＤは、アドレスデコーダ３１，３２
．３３を介してデコーダされ、スロットラッチ３０．波
形アドレスラッチ３３．差分アドレスラッチ３４を選択
する。この状態において、データバスよりスロットデー
タル、波形アドレスデータＷＡｐ　（ｏ　Ｔ　）、差分
アドレスデータＤｐ　（ｏＴ　）を供給し、書き込゛み
信号ＷＲを印加すると、各データをラッチに書き込むこ
とができる。

３６はコンパレータでスロットカウンタ３とスロットラ
ッチ３０の出力が一致したときに一致信号″１”を出力
する。３７は更新制御回路で、一致信号とマイクロコン
ピュータ２００の出力するＳＥＴ　４号により、更新信
号ＲＮＷを出力する。

３８はデータセレクタであって、フルアダー４の出力と
波形アドレスラッチ３２の出力の一方を選ｔｔ＋　Ｌ、
で、波形アドレスレジスタ１に供給する。更新信号ＲＮ
Ｗが１”のときに、波形アドレスラッチ３２の出力を選
択する。

ＳＥＴ　信号が”Ｏ”のときは更新信号ＲＮＷが”０”
であって１通常の波形発生が行なわれる。これは、第６
図で説明したのと同様である。上述のように、マイクロ
コンピュータ２００が、スロットデータル、波形アドレ
スデ町りＷＡｐ　（ｏ　Ｔ　）、差分アドレスデータＤ
ｐ　（ｏＴ　）をラッチしたあとで、ＳＥＴ　信号を出
力すると、第１０図のタイムチャートに示すように、Ｓ
ＥＴ　信号が出力されたあとの最初の一致信号が出′ｆ
ｃ時点で、更新信号ＲＮＷが”１”になる。このとき、
波形アドレスレジスタ１のｐ番目のメモリには、フルア
ダー４の出力の代りに、新たな波形アドレスデータＷＡ
ｐ　（ｏＴ　）が書き込まれ、差分アドレスレジスタ２
のｐ番目のメモリには、新たな差分アドレスデータＤｐ
　（ｏＴ　）が書き込まれる。書き込みが終了し、スロ
ットカウンタが、ｐからｐ＋１　　に変ると更新制御回
路３７はＥＮＤ信号を出力し、更新信号Ｒｆｆは０”に
もどる。したがって波形発生装置はつぎのスロットの波
形発生を行なう。そしてつぎにスロットｐとなったとき
に、新たな波形アドレスから新しい差分アドレスすなわ
ち周波数の波形発生が始まる。

第９図の方法では、新しい周波数に変更する際に、新た
な波形アドレスから始めることができるから、波形の位
相を自由に設定できるとｔう利点がある。し７））シ、
あるスロットｐの書き替えに、少なくとも、クロック周
期ＴｃＯ数倍以上の時間を必要とするから、全スロット
ｐ＝ｏ〜７１の周波数を変更するのには、１〜２ｍｓ　
の時間を必要とする。

第１０図は第９図に示した更新制御回路３７の一例を示
している。また第９図、第１０図の各部のタイムチャー
トを第１１図に示している。第９図、第１０図、第１１
図に示したＥＮＤ信号はマイクロコンピュータ２００に
、書き込みが終了したことを知らせる割り込み信号とし
て使用する。

ＥＮＤ　信号をマイクロコンピュータ２０ｏが受ケると
、それ以後マイクロコンピータ２００ｉｄ、つぎのデー
タをスロットラッチ３０．波形アト【／スラッチ３２．
差分アドレスラッチ３４に書き込んでも、ｔいことにな
る〇 なお、第６図や第９図の実施例では、各クロック周期Ｔ
ｃ　　ごとに差分アドレスと変ｒＬさせることけ困難で
あるが、更新用の回路部分を変更して、高速で差分アド
レスを更新するようにしてもよい。

また第２図における°ＲＯＭ１．ＲＯＭ２の代りに、読
み書きメモリとして、その内容を書きかえるようにすれ
ば、正弦波に限らず複数の波形を発生させることが可能
になる。第３図においては、ＲＯＭ１゜ＲＯＭ２．ＲＯ
Ｍ３を読み書きメモリに貿きかえればよい。

なお、以上の説明においては、スロットカウンタ３を７
２進としたから、７２通りの独立の周波数と位相をもつ
正弦波を時分割多重で発生させることができることにな
るが、７２通シ以上にしてもよいことはいうまでもない
。

つぎに正弦波のメモリ容量を減らす方法について説明す
る。

プルの波形の例である。ＲＯＭ２には黒丸印のように ＲＯＭ１には白丸印のように を記憶している。このようなＲＯＭ１．ＲＯＭ２から完
全な正弦波を読み出す波形アドレス演算回路を第１３図
に示す。第１３図において、４は波形アドレスＷＡｐ　
（ｎＴ　）　　と差分アドレスＤｐ　（ｎＴ　）を加え
るフルアダーである。その出力はＷＡｐ　（ｎＴ　＋　
Ｔ　）を表わし、第２図に示した波形アドレスレジスタ
１にもどる。Ｄｏ−Ｄ１□の１８ビツトの出力のうちＤ
ｏ−Ｄ６　の７ビツトは部分アドレスであり、Ｄ７〜Ｄ
、７の１１ビツトは波形メモリアドレスであったが、こ
のうちＤ１□は正弦波の正負を表わす。Ｄ１６は正弦波
の奇数象限と偶数象限、いいかえると、ビットのコード
になるＤ０〜Ｄ１６はセレクタ４１ｐこ加わると共に補
数器４ｏによって２の補数に変換されてセレクタ４１に
加わる。セレクタ４１は。

Ｄ１６が０′′すなわち奇数象限のときに、（Ｄｏ〜Ｄ
、６）を選択する。Ｄ、６が１”すなわち偶数象限のと
きには補数器４０．４２の出力を選択する。

したがって、セレクタ４°１は、第１２図でｉの値を読
み出すときに用いられる。Ｄ、７Ｆｉ、正弦波の符号に
対応するから、そのまま符号ビットとして用いる。

以上のようにすれば、ＲＯＭ　１の記憶する差分値は正
の値のみになるから、符号ビットが不要になる。またフ
ルアダー４７に入力される値も正の値だけになるから、
加減算器の代シに加算器でよい。

なお、上記説明では、直線補間演算の例について述べた
が、２次曲線による補間や、その他の関数を用いた補間
演算を行なわしてもよいことはいうまでもない０ また、上記説明では正弦波を中心としたが、ＲＯＭ１　
、２　、３に正弦波以外の任意の波形を記憶させて発生
させることもできる。

以上のように、本発明は波形メモリと、波形演算回路と
、波形アドレス計算回路とを備え、上記波形アドレス計
算回路によシ上記波形メモリのアドレスを示す波形メモ
リアドレスと上記波形メモリのアドレス以外の仮想アド
レスとを時分割多重化して計算し、上記波形メモリアド
レスにより上記波形メモリを時分割多重化して読み出し
、その出力を上記仮想アドレスと共に上記波形演算回路
に加え、波形出力を時分割多重化して計算するようにし
たものであるから、小規模の波形メモリで大規模アドレ
スを有する波形メモリを用いたと同様に、周波数可変精
度の高い波形の発生が可能になるという特徴を有する。

しかも本発明は、上記波形演算回路における波形計算を
パイプライン方式で行なうようにしているっすなわち波
形演算回路を構成するＲＯＭやフルアゲ−等の論理回路
の前後にデータラッチ全段け、クワツクによシデータを
ラッチしなから１順次シフトするようにしている。この
ため、ＲＯＭやフルアダーの動作時間に十分な余裕がと
れ、高速論理回路を用いる必要がないという優れた効果
が得られた。

また辣形メモリ、波形演算回路、波形アドレス計算回路
の他に波形アドレスレジスタ、差分アドレスレジスタを
設け、波形アドレスレジスタの記憶している波形アドレ
スに上記差分アドレスレジスタの記憶している差分アド
レスを累算して順次波形アドレスを演算して上記波形ア
ドレスレジスタに記憶し、上記波形アドレスに含まれる
波形メモリアドレスを用いて上記波形メモリをアク七ス
して波形サンプルを読み出し、上記波形演算回路ｅ（よ
り上記波形アドレスに含まれる部分アドレスと上記波形
サンプルにもとづき上記波形サンプル間の補間演算をパ
イプライン方式で行なうようにしているから、波形アド
レスレジスタや差分アドレスレジスタと７２組あるｂは
それ以上設けることにより、数多くの正弦波を時分割多
重で発生することができ、波形メモリや波形演算回路の
使用効率を高めることができる。しかも、周波数は任意
に選定でき、その時間変化も可能になる。°したがって
、７２組を１つの楽音に使えば７２高調波まで出せ、複
音楽器用に用いれば、たとえば、９次までの高調波をも
った音を同時に８音つくることができるから、極めて融
通性のある波形発生装置が実現できる。

【図面の簡単な説明】

第１図は本発明の波形発生装置の波形発生原理を説明す
るための図、第２図は本発明の一実施例のブロック図、
第３図は本発明の他の実施例の要部のブロック図、第４
図は本発明のディジタルコードの関係を示す図、第５図
は本発明の第３の実施例のブロック図、第６図は本発明
の第４の実施例の要部を示すブロック図、第７図は第６
図の実施例のタイムチャート、第８図（ａ）　；　（ｂ
）は更新制御回路の具体的な実施例とそのタイムチャー
ｒ−２示す図、第９図は本発明の第６の実施例の要部を
示すブロック図、第１０図は更新制御回路の実施例の図
、第１１図はその夕゛イムチャート、第１２図は波形メ
モリ内の正弦波サンプルを示す図、第１３１７図 −８０６− 旨−一°−工一一一

Claims (1)

1. 【特許請求の範囲】 （１）波形メモリと、波形演算回路と、波形アドレス計
   算回路とを備え、上記波形アドレス計算回路によシ上記
   波形メモリのアドレスを示す波形メモリアドレスと上記
   波形メモリのアドレス以外の仮想アドレスとを時分割多
   重化して計算し、上記波形メモリアドレスによシ上記波
   形メモリを時分割多重化して読み出し、その出力を上記
   仮想アドレスと共に上記波形演算回路に加え、波形出力
   を時分割多重化して計算するように構成するとともに、
   発生装置。 （２）波形メモリと、波形演算回路と、波形アドレス計
   算回路と時分割多重に対応した複数の波形アドレスレジ
   スタ及び差分アドレスレジスタとを備え、上記波形アド
   レスレジスタの記憶している波形アドレスに上記差分ア
   ドレスレジスタの記憶している差分アドレスを累算して
   順次波形アドレスを演算し、その演算結果を上記波形ア
   ドレスレジスタに記憶し、上記波形アドレスに含まれる
   波形メモリアドレスを用いて上記波形メモリをアクセス
   して波形サンプルを読み出し、上記波形アドレス１ｃ含
   まれる部分アドレスと上記波形サンプルとにもとづき上
   記波形サンプル間の補間演算を上記波形演算回路によシ
   バイブライン力木で行なうようにしたことを特徴とする
   多重波形発生装［ｔｉ。 （３）特許請求の範囲第（２）項の記載において、波形
   演算回路で、波形メモリの記憶してｂる波形サンプル間
   の直線補間演算をパイプライン方式で行なうようにした
   ことを特徴とする多重波形発生装置。 （４）特許請求の範囲第（２）項の記載において、波形
   メ・スτりを第１の波形メモリと第２の波形メモリとで
   構成し、第２の波形メモリに発生すべき波形のシンプル
   値を記憶し、第１の波形メモリに上記波形サンプル値の
   差分値を記憶するようｋしたことを特徴とする多重波形
   発生装置。 （６）特許請求の範囲第（２）項の記載において、第１
   の波形メモリの差分値に、部分アドレスに相当する係数
   を掛算し、そめ積を第２の波形メモリの波形サンプル値
   に加えて補間演算を行なうようにしたことを特徴とする
   多重波形発生装置。 （６）特許請求の範囲第（５）項の記載において、第１
   の波形メモリの差分値と部分アドレスに相当する係数の
   掛算を行なう回路として、上記差分値と上記部分アドレ
   スとを入力とし、それらを掛算した積を出力する記憶装
   置を用いたことを特徴とする多重波形発生装置。 （７）特許請求の範囲第（４）項または第（６）項の記
   載において、第１のメモリは正弦波サンプルの差分倣形
   発生装置。 （８）特許請求の範囲第（４）項の記載において、第１
   ゜第２の波形メモリを読み書きメモリとし、正弦波以外
   の波形を発生するようにしたことを特徴とする多重波形
   発生装置。