JPS586438B2 - ダイヤルパルス受信回路 - Google Patents
ダイヤルパルス受信回路Info
- Publication number
- JPS586438B2 JPS586438B2 JP53037002A JP3700278A JPS586438B2 JP S586438 B2 JPS586438 B2 JP S586438B2 JP 53037002 A JP53037002 A JP 53037002A JP 3700278 A JP3700278 A JP 3700278A JP S586438 B2 JPS586438 B2 JP S586438B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- pulses
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/32—Signalling arrangements; Manipulation of signalling currents using trains of dc pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は一定時間以下のパルス幅のメークパルスおよび
ブレークパルスを吸収する機能をもたせたダイヤルパル
ス受信回路に関するものである。
ブレークパルスを吸収する機能をもたせたダイヤルパル
ス受信回路に関するものである。
電子交換機におけるダイヤルパルス受信回路はダイヤル
パルスをリレーで中継して走査回路へ出力するが、正規
のダイヤルパルスに対してはメークパルス、プレークパ
ルス共に１２ｍｓ（ミリ秒）以上を出力する必要がある
。
パルスをリレーで中継して走査回路へ出力するが、正規
のダイヤルパルスに対してはメークパルス、プレークパ
ルス共に１２ｍｓ（ミリ秒）以上を出力する必要がある
。
一方ダイヤルパルス中に含まれるｉｏｍｓ程度以下のメ
ークパルスおヨヒブレークパルスは雑音パルスとみなし
て無視する必要がある。
ークパルスおヨヒブレークパルスは雑音パルスとみなし
て無視する必要がある。
短かいパルスの吸収には第１図に示すように、波形整形
回路１の後に積分回路２と固定閾値電圧比較回路３を接
続した回路を用いることが多いが、第２図ａ ｅ ｂ
ｙ ｃにそれぞれ第１図の各回路の出力■，■，■を示
すように、吸収されるパルス幅と受信可能なパルス幅た
とえば１２ｍ８以上のパルスを出力できるような入力パ
ルス幅との間は積分時定数や一値ＶＴＨ のとり方で
変るが８〜１０ｍｓ程度は必要である。
回路１の後に積分回路２と固定閾値電圧比較回路３を接
続した回路を用いることが多いが、第２図ａ ｅ ｂ
ｙ ｃにそれぞれ第１図の各回路の出力■，■，■を示
すように、吸収されるパルス幅と受信可能なパルス幅た
とえば１２ｍ８以上のパルスを出力できるような入力パ
ルス幅との間は積分時定数や一値ＶＴＨ のとり方で
変るが８〜１０ｍｓ程度は必要である。
すなわち、同図ａに示すように波形整形回路１の出力■
が１０ｍｓと２ ０ ｍ ｓとすれば、積分回路２を通
した結果、同図ｂの出力■の波形となり、固定閾値電圧
比較回路３により閾値ＶＴＨで検出すると、同図Ｃの出
力■は１０ｍｓのメークパルスは完全に吸収されるが、
２０ｍｓのメークパルスは前半の１０ｍｓは吸収される
が残り１０ｍｓと後半は立下り２ｍＳがあるから受信可
能なパルス幅は１２ｍｓとなる。
が１０ｍｓと２ ０ ｍ ｓとすれば、積分回路２を通
した結果、同図ｂの出力■の波形となり、固定閾値電圧
比較回路３により閾値ＶＴＨで検出すると、同図Ｃの出
力■は１０ｍｓのメークパルスは完全に吸収されるが、
２０ｍｓのメークパルスは前半の１０ｍｓは吸収される
が残り１０ｍｓと後半は立下り２ｍＳがあるから受信可
能なパルス幅は１２ｍｓとなる。
一方受信特性上は２２ｐｐｓメーク率３０％のダイヤル
パルスが受信可能であることが必要である。
パルスが受信可能であることが必要である。
すなわち１３．６ｍｓ以上のメークパルスは正規のパル
スとして受信可能でなければならない。
スとして受信可能でなければならない。
本発明の目的は吸収されるパルス幅と受信可能なパルス
幅との間隔を充分小さくするようなダイヤルパルス受信
回路を提供することである。
幅との間隔を充分小さくするようなダイヤルパルス受信
回路を提供することである。
前記目的を達成するため、本発明のダイヤルパルス受信
回路は、交換機のダイヤルパルス受信回路において、ダ
イヤルパルスの波形整形回路の後に直列接続した積分回
路とシュミットトリガ回路を具え、上記積分回路の出力
を第１の抵抗を介して２段のトランジスタで構成した上
記シュミットトリガ回路の初段のトランジスタのベース
に接続し、また上記積分回路の出力を第２の抵抗を介し
て上記の２段のトランジスタのエミツタに共通に接続し
、上記抵抗を、吸収されるパルス幅と一定時間以上のパ
ルス幅を持つ出力パルスを出力する入カパルスのパルス
幅との間隔を減少させるよう選定し、一定時間以下のパ
ルス幅のメークパルスおよびブレークパルスを吸収させ
ることを特徴とするものである。
回路は、交換機のダイヤルパルス受信回路において、ダ
イヤルパルスの波形整形回路の後に直列接続した積分回
路とシュミットトリガ回路を具え、上記積分回路の出力
を第１の抵抗を介して２段のトランジスタで構成した上
記シュミットトリガ回路の初段のトランジスタのベース
に接続し、また上記積分回路の出力を第２の抵抗を介し
て上記の２段のトランジスタのエミツタに共通に接続し
、上記抵抗を、吸収されるパルス幅と一定時間以上のパ
ルス幅を持つ出力パルスを出力する入カパルスのパルス
幅との間隔を減少させるよう選定し、一定時間以下のパ
ルス幅のメークパルスおよびブレークパルスを吸収させ
ることを特徴とするものである。
以下本発明を実施例につき詳述する。
第３図は本発明の実施例の構成を示す説明図である。
同図において、波形整形回路１に対し積分回路２とシュ
ミットトリガ回路１１を組合せた回路構成としたもので
ある。
ミットトリガ回路１１を組合せた回路構成としたもので
ある。
第４図は本発明の原理説明図である。
同図に示すように、積分回路の時定数およびシュミット
トリガ回路の閾値ｖＴＨを調整する。
トリガ回路の閾値ｖＴＨを調整する。
すなわち、ブレーク状態の波形整形回路１の出力電圧Ｅ
０からシュミットトリガ回路２の上側閾値電圧ＶＴＬＨ
まで立上る時間ａをたとえば１０ｍｓになるように、ま
た波形整形回路のメーク状態の出力電圧Ｅ１からシュミ
ットトリガ回路２の下側閾値電圧ＶＴＨＬまで立下る時
間ｂもたとえば１０ｍｓとなるように調整する。
０からシュミットトリガ回路２の上側閾値電圧ＶＴＬＨ
まで立上る時間ａをたとえば１０ｍｓになるように、ま
た波形整形回路のメーク状態の出力電圧Ｅ１からシュミ
ットトリガ回路２の下側閾値電圧ＶＴＨＬまで立下る時
間ｂもたとえば１０ｍｓとなるように調整する。
このように調整された回路では１０ｍｓ未満のメークパ
ルスまたはブレークパルスに対してシュミットトリガ回
路の閾値を越えないのでシュミットトリガ回路の出力に
はパルスが現われない。
ルスまたはブレークパルスに対してシュミットトリガ回
路の閾値を越えないのでシュミットトリガ回路の出力に
はパルスが現われない。
一方１０ ｍ ｓを越えるメークパルス（ブレークパル
ス、以下括弧内対応）に対しては、積分波形がシュミッ
トトリガ回路の閾値ＶＴＬＨ （ＶＴＨＬ）を越え、
シュミットトリガ回路１１の性質でもう一方の閾値ｖＴ
ＨＬ（ｖＴＬＨ）をとる状態に移行するため、少なくと
も上側゛閾値電圧ＶＴＬＨ から下側閾値電圧ＶＴＨ
Ｌ （ＶＴＩ｛ＬからＶＴＬＴ｛）まで積分波形が変
化する時間ｂ一δ１ （ａ−δ２ ）のメークパルス（
ブレークパルス）がシュミットトリガ回路から出力され
ることになる。
ス、以下括弧内対応）に対しては、積分波形がシュミッ
トトリガ回路の閾値ＶＴＬＨ （ＶＴＨＬ）を越え、
シュミットトリガ回路１１の性質でもう一方の閾値ｖＴ
ＨＬ（ｖＴＬＨ）をとる状態に移行するため、少なくと
も上側゛閾値電圧ＶＴＬＨ から下側閾値電圧ＶＴＨ
Ｌ （ＶＴＩ｛ＬからＶＴＬＴ｛）まで積分波形が変
化する時間ｂ一δ１ （ａ−δ２ ）のメークパルス（
ブレークパルス）がシュミットトリガ回路から出力され
ることになる。
δ１ ，δ２の値は１〜２ｍ８程度にすることができる
ので、吸収可能なパルス幅と受信可能なパルス幅の間隔
を小さくすることができ、たとえば１０ｍｓのメークパ
ルスを吸収しても１３ｍｓ程度以上の・々ノレスを受信
町能にすることができる。
ので、吸収可能なパルス幅と受信可能なパルス幅の間隔
を小さくすることができ、たとえば１０ｍｓのメークパ
ルスを吸収しても１３ｍｓ程度以上の・々ノレスを受信
町能にすることができる。
第５図は第３図の実施例の具体回路例を示し、さらにこ
の回路では先に述べたδ１，δ２を零とする工夫がなさ
れている。
の回路では先に述べたδ１，δ２を零とする工夫がなさ
れている。
すなわち、抵抗Ｒ１コンデンサＣより成る積分回路２の
出力をシュミットトリガ回路１１の縦続接続したトラン
ジスタＱ。
出力をシュミットトリガ回路１１の縦続接続したトラン
ジスタＱ。
・Ｑ１の初段のトランジスタＱ。
のベースに第１の抵抗Ｒｂ１ と順方向のダイオードを
介して入力するとともに、逆方向のダイオードと第２の
抵抗Ｒｂ２ を介してエミツタに入力させる。
介して入力するとともに、逆方向のダイオードと第２の
抵抗Ｒｂ２ を介してエミツタに入力させる。
この構成において、積分回路の出力が閾値ＶＴＬＨ
を越えると、トランジスタＱ。
を越えると、トランジスタＱ。
は導通状態となり、トランジスタＱ。
の入力抵抗は大きく低下する。
トランジスタＱ。が導通状態になった時にコンデンサＣ
に流れ込んでいた電流が丁度トランジスタＱ。
に流れ込んでいた電流が丁度トランジスタＱ。
のベース電流と等しくなるように抵抗Ｒｂ１ を調整す
ると、積分回路の出力すなわち、コンデンサＣの電圧は
第６図に示すように、閾値電圧ＶＴＬＨ を越えた後
は一定電圧とすることができる。
ると、積分回路の出力すなわち、コンデンサＣの電圧は
第６図に示すように、閾値電圧ＶＴＬＨ を越えた後
は一定電圧とすることができる。
また積分回路の出力が閾値電圧■ＴＨＬ 以下になった
場合は分路の抵抗Ｒｂ２を調整することにより同様の調
整ができる。
場合は分路の抵抗Ｒｂ２を調整することにより同様の調
整ができる。
このように抵抗Ｒｂ１ ，Ｒｂ２ を調整すると、吸収
されるパルス幅をメークパルス、ブレークパルス共に１
０ｍｓとして、パルスの繰返し速度に関係なく、メーク
パルス、ブレークパルス共に１２ｍｓ以上のパルスに対
して受信可能とすることができる。
されるパルス幅をメークパルス、ブレークパルス共に１
０ｍｓとして、パルスの繰返し速度に関係なく、メーク
パルス、ブレークパルス共に１２ｍｓ以上のパルスに対
して受信可能とすることができる。
さらに抵抗Ｒ ｂ１ ｔ Ｒ ｂ２ の値を小さく
して第７図のようにたとえばａ＝ｂ＝１０ｍｓｐｃ＝ｄ
二２ｍＳとなるように調整を行なうと、１０ｍｓ未満の
幅パルスは吸収され、１０ｍｓ以上の幅のパルスは受信
可能とすることができる。
して第７図のようにたとえばａ＝ｂ＝１０ｍｓｐｃ＝ｄ
二２ｍＳとなるように調整を行なうと、１０ｍｓ未満の
幅パルスは吸収され、１０ｍｓ以上の幅のパルスは受信
可能とすることができる。
吸収されるパルスの幅はメークパルスとブレークパルス
で独立に決めることかり能であり、まだパルスの極性は
逆であっても原理上問題はない。
で独立に決めることかり能であり、まだパルスの極性は
逆であっても原理上問題はない。
以上説明したように、本発明によれば、ダイヤルパルス
の波形整形回路の後に直列接続した積分回路とシュミッ
トトリガ回路を具え、一定時間以下のパルス幅のメーク
パルスおよびブレークパルスを吸収する機能をもたせた
ものであり、さらに積分回路とシュミットトリガ回路の
間に抵抗を挿入してこれを調整することにより、吸収さ
れるパルス幅と一定時間以上出力するパルス幅との間隔
を減少することができる。
の波形整形回路の後に直列接続した積分回路とシュミッ
トトリガ回路を具え、一定時間以下のパルス幅のメーク
パルスおよびブレークパルスを吸収する機能をもたせた
ものであり、さらに積分回路とシュミットトリガ回路の
間に抵抗を挿入してこれを調整することにより、吸収さ
れるパルス幅と一定時間以上出力するパルス幅との間隔
を減少することができる。
これにより受信可能な入力パルス幅の範囲を拡大し利用
効率を高めることができる。
効率を高めることができる。
第１図は従来例の構成の説明図、第２図ａ”ｃは従来例
の動作説明図、第３図は本発明の実施例の構成の説明図
、第４図は本発明の原理説明図、第５図は本発明の実施
例の具体回路例、第６図、第７図は第５図の実施例の動
作説明図であり、図中、１は波形整形回路、２は積分回
路、１１はシュミットトリガ回路、Ｒは抵抗、Ｃはコン
デンサ、Ｑｏ，Ｑｔはトランジスタ、Ｒｂ１ Ｊ Ｒｂ
２は抵抗を示す。
の動作説明図、第３図は本発明の実施例の構成の説明図
、第４図は本発明の原理説明図、第５図は本発明の実施
例の具体回路例、第６図、第７図は第５図の実施例の動
作説明図であり、図中、１は波形整形回路、２は積分回
路、１１はシュミットトリガ回路、Ｒは抵抗、Ｃはコン
デンサ、Ｑｏ，Ｑｔはトランジスタ、Ｒｂ１ Ｊ Ｒｂ
２は抵抗を示す。
Claims (1)
- １ 交換器のダイヤルパルス受信回路において、ダイヤ
ルパルスの波形整形回路の後に直列接続した積分回路と
シュミットトリガ回路を具え、上記積分回路の出力を第
１の抵抗を介して２段のトランジスタで構成した上記シ
ュミットトリガ回路の初段のトランジスタのベースに接
続し、まだ上記積分回路の出力を第２の抵抗を介して上
記の２段のトランジスタのエミツタに共通に接続し、上
記抵抗を、吸収されるパルス幅と一定時間以上のパルス
幅を持つ出力パルスを出力する入カパルスのパルス幅と
の間隔を減少させるよう選定し、一定時間以下のパルス
幅のメークパルスおよびブレークパルスを吸収させるこ
とを特徴とするダイヤルパルス受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53037002A JPS586438B2 (ja) | 1978-03-30 | 1978-03-30 | ダイヤルパルス受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53037002A JPS586438B2 (ja) | 1978-03-30 | 1978-03-30 | ダイヤルパルス受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54128606A JPS54128606A (en) | 1979-10-05 |
| JPS586438B2 true JPS586438B2 (ja) | 1983-02-04 |
Family
ID=12485494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53037002A Expired JPS586438B2 (ja) | 1978-03-30 | 1978-03-30 | ダイヤルパルス受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586438B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119806A (en) * | 1976-03-30 | 1977-10-07 | Siemens Ag | Circuit for evaluating line status change for communication system such as telephone system |
-
1978
- 1978-03-30 JP JP53037002A patent/JPS586438B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119806A (en) * | 1976-03-30 | 1977-10-07 | Siemens Ag | Circuit for evaluating line status change for communication system such as telephone system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54128606A (en) | 1979-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021966Y2 (ja) | ||
| US4227251A (en) | Clock pulse regenerator | |
| JPH07336201A (ja) | 信号帰還による雑音及びグリッチ抑圧フィルタ回路 | |
| US4153922A (en) | Relay control circuit | |
| JPS6156650B2 (ja) | ||
| JPS586438B2 (ja) | ダイヤルパルス受信回路 | |
| JPS62176320A (ja) | 半導体集積回路用入力回路 | |
| JP3027402U (ja) | 信号遅延回路 | |
| JPS6347083Y2 (ja) | ||
| JPH0134439Y2 (ja) | ||
| JPH0360525A (ja) | Ｐｗｍ方式ａ／ｄ変換器 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPS6218991Y2 (ja) | ||
| JPS5820939Y2 (ja) | 電位変動検出回路 | |
| JPS6125353Y2 (ja) | ||
| JPH0256853B2 (ja) | ||
| JPS6010139Y2 (ja) | 信号器回路 | |
| JPS6236157Y2 (ja) | ||
| SU1262707A1 (ru) | Устройство регулируемой задержки импульсов | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| JPS6033631Y2 (ja) | 自己出力選択形ワンシヨツト回路 | |
| JP2593780Y2 (ja) | パルス発生回路 | |
| JPS5858824A (ja) | 突入電流防止回路 | |
| JPS5825791A (ja) | ダイヤルパルスの波形整形方式 |