JPS5862892A - Ｍｏｓダイナミツクメモリ - Google Patents
ＭｏｓダイナミツクメモリInfo
- Publication number
- JPS5862892A JPS5862892A JP56161497A JP16149781A JPS5862892A JP S5862892 A JPS5862892 A JP S5862892A JP 56161497 A JP56161497 A JP 56161497A JP 16149781 A JP16149781 A JP 16149781A JP S5862892 A JPS5862892 A JP S5862892A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- signal
- cell plate
- voltage
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は１トランジスタ形ＭＯＳダイナミックＲＡＭ
において、セルプレート電圧をワード線信号で制御する
ことにより、高速に大きな信号を得ることができるＭＯ
Ｓダイナミックメモリに関するものでおる。
において、セルプレート電圧をワード線信号で制御する
ことにより、高速に大きな信号を得ることができるＭＯ
Ｓダイナミックメモリに関するものでおる。
一般に、１）ランジスタ形ＭＯ８ダイナミックＲＡＭで
ＭＯＳキャパシタに蓄積された電荷の有無を２値情報の
“１“、Ｏ“に対応させている。
ＭＯＳキャパシタに蓄積された電荷の有無を２値情報の
“１“、Ｏ“に対応させている。
そして、トランスファゲートを”オン〃してＭＯＳキャ
パシタに蓄積された電荷ｔビット線に転送する。この時
、電荷の有無によってビット線に生じる微少な電圧変化
をセンスアンプ回路で検出するものでるる。
パシタに蓄積された電荷ｔビット線に転送する。この時
、電荷の有無によってビット線に生じる微少な電圧変化
をセンスアンプ回路で検出するものでるる。
第１図は従来のＭＯＳダイナミックメモリのメモリアレ
イを示す構成図でるる。（１）は左側および右側にそれ
ぞれマトリックス状に配置したメモリセルであり、その
詳細な断面を第２図に示す。（２）はマトリックス状に
配置したメモリセル（１）の各行ごとに設けたセンスア
ンプ回路、（３）はこのメモリセル（１）の各行ごとに
設けると共にそのセンスアンプ回路をはさんで左側およ
び右側にそれぞれ設けたダミーセル、（４）はメモリセ
ル（１）およびダミーセル＋３）の行ごとに設けられ、
センスアンプ回路（２）ヲはさんで左側および右側にそ
れぞれ配置したビット線、（５）は左側および右側のメ
モリセル（１）の列ごとに配置したワード線、（６）は
左側および右側のダミーセル（３）にそれぞれ配置した
ダミーワード線、（７）は左側および右側のダミーセル
（３）にそれぞれ接続し、φＰ倍信号送られる一Ｐ線、
（８）は左側および右側のメモリセル（１）およびダミ
ーセル＋３）に接続する電圧ＶＤＤを印加するセルプレ
ートトである。
イを示す構成図でるる。（１）は左側および右側にそれ
ぞれマトリックス状に配置したメモリセルであり、その
詳細な断面を第２図に示す。（２）はマトリックス状に
配置したメモリセル（１）の各行ごとに設けたセンスア
ンプ回路、（３）はこのメモリセル（１）の各行ごとに
設けると共にそのセンスアンプ回路をはさんで左側およ
び右側にそれぞれ設けたダミーセル、（４）はメモリセ
ル（１）およびダミーセル＋３）の行ごとに設けられ、
センスアンプ回路（２）ヲはさんで左側および右側にそ
れぞれ配置したビット線、（５）は左側および右側のメ
モリセル（１）の列ごとに配置したワード線、（６）は
左側および右側のダミーセル（３）にそれぞれ配置した
ダミーワード線、（７）は左側および右側のダミーセル
（３）にそれぞれ接続し、φＰ倍信号送られる一Ｐ線、
（８）は左側および右側のメモリセル（１）およびダミ
ーセル＋３）に接続する電圧ＶＤＤを印加するセルプレ
ートトである。
なお、第２図に示すメモリセル（１）はビット線（４）
を金属で構成し、ワード線をたとえばポリシリコンなど
のｗＬＦＩｊ１材料で構成する場合を示し、（８）はメ
モリ容量のセルプレートト、αＯはゲート酸化膜、（ｌ
ｌｌはメモリ端子を構成するＮ影領域、Ｑ２＋はメモリ
セル相互を分離する厚いフィールド酸化膜である。
を金属で構成し、ワード線をたとえばポリシリコンなど
のｗＬＦＩｊ１材料で構成する場合を示し、（８）はメ
モリ容量のセルプレートト、αＯはゲート酸化膜、（ｌ
ｌｌはメモリ端子を構成するＮ影領域、Ｑ２＋はメモリ
セル相互を分離する厚いフィールド酸化膜である。
次に、上記第１図に示すＭＯＳダイナミックメモリの動
作について簡単に説明する。まず、例えば左側のワード
線（５）のうちの１本のワード線が選択されると、メモ
リ容量のほぼ１／２の容量ｔ−もつダミーセルに接続さ
扛た右側のダミーワード線（りが選択される。このため
、対応する左側のビット線（４）と対応する右側のビッ
ト線（４）に信号電荷を転送し、このときに生ずる微少
な電位差をセンスアンプ回路（２）で検出・増幅するも
のである。
作について簡単に説明する。まず、例えば左側のワード
線（５）のうちの１本のワード線が選択されると、メモ
リ容量のほぼ１／２の容量ｔ−もつダミーセルに接続さ
扛た右側のダミーワード線（りが選択される。このため
、対応する左側のビット線（４）と対応する右側のビッ
ト線（４）に信号電荷を転送し、このときに生ずる微少
な電位差をセンスアンプ回路（２）で検出・増幅するも
のである。
従来のメモリ動作では、ワード線電圧がＶＤＤレベルに
達し“た時にビット線（４）に伝達される信号電荷量は
、メモリ容量をＣＳ、トランスファゲートのしきい値電
圧をｖ７とするとＣ８（ＶＤＤ−ＶＴ）でめった。嘔ら
に、ワード線のＲＣ成分が大きい場合には、ワード線信
号が遅延し終端部における読み出し速度が遅れるために
高速動作に不適であった。
達し“た時にビット線（４）に伝達される信号電荷量は
、メモリ容量をＣＳ、トランスファゲートのしきい値電
圧をｖ７とするとＣ８（ＶＤＤ−ＶＴ）でめった。嘔ら
に、ワード線のＲＣ成分が大きい場合には、ワード線信
号が遅延し終端部における読み出し速度が遅れるために
高速動作に不適であった。
したがって、この発明の目的は取り扱える信号電荷量を
飛躍的に増加させるとともにワード線信号の遅延を補償
して、大きな信号電荷を高速にビット線へ転送すること
ができるＭＯＳダイナミックメモリを提供するものでお
る。
飛躍的に増加させるとともにワード線信号の遅延を補償
して、大きな信号電荷を高速にビット線へ転送すること
ができるＭＯＳダイナミックメモリを提供するものでお
る。
このような目的を達成するため、この発明はワード線信
号でセルプレート電圧を放電し、ワード線が選択駆動さ
れている時間内にそのセルプレートを再充電するもので
おり、以下寮施例を用いて：１：１ 詳細に説明する。
号でセルプレート電圧を放電し、ワード線が選択駆動さ
れている時間内にそのセルプレートを再充電するもので
おり、以下寮施例を用いて：１：１ 詳細に説明する。
第８図はこの発明に係るＭＯＳダイナミックメモリの一
実施例を示す構成図でめる。Ｑ３１はその詳細な回路を
第４図〜第６図に示すセルプレート電圧コントロール回
路である。
実施例を示す構成図でめる。Ｑ３１はその詳細な回路を
第４図〜第６図に示すセルプレート電圧コントロール回
路である。
なお、第４図に示すセルプレート電圧コントロール回路
において、（１４ａ）〜（１４０）はエンハンスメント
型トランジスタで、第５図に示すセルグレート電圧コン
トロール回路において、（１５ａ）はデグレッション型
トランジスタ、（１５ｂ）ハ工ンハンヌメント型トラン
ジスタで、第６図に示すセルグレート電圧コントロール
回路において（１ｆ５Ｌ）は抵抗素子、（１６ｂ）ハエ
ンハンスメント型トランジスタである。′また、第７図
は第８図の一本のワード線についての回路図でセルプレ
ート電圧コントロール回路として第４図に示すものを接
続した例を示している。同図において、０７）はＸデコ
ーダ、（ｌｌｌ９はワード線ドライバ、Ｑｌは第８図（
ａ）に示す−ＲＲ信号が送られるφＲＲ線、（４）は第
８図（４）に示す−Ｇ信号が送られるφＧ線（５ａ）は
第８図（”） ｒｃ示す波形で立上がるワード線（５）
の駆動端、（５ｂ）は第８図（ｅ）に示す波形で立上が
るワード線（５）の終端、（８ｂ）は第８図（ｅ）に示
す波形で放電するセルグレート（８）の放電端、（８ａ
）は第８図（ｆ）に示すセルプレート（８）の終端であ
る。
において、（１４ａ）〜（１４０）はエンハンスメント
型トランジスタで、第５図に示すセルグレート電圧コン
トロール回路において、（１５ａ）はデグレッション型
トランジスタ、（１５ｂ）ハ工ンハンヌメント型トラン
ジスタで、第６図に示すセルグレート電圧コントロール
回路において（１ｆ５Ｌ）は抵抗素子、（１６ｂ）ハエ
ンハンスメント型トランジスタである。′また、第７図
は第８図の一本のワード線についての回路図でセルプレ
ート電圧コントロール回路として第４図に示すものを接
続した例を示している。同図において、０７）はＸデコ
ーダ、（ｌｌｌ９はワード線ドライバ、Ｑｌは第８図（
ａ）に示す−ＲＲ信号が送られるφＲＲ線、（４）は第
８図（４）に示す−Ｇ信号が送られるφＧ線（５ａ）は
第８図（”） ｒｃ示す波形で立上がるワード線（５）
の駆動端、（５ｂ）は第８図（ｅ）に示す波形で立上が
るワード線（５）の終端、（８ｂ）は第８図（ｅ）に示
す波形で放電するセルグレート（８）の放電端、（８ａ
）は第８図（ｆ）に示すセルプレート（８）の終端であ
る。
次に上記構成によるＭＯＳダイナミックメモリの動作に
ついて、第７図ｔ″参照して説明する。まずｘデコーダ
＋１７）によって選択されたワード線（５）がワード線
ドライバ（ｌ樽によって駆動された時、ワード線信号は
第８図（１））に示すようにワード線（５）の駆動端（
５ａ）の立上りに対して第８図（Ｃ）に示すようにワー
ド線の終端（５ｂ）の立上りが遅れる。このとき、第８
図（Ｃ）に示す遅れのワード線信号の立上がりにより、
あらかじめ電源電圧ＶＤＤに充電されていたセルプレー
ト（８）の電圧が放電び“れるが、この放電波形も第８
図（’３）に対して第８図（ｆ）に示すように遅れる。
ついて、第７図ｔ″参照して説明する。まずｘデコーダ
＋１７）によって選択されたワード線（５）がワード線
ドライバ（ｌ樽によって駆動された時、ワード線信号は
第８図（１））に示すようにワード線（５）の駆動端（
５ａ）の立上りに対して第８図（Ｃ）に示すようにワー
ド線の終端（５ｂ）の立上りが遅れる。このとき、第８
図（Ｃ）に示す遅れのワード線信号の立上がりにより、
あらかじめ電源電圧ＶＤＤに充電されていたセルプレー
ト（８）の電圧が放電び“れるが、この放電波形も第８
図（’３）に対して第８図（ｆ）に示すように遅れる。
そして、ワード線信号の立上がりが一番遅れる第８図（
ｅ）に示す波形に対応するセルプレートの放電は第８図
（ｅ）に示すように早くなる。
ｅ）に示す波形に対応するセルプレートの放電は第８図
（ｅ）に示すように早くなる。
また、第８図（ｆ）に示す放電の遅れるセルプレートに
対応する第８図（１１）に示すワード線信号は高速に立
上がっているため、メモリセ／ｌ−（１）からビット線
（４）への信号電荷の転送は高速に行なわれ、ワード線
信号の遅延は補償嘔れることになる。
対応する第８図（１１）に示すワード線信号は高速に立
上がっているため、メモリセ／ｌ−（１）からビット線
（４）への信号電荷の転送は高速に行なわれ、ワード線
信号の遅延は補償嘔れることになる。
さらに、この時読み出でれる信号電荷にはワードＭ （
５ｒのレベルがＶＤＤでめっでもトランスファゲートの
しきい餘鵞圧ＶＴによる損失が生じないことがわかる。
５ｒのレベルがＶＤＤでめっでもトランスファゲートの
しきい餘鵞圧ＶＴによる損失が生じないことがわかる。
一方、セルグレート（８）の充電はセンスアンプ回路（
２）によるデータの検出・増幅後、るるいは楊き込み動
作後、ワード線（５）がとじる前にφＧ倍信号高レベル
にすることで行なわれる。データが“ｌ“のめ合は、φ
Ｇが低レベルの時に（ＶＤＤ−ＶＴ）でめったメモリ端
子（ｆりの電圧が（ＶＤＤ−ＶＴ＋αＶｎｏ）にブ・−
ストされる（データが“ｌ”の時ハ、トランスファゲー
トがカットオフしていることによる；αはブースＦ効率
）。データが０“の場合は、φＧが低レベルの時にＯｖ
であったメモリ端イ（川の電圧は、φ、Ｇが高レベルに
なってもＯｖに作持嘔れる（データが”０“の時は、ト
ランスフ１ゲートが一通してお１す、ビット線はセンス
アンプに工りｏｖＶｃクフン１されている）。
２）によるデータの検出・増幅後、るるいは楊き込み動
作後、ワード線（５）がとじる前にφＧ倍信号高レベル
にすることで行なわれる。データが“ｌ“のめ合は、φ
Ｇが低レベルの時に（ＶＤＤ−ＶＴ）でめったメモリ端
子（ｆりの電圧が（ＶＤＤ−ＶＴ＋αＶｎｏ）にブ・−
ストされる（データが“ｌ”の時ハ、トランスファゲー
トがカットオフしていることによる；αはブースＦ効率
）。データが０“の場合は、φＧが低レベルの時にＯｖ
であったメモリ端イ（川の電圧は、φ、Ｇが高レベルに
なってもＯｖに作持嘔れる（データが”０“の時は、ト
ランスフ１ゲートが一通してお１す、ビット線はセンス
アンプに工りｏｖＶｃクフン１されている）。
その後、ワード線（５）がとじるのでデータはメモリセ
ル内に取り込まれる。その結果、信号電荷として約Ｃｓ
（ＶＤＤ−ＶＴ＋αＶＤＤ）Ｃａｆｊブース）効率、
通常〜０９）が蓄積されることになる。このセルプレー
ト電圧の充放電が行なわれるのは第７図に示す回路から
明らかなように、選択されたワード＠ （５Ｊについて
のみである。選択されないメモリセル（１）のセルプレ
ート（８）ハブリチャージタイム中に、プリチャージ信
号φ、ＰＲによって電源電子ＶＤＤレベルに保持するよ
うになっている。
ル内に取り込まれる。その結果、信号電荷として約Ｃｓ
（ＶＤＤ−ＶＴ＋αＶＤＤ）Ｃａｆｊブース）効率、
通常〜０９）が蓄積されることになる。このセルプレー
ト電圧の充放電が行なわれるのは第７図に示す回路から
明らかなように、選択されたワード＠ （５Ｊについて
のみである。選択されないメモリセル（１）のセルプレ
ート（８）ハブリチャージタイム中に、プリチャージ信
号φ、ＰＲによって電源電子ＶＤＤレベルに保持するよ
うになっている。
なお、上記実施例ではセルグレート電圧コントロール回
路ＯＪをワード線の終端部（５ｂ）にのみ配置したもの
を示したが、これをワード線の駆動端、部（５ａ）に配
置してもよく、また、第９図に示す通りこれをワード線
の駆動端部（５ａ）と終端部（ｆｉｔ）の両方に配置し
てもよい。これらの場合、セルプレート電圧の立下り立
上りが早くなるため、アクセス時間が短縮されるサイク
ル時間が短縮される、等の効果がある。 、１．。
路ＯＪをワード線の終端部（５ｂ）にのみ配置したもの
を示したが、これをワード線の駆動端、部（５ａ）に配
置してもよく、また、第９図に示す通りこれをワード線
の駆動端部（５ａ）と終端部（ｆｉｔ）の両方に配置し
てもよい。これらの場合、セルプレート電圧の立下り立
上りが早くなるため、アクセス時間が短縮されるサイク
ル時間が短縮される、等の効果がある。 、１．。
以上詳細に説明したように、この発明に係るＭＯＳダイ
ナミックメモリによれば、１トランジスタ形メモリの信
号電荷量をメモリセルの構造を変えることや、ワード線
信号にｖＤＤ以上の高電圧を使用することなしに、飛躍
的に増加賂せることができ、さらにＲＣ成分によるワー
ド線の遅延が補償てれ、高速に大きな信号電圧を得るこ
とが可能になる。
ナミックメモリによれば、１トランジスタ形メモリの信
号電荷量をメモリセルの構造を変えることや、ワード線
信号にｖＤＤ以上の高電圧を使用することなしに、飛躍
的に増加賂せることができ、さらにＲＣ成分によるワー
ド線の遅延が補償てれ、高速に大きな信号電圧を得るこ
とが可能になる。
第１図は従来のＭＯＳダイナミックメモリのメモリアレ
イ金示す構成図、第２図はメモリセルの断面図、第８図
はこの発明に係るＭＯＳダイナミックメモリの一実施例
を示す構成図、第４図は第８図のセルブレー）電圧コン
トロール回路の一実施例を示す回路図、第５図は第８図
のセルプレート電圧コントロール回路の他の実施例を示
す回路図、第６図は第８図のセルグレート電圧コントロ
ール回路の更に他の実施例を示す回路図、第７図は第３
図の１本のワード線についての回路図、第８図（ａ）〜
（ｆ）は第７図の各部の波形を示す鴎、第９ｉ３ｄＭＯ
ｓダイナミックメモリーの他の実施例を示す構成図であ
る。 （１）・・・メモリセル、（２）・・・センスアンプ“
ｔｍ路、＋３）・・・ダミーセル、（４）・・・ビット
線、（５）・・・ワード線、（ｏし・ダミーワード線、
【７）・・−ＰＭ、（８）・・・セルプレート、（９）
・・・電源線、０１・・・ゲート酸化膜、（１す・・・
メモリ端子、轢・・・フィールド酸化［、圓・・・セル
フ゛レート篭圧コントロ〜ル回Ｖ＆ 、（１４ａ）〜（
１４０）・・・エンハンスメント型トフンジヌタ、（１
５ａ）・・・デグレッション撤トランジヌタ、 （１
５１））・・・エンハンスメント型トランシ７り、ｔｌ
ｏａ）・・・抵抗素子、（１６１））・・・エンノ１ン
スメント型トランジスタ、ａη・・・Ｘデコーダ、ＩＪ
ｍ−０，ワード線ドライバ、θ９）・・・φＰＲ線、陵
、・、φＧ線、代理人 葛野信− 第４図 第５図 第６図 、！ ２ 第８図
イ金示す構成図、第２図はメモリセルの断面図、第８図
はこの発明に係るＭＯＳダイナミックメモリの一実施例
を示す構成図、第４図は第８図のセルブレー）電圧コン
トロール回路の一実施例を示す回路図、第５図は第８図
のセルプレート電圧コントロール回路の他の実施例を示
す回路図、第６図は第８図のセルグレート電圧コントロ
ール回路の更に他の実施例を示す回路図、第７図は第３
図の１本のワード線についての回路図、第８図（ａ）〜
（ｆ）は第７図の各部の波形を示す鴎、第９ｉ３ｄＭＯ
ｓダイナミックメモリーの他の実施例を示す構成図であ
る。 （１）・・・メモリセル、（２）・・・センスアンプ“
ｔｍ路、＋３）・・・ダミーセル、（４）・・・ビット
線、（５）・・・ワード線、（ｏし・ダミーワード線、
【７）・・−ＰＭ、（８）・・・セルプレート、（９）
・・・電源線、０１・・・ゲート酸化膜、（１す・・・
メモリ端子、轢・・・フィールド酸化［、圓・・・セル
フ゛レート篭圧コントロ〜ル回Ｖ＆ 、（１４ａ）〜（
１４０）・・・エンハンスメント型トフンジヌタ、（１
５ａ）・・・デグレッション撤トランジヌタ、 （１
５１））・・・エンハンスメント型トランシ７り、ｔｌ
ｏａ）・・・抵抗素子、（１６１））・・・エンノ１ン
スメント型トランジスタ、ａη・・・Ｘデコーダ、ＩＪ
ｍ−０，ワード線ドライバ、θ９）・・・φＰＲ線、陵
、・、φＧ線、代理人 葛野信− 第４図 第５図 第６図 、！ ２ 第８図
Claims (1)
- ワード線を行方向（あるいは列方向）に、ビット線を列
方向（あるいは行方向）に配置し、ワード線信号でセル
プレート電圧ｔ−ｍ電し、ワード線が選択駆動されてい
る時間内にそのセルグレートを再充電させる方式の１ト
ランジスタ形ダイナミツクメモリにおいて、前記セルプ
レート電圧コントロール回路が、ワード線の駆動端部あ
るいは駆動端部と終端部に配置されたことを特徴とする
ＭＯＳダイナミックメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161497A JPS5862892A (ja) | 1981-10-08 | 1981-10-08 | Ｍｏｓダイナミツクメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161497A JPS5862892A (ja) | 1981-10-08 | 1981-10-08 | Ｍｏｓダイナミツクメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862892A true JPS5862892A (ja) | 1983-04-14 |
Family
ID=15736187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161497A Pending JPS5862892A (ja) | 1981-10-08 | 1981-10-08 | Ｍｏｓダイナミツクメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862892A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261099A (ja) * | 1984-06-07 | 1985-12-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH02238660A (ja) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| US6717880B2 (en) | 2001-12-24 | 2004-04-06 | Hynix Semiconductor Inc | Current reducing device in sense amplifier over driver scheme of semiconductor memory chips and its method |
-
1981
- 1981-10-08 JP JP56161497A patent/JPS5862892A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261099A (ja) * | 1984-06-07 | 1985-12-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH02238660A (ja) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| US6717880B2 (en) | 2001-12-24 | 2004-04-06 | Hynix Semiconductor Inc | Current reducing device in sense amplifier over driver scheme of semiconductor memory chips and its method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3091687B2 (ja) | センス増幅回路 | |
| EP0121217B1 (en) | Output buffer circuit | |
| US4601017A (en) | Semiconductor memory device having active pull-up circuits | |
| EP0301588B1 (en) | Semiconductor memory device | |
| US4593382A (en) | MOS dynamic memory device | |
| EP0220721B1 (en) | Sense or differential amplifier circuit | |
| EP0405055A2 (en) | Precharge architecture of integrated memories | |
| EP0223784B1 (en) | Dynamic memory with increased date retention time | |
| EP0598400A2 (en) | Semiconductor memory device | |
| US4635229A (en) | Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit | |
| JPS5862893A (ja) | Ｍｏｓダイナミツクメモリ | |
| JPS6173300A (ja) | 半導体記憶装置 | |
| KR20040034162A (ko) | 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치 | |
| EP0373672B1 (en) | Semiconductor memory circuit having an improved restoring control circuit | |
| US5673219A (en) | Apparatus and method for reducing leakage current in a dynamic random access memory | |
| US4785423A (en) | Current limited epld array | |
| KR910007740B1 (ko) | 비트라인 안정화를 위한 전원전압 추적회로 | |
| US4360901A (en) | Decoder circuit for semiconductor memory | |
| JPS5862892A (ja) | Ｍｏｓダイナミツクメモリ | |
| EP0188956B1 (en) | Cmos rom data select circuit | |
| JP2683176B2 (ja) | 読出し専用記憶装置 | |
| JPS5870490A (ja) | Ｍｏｓダイナミツクメモリ | |
| EP0228266A2 (en) | Semiconductor memory device | |
| US5708615A (en) | Semiconductor memory device with reduced current consumption during precharge and reading periods | |
| JPH08241588A (ja) | ダイナミック型半導体記憶装置 |