JPS5860493A - 不揮発性アナログメモリ - Google Patents
不揮発性アナログメモリInfo
- Publication number
- JPS5860493A JPS5860493A JP56159736A JP15973681A JPS5860493A JP S5860493 A JPS5860493 A JP S5860493A JP 56159736 A JP56159736 A JP 56159736A JP 15973681 A JP15973681 A JP 15973681A JP S5860493 A JPS5860493 A JP S5860493A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- analog
- drift
- heat treatment
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は不揮発性アナログメモリに関し、特Ｉこ記憶せ
しめたアナログ情報の安定化を目的としている。
しめたアナログ情報の安定化を目的としている。
アナログ情報を記憶しその内容を電源が切られた後も消
失しｒ、Ｈい不揮発性アナログメモリの代表的Ｐものと
して、フローティングゲート構造が挙げられる。このフ
ローティングゲート型のメモリ素子の構造を第１図番こ
示す。同図番こ於て、（１）は−導電型半導体基板１例
えばＰ型のシリコン基板で。
失しｒ、Ｈい不揮発性アナログメモリの代表的Ｐものと
して、フローティングゲート構造が挙げられる。このフ
ローティングゲート型のメモリ素子の構造を第１図番こ
示す。同図番こ於て、（１）は−導電型半導体基板１例
えばＰ型のシリコン基板で。
Ｎ弔のソース領域（２）並びにドレイン領域（３１を有
している。（４）はこれ等の両頭域＋２１ （３１間の
ゲート領域（５）１こ設けられたフローティングゲート
で、その名の通り絶縁膜（６）中に埋設されている。（
７）はこのフローティングゲート（４）上に設けたゲー
ト電極である。
している。（４）はこれ等の両頭域＋２１ （３１間の
ゲート領域（５）１こ設けられたフローティングゲート
で、その名の通り絶縁膜（６）中に埋設されている。（
７）はこのフローティングゲート（４）上に設けたゲー
ト電極である。
斯る構造のメモリ素子の７０−ティングゲート（４）ｉ
こ電子を注入したり、或いは逆にフローティングゲート
（４）から電、子を放出せしめる事に依って。
こ電子を注入したり、或いは逆にフローティングゲート
（４）から電、子を放出せしめる事に依って。
メモリ素子の閾値電圧が変化し、その変化は注入放出電
子量に依存している。従ってこの電子量を適当に設定す
る事に依ってアナログ情報を記憶せしめる事が出来る。
子量に依存している。従ってこの電子量を適当に設定す
る事に依ってアナログ情報を記憶せしめる事が出来る。
一般番ここのような不揮発性アナログメモリのアナログ
情報保持特性は、第２図番こ示す如く、書き込み直後、
即ちｒ４値設定直後番こ急激に変化する初期ドリフト（
ＤＩ）とその後長期間ｌこ亘って除々Ｉこ変化する長期
ドリフ） （ＤＬ）かある事が確認されている。これ等
のドリフト値は、第６図に示す通電回路でドレイン電流
を４００μＡ通した場合。
情報保持特性は、第２図番こ示す如く、書き込み直後、
即ちｒ４値設定直後番こ急激に変化する初期ドリフト（
ＤＩ）とその後長期間ｌこ亘って除々Ｉこ変化する長期
ドリフ） （ＤＬ）かある事が確認されている。これ等
のドリフト値は、第６図に示す通電回路でドレイン電流
を４００μＡ通した場合。
７０℃の周囲温度で１０４ 時間後、−ｉ５ｍＶ程度で
ある。ドレイン電流を変化させてもこのような傾向を示
す事が確認されている。
ある。ドレイン電流を変化させてもこのような傾向を示
す事が確認されている。
アナログメモリの場合、ディジタルメモリと異ってこの
ような閾値電圧の長期ｌこ亘る変化が記憶されたアナロ
グ情報の劣化Ｉこつながるため、このドリフトを出来る
だけ少くする事、即ち良好な保持特性が要求される。
ような閾値電圧の長期ｌこ亘る変化が記憶されたアナロ
グ情報の劣化Ｉこつながるため、このドリフトを出来る
だけ少くする事、即ち良好な保持特性が要求される。
本発明はこの要求を満すべく為されたものであり、以Ｆ
に詳述する。
に詳述する。
第６図−こ示した回路で、一定の出力（Ｖｏｕｔ）が得
られるようｌこメモリ素子にアナログ情報を書き込み、
室温から６０℃程度の温雰囲気中ζこ放置して出力（Ｖ
ｏｕｔ） の変化を測定すると、下表の如くであった
。
られるようｌこメモリ素子にアナログ情報を書き込み、
室温から６０℃程度の温雰囲気中ζこ放置して出力（Ｖ
ｏｕｔ） の変化を測定すると、下表の如くであった
。
以丁＃白
この表から分かる事は前のメモリ状態より出力（Ｖｏｕ
ｔ） が大きくなる様な情報を記憶せしめると、初期
ドリフトは負方向を示し、逆にｆｎｌのメモリ状態より
出力（Ｖｏｕｔ） が小さくなる情報を記憶せしめる
と初期ドリフトは正方向を示し、そのドリフト量は第４
図１こ示す如く、前のメモリの状態と記憶せしめる情報
との差嘉こ関係している。即ちその差が少い程ドリフト
普は少く、大きくなればなる程、ドリフト量は増加する
傾向を示す。
ｔ） が大きくなる様な情報を記憶せしめると、初期
ドリフトは負方向を示し、逆にｆｎｌのメモリ状態より
出力（Ｖｏｕｔ） が小さくなる情報を記憶せしめる
と初期ドリフトは正方向を示し、そのドリフト量は第４
図１こ示す如く、前のメモリの状態と記憶せしめる情報
との差嘉こ関係している。即ちその差が少い程ドリフト
普は少く、大きくなればなる程、ドリフト量は増加する
傾向を示す。
そこで所望の情報を記憶せしめた直後に大気中に於て６
０℃、１６時間程度の熱処理を施すと。
０℃、１６時間程度の熱処理を施すと。
初期ドリフトはｍＪのメモリ状態の如何番こ拘らず、′
＠５図の実線で示すように大巾−こ減少している。
＠５図の実線で示すように大巾−こ減少している。
第５図の破線が同じようｌこ情＠を書き込んだだけで熱
処理を施さなかった場合を示しており、その差は顕著で
ある。
処理を施さなかった場合を示しており、その差は顕著で
ある。
このように熱処理を施す事に依って初期ドリフトが減少
する理由は詳らかではないが１発明者の考察に依れば、
熱処理を施さない場合、７０−ティングゲートに注入さ
れた電子が余々に放出され。
する理由は詳らかではないが１発明者の考察に依れば、
熱処理を施さない場合、７０−ティングゲートに注入さ
れた電子が余々に放出され。
その放出電子が初期ドリフト番ごつｒｊがるのであるが
１本発明のような熱処理を施す事ｌこ依ってフローティ
ングゲートの電子がゲート石橋を介して外部回路に急激
に放出されてしまうので、アナログ情報の保持特性が向
上するものと考えられる。
１本発明のような熱処理を施す事ｌこ依ってフローティ
ングゲートの電子がゲート石橋を介して外部回路に急激
に放出されてしまうので、アナログ情報の保持特性が向
上するものと考えられる。
また上述した熱処理の結果、長期ドリフトも第６図に示
す如くかなりの改善が見られる。即ち第６図に於て実線
は１００℃で５５０時間の熱処理を施した場合、破線は
８０℃で２００時間の熱処理、一点鎖線は熱処理なしの
場合である。
す如くかなりの改善が見られる。即ち第６図に於て実線
は１００℃で５５０時間の熱処理を施した場合、破線は
８０℃で２００時間の熱処理、一点鎖線は熱処理なしの
場合である。
本発明は以上の説明から明らかな如く、フローティング
ゲート構造のアナログメモリ素子ｌこアナログ情報を書
き込んだ後番こ大気中に於ける熱処理を施しているので
、記憶情報の初期ドリフトは勿論の事、長期間に亘るド
リフトも大巾ｌこ減少し。
ゲート構造のアナログメモリ素子ｌこアナログ情報を書
き込んだ後番こ大気中に於ける熱処理を施しているので
、記憶情報の初期ドリフトは勿論の事、長期間に亘るド
リフトも大巾ｌこ減少し。
アナログ情報の記憶内容の劣化が僅かとなり、高品質の
アナログ情報を長期に亘って保持する事が出来る。
アナログ情報を長期に亘って保持する事が出来る。
！１図はアナログメモリ素子の構成を示す断面図、＠２
図はそのドリフト状態を示す曲線口、＠３図１は通電回
路図、第４図は前のメモリの状態とドリフト量との関係
曲線図、第５図は本発明に依るメモリと従来メモリとの
初期ドリフト曲線図。 ＠６図は長期ドリフトの曲線図であって、（２）はソー
ス領域、（３１はドレイン領域、（４ｊはフローティン
グゲート、＋５１はゲート領域、を夫々示している。 第１図 第２図 イ系時時Ｍ （４Ｆ、５ ） 第３図 一工 第４図 ネえ１時Ｍ （時周ン
図はそのドリフト状態を示す曲線口、＠３図１は通電回
路図、第４図は前のメモリの状態とドリフト量との関係
曲線図、第５図は本発明に依るメモリと従来メモリとの
初期ドリフト曲線図。 ＠６図は長期ドリフトの曲線図であって、（２）はソー
ス領域、（３１はドレイン領域、（４ｊはフローティン
グゲート、＋５１はゲート領域、を夫々示している。 第１図 第２図 イ系時時Ｍ （４Ｆ、５ ） 第３図 一工 第４図 ネえ１時Ｍ （時周ン
Claims (1)
- １）ソース領域と、ドレイン領域と、これ等の両領域間
のゲート領域ζこ設けたフローティングゲートとから成
るメモリ素子を備え、該メモリ素子のフローティングゲ
ートＩこ対して電子を注入放出せしめその注入放出せし
めた電子の量に応じてアナログ情報を記憶せしめる不揮
発性アナログメモリ番こ於て、上記フローティングゲー
トに対して所望量の電子の注入放出をせしめた後に、大
気中Ｉこ於て熱処理を施して記憶せしめたアナログ情報
の安定化を図った不揮発性アナログメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159736A JPS5860493A (ja) | 1981-10-06 | 1981-10-06 | 不揮発性アナログメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159736A JPS5860493A (ja) | 1981-10-06 | 1981-10-06 | 不揮発性アナログメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860493A true JPS5860493A (ja) | 1983-04-09 |
Family
ID=15700141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159736A Pending JPS5860493A (ja) | 1981-10-06 | 1981-10-06 | 不揮発性アナログメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860493A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268798A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 画像メモリ素子 |
| US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5293560A (en) * | 1988-06-08 | 1994-03-08 | Eliyahou Harari | Multi-state flash EEPROM system using incremental programing and erasing methods |
| US5963480A (en) * | 1988-06-08 | 1999-10-05 | Harari; Eliyahou | Highly compact EPROM and flash EEPROM devices |
| US8040727B1 (en) | 1989-04-13 | 2011-10-18 | Sandisk Corporation | Flash EEprom system with overhead data stored in user data sectors |
-
1981
- 1981-10-06 JP JP56159736A patent/JPS5860493A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568439A (en) * | 1988-06-08 | 1996-10-22 | Harari; Eliyahou | Flash EEPROM system which maintains individual memory block cycle counts |
| US5642312A (en) * | 1988-06-08 | 1997-06-24 | Harari; Eliyahou | Flash EEPROM system cell array with more than two storage states per memory cell |
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5293560A (en) * | 1988-06-08 | 1994-03-08 | Eliyahou Harari | Multi-state flash EEPROM system using incremental programing and erasing methods |
| US5434825A (en) * | 1988-06-08 | 1995-07-18 | Harari; Eliyahou | Flash EEPROM system cell array with more than two storage states per memory cell |
| US5544118A (en) * | 1988-06-08 | 1996-08-06 | Harari; Eliyahou | Flash EEPROM system cell array with defect management including an error correction scheme |
| US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
| US5583812A (en) * | 1988-06-08 | 1996-12-10 | Harari; Eliyahou | Flash EEPROM system cell array with more than two storage states per memory cell |
| US5963480A (en) * | 1988-06-08 | 1999-10-05 | Harari; Eliyahou | Highly compact EPROM and flash EEPROM devices |
| US5712819A (en) * | 1988-06-08 | 1998-01-27 | Harari; Eliyahou | Flash EEPROM system with storage of sector characteristic information within the sector |
| US5835415A (en) * | 1988-06-08 | 1998-11-10 | Harari; Eliyahou | Flash EEPROM memory systems and methods of using them |
| US5862081A (en) * | 1988-06-08 | 1999-01-19 | Harari; Eliyahou | Multi-state flash EEPROM system with defect management including an error correction scheme |
| US5909390A (en) * | 1988-06-08 | 1999-06-01 | Harari; Eliyahou | Techniques of programming and erasing an array of multi-state flash EEPROM cells including comparing the states of the cells to desired values |
| JPH0268798A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 画像メモリ素子 |
| US8040727B1 (en) | 1989-04-13 | 2011-10-18 | Sandisk Corporation | Flash EEprom system with overhead data stored in user data sectors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115914A (en) | Electrically erasable non-volatile semiconductor memory | |
| JPS6313353B2 (ja) | ||
| JPS62502644A (ja) | メモリー・セル | |
| JPS5696854A (en) | Semiconductor memory device | |
| JPS5860493A (ja) | 不揮発性アナログメモリ | |
| JP2000077546A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JPH0567789A (ja) | 不揮発性記憶装置及びその製造方法 | |
| JPS6336573A (ja) | 処理選択可能温度係数を持った電流源 | |
| JPS5791561A (en) | Semiconductor non-volatile memory device and manufacture therefor | |
| JPH02159071A (ja) | 不揮発性半導体記憶素子 | |
| JPS6439058A (en) | Manufacture of semiconductor device | |
| JPS6178169A (ja) | 半導体記憶装置 | |
| JPS55157253A (en) | Mos semiconductor integrated circuit | |
| JPS6037778A (ja) | Ｍｏｓ不輝発性メモリセル | |
| KR980006399A (ko) | 불휘발성 반도체 메모리 장치의 소거방법 | |
| JPH02125470A (ja) | 半導体不揮発性メモリ | |
| JPS5969973A (ja) | 半導体装置 | |
| JPS57102073A (en) | Semiconductor memory and manufacture thereof | |
| JPS57180182A (en) | Semiconductor involatile memory device | |
| JP2512589Y2 (ja) | 半導体不揮発性記憶装置 | |
| JPS605569A (ja) | 不揮発性半導体メモリ | |
| JPS593976A (ja) | 半導体不揮発性メモリの製造方法 | |
| KR950011652B1 (ko) | 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조 방법 | |
| JPH05259272A (ja) | 半導体装置 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 |