JPS5858750A - フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤ - Google Patents
フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤInfo
- Publication number
- JPS5858750A JPS5858750A JP56158398A JP15839881A JPS5858750A JP S5858750 A JPS5858750 A JP S5858750A JP 56158398 A JP56158398 A JP 56158398A JP 15839881 A JP15839881 A JP 15839881A JP S5858750 A JPS5858750 A JP S5858750A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- semiconductor element
- lead
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフィルムキャリヤおよび半導体素子を接続した
フィルムキャリヤに＠−ｆるｎ従来、ケースとＩＣの接
続はワイヤボンディングによってなされてきたが、この
ワイヤボンディングは不貞的に一点一点の接続法である
ため、接萩の自励化が進んだ現任においてもＩＣ組立工
程の中で大きな割合を占め組立コスト低減の大きなポイ
ントとなっている。史ｉｃｌ、８１化に％Ｉ、ｎｌｃ端
子数が多くなるとこの問題は更に重要になると共に、ワ
イヤボンディングの加工精度がテップの多端子化にとも
ない求められる寸法精度について行かれなくなってきて
いる。この問題の解決の一方法としてフィルムキャリヤ
方式が注目されてきている。
フィルムキャリヤに＠−ｆるｎ従来、ケースとＩＣの接
続はワイヤボンディングによってなされてきたが、この
ワイヤボンディングは不貞的に一点一点の接続法である
ため、接萩の自励化が進んだ現任においてもＩＣ組立工
程の中で大きな割合を占め組立コスト低減の大きなポイ
ントとなっている。史ｉｃｌ、８１化に％Ｉ、ｎｌｃ端
子数が多くなるとこの問題は更に重要になると共に、ワ
イヤボンディングの加工精度がテップの多端子化にとも
ない求められる寸法精度について行かれなくなってきて
いる。この問題の解決の一方法としてフィルムキャリヤ
方式が注目されてきている。
従来、フィルムキャリヤ牛導体装置の組立ては、あらか
じめフィルムキャリヤの外部端子となるべき端子部が＃
１ぼ均一に配列されたリード部を、これに対応して拘−
に配列された電極層子を有するパッケージ端子や基板−
子に熱圧層法などで接続していた。しかしながらこのフ
ィルムキャリヤ牛導体装置を多ビン型にする場合、一般
に多ビン型半導体装置を搭載するパッケージはモリブデ
ン・マンガンやタングステンなどの焼結金属を配線層と
してお夛、かつメタライズ層は薄いために、導通抵抗が
極めて大き（なや、フィルムキャリヤ型牛導体装置が本
来有している電気特性を発揮できないＯ これらの欠点を改良するため不出−人はさきに％願昭５
６−２５８２３号によりエリアアレイ外部届子を有する
フィルムキャリヤにつき出願した。
じめフィルムキャリヤの外部端子となるべき端子部が＃
１ぼ均一に配列されたリード部を、これに対応して拘−
に配列された電極層子を有するパッケージ端子や基板−
子に熱圧層法などで接続していた。しかしながらこのフ
ィルムキャリヤ牛導体装置を多ビン型にする場合、一般
に多ビン型半導体装置を搭載するパッケージはモリブデ
ン・マンガンやタングステンなどの焼結金属を配線層と
してお夛、かつメタライズ層は薄いために、導通抵抗が
極めて大き（なや、フィルムキャリヤ型牛導体装置が本
来有している電気特性を発揮できないＯ これらの欠点を改良するため不出−人はさきに％願昭５
６−２５８２３号によりエリアアレイ外部届子を有する
フィルムキャリヤにつき出願した。
すなわち第１図に示すようにフィルムキャリヤ１の中央
部には半導体素子２の取付けのため開孔部７が設けられ
ている。リード部／に接触する端子用の導体金属膜は開
孔部の外側に１列でなく２列に設けられ、それぞれリー
ドを辿して中央の開孔部のリードフィンガー全形成して
いる。また導体金属膜にはリードビンの挿入孔があけら
れている。たとえば中央の開孔部に近い位置にリードビ
ン挿入孔５′を持つ導体金属膜５があジリード３′を通
しリードフィンガーＣにつながジ、また開孔部よシ遠い
位置にビン挿入孔４′を持つ導体金属Ｍ４があジリード
３を通してリードフィンガー６につながっている。以下
同様圧して各方向共に２列に導体金属膜が形成されてお
ｐｌそのためリードビン間隔がとり易くなると共に、リ
ードの抵抗もすくなくすることができ実装の小型化に有
利となっているＯまた１６はガイドビン用の開孔である
。
部には半導体素子２の取付けのため開孔部７が設けられ
ている。リード部／に接触する端子用の導体金属膜は開
孔部の外側に１列でなく２列に設けられ、それぞれリー
ドを辿して中央の開孔部のリードフィンガー全形成して
いる。また導体金属膜にはリードビンの挿入孔があけら
れている。たとえば中央の開孔部に近い位置にリードビ
ン挿入孔５′を持つ導体金属膜５があジリード３′を通
しリードフィンガーＣにつながジ、また開孔部よシ遠い
位置にビン挿入孔４′を持つ導体金属Ｍ４があジリード
３を通してリードフィンガー６につながっている。以下
同様圧して各方向共に２列に導体金属膜が形成されてお
ｐｌそのためリードビン間隔がとり易くなると共に、リ
ードの抵抗もすくなくすることができ実装の小型化に有
利となっているＯまた１６はガイドビン用の開孔である
。
第２図は上記フィルムキャリヤの一部断面図を示す図に
おいて２１は絶縁フィルム、７は半導体素子取付用開孔
部、６は素子接続用のリードフィンガーである。リード
ビン用開孔部が断面に４１固あられれている−）列につ
き説明する。すなわち半導体素子取付用の開孔部７に対
し対称に絶縁フィルム２１に内［Ｋ９．９’外＠に８．
．８’の開孔部がリード部／の径より大きく設けられそ
の上の導体金ＭＩｌｕ２２にはリード部／の径に近い開
孔部４Ａ′。
おいて２１は絶縁フィルム、７は半導体素子取付用開孔
部、６は素子接続用のリードフィンガーである。リード
ビン用開孔部が断面に４１固あられれている−）列につ
き説明する。すなわち半導体素子取付用の開孔部７に対
し対称に絶縁フィルム２１に内［Ｋ９．９’外＠に８．
．８’の開孔部がリード部／の径より大きく設けられそ
の上の導体金ＭＩｌｕ２２にはリード部／の径に近い開
孔部４Ａ′。
４“′、５′、５＃が設けられている。この場合４個づ
つの開孔部は同じ大きさである。
つの開孔部は同じ大きさである。
第３図は第２図のフィルムキャリヤを使った半導体装置
の組立＃Ｔ面図である。フイルムキャリャＹの開孔部の
リードフィンガー６には半導体素子２が接続される。こ
のフィルムキャリヤはステムに設けられたリードビン１
２ 、１２’ 、 １３ 、１３’のそれぞれに挿入さ
れ、銀ペーストや早出のような導体接着剤１５により導
体金属膜と接続される０このとき絶縁フィルムの開孔が
比較的に大きいので導体金属膜の下面にも接着剤が付増
し強固に固定される。また半導体素子はｇｆｃ着剤１４
によりステム１１に固定され、その後表面は樹脂１７に
より保護されると製品は完成し、前記したような問題点
は大いに改善できた。
の組立＃Ｔ面図である。フイルムキャリャＹの開孔部の
リードフィンガー６には半導体素子２が接続される。こ
のフィルムキャリヤはステムに設けられたリードビン１
２ 、１２’ 、 １３ 、１３’のそれぞれに挿入さ
れ、銀ペーストや早出のような導体接着剤１５により導
体金属膜と接続される０このとき絶縁フィルムの開孔が
比較的に大きいので導体金属膜の下面にも接着剤が付増
し強固に固定される。また半導体素子はｇｆｃ着剤１４
によりステム１１に固定され、その後表面は樹脂１７に
より保護されると製品は完成し、前記したような問題点
は大いに改善できた。
しかるに絶縁フィルムは肩磯物フィルムで熱膨張係数が
大きく温度変化に対し伸縮する。またリードビンもＱ、
５ｎｙ５程度の細い−が使われると共にパターンも細か
く複雑になってきているのでステムに固定されているリ
ードビンに痛子部の開孔部を合せて挿入することＶまむ
ずかしく作業工数を増大させると共にリードビンの変形
や導体金属族の損傷を来すおそれが大である。本発明は
以上の問題点に対処してなされたもので、エリアアレイ
外部端子を有するフィルムキャリヤを使用して半導体装
置を組立てるにあたり、パッケージと端子ずれの補正を
フィルムキャリヤにて行なイ接続を容易ならしめたフィ
ルムキャリヤおよび半導体素子な接続したフィルムキャ
リヤを提供するにある。
大きく温度変化に対し伸縮する。またリードビンもＱ、
５ｎｙ５程度の細い−が使われると共にパターンも細か
く複雑になってきているのでステムに固定されているリ
ードビンに痛子部の開孔部を合せて挿入することＶまむ
ずかしく作業工数を増大させると共にリードビンの変形
や導体金属族の損傷を来すおそれが大である。本発明は
以上の問題点に対処してなされたもので、エリアアレイ
外部端子を有するフィルムキャリヤを使用して半導体装
置を組立てるにあたり、パッケージと端子ずれの補正を
フィルムキャリヤにて行なイ接続を容易ならしめたフィ
ルムキャリヤおよび半導体素子な接続したフィルムキャ
リヤを提供するにある。
すなわち本編１の発明の要旨は、絶縁フィルムのほぼ中
央部に半導体素子取付用の開孔部を有し・該開孔部の外
周には該開孔部から距離のことなる位′ｖＭ、Ｖｃ榎畝
のリードピン用の開孔部を備え、該開孔部の上に配置さ
れた導体金ＩＴ４ｄはリードピン用の開孔部を有し自己
−を通して上記半導体素子取付用開孔部に突出しリード
フィンガーを形成し、上記リードピン用に設けられた導
体金属族の開孔部の大きさがそのＦの絶縁フィルム開孔
部の大きさより小さく、かつ半導体素子取付用の開孔部
から遠く離れるに従い太きくなっていることを特徴とす
るフィルムキャリヤにある。
央部に半導体素子取付用の開孔部を有し・該開孔部の外
周には該開孔部から距離のことなる位′ｖＭ、Ｖｃ榎畝
のリードピン用の開孔部を備え、該開孔部の上に配置さ
れた導体金ＩＴ４ｄはリードピン用の開孔部を有し自己
−を通して上記半導体素子取付用開孔部に突出しリード
フィンガーを形成し、上記リードピン用に設けられた導
体金属族の開孔部の大きさがそのＦの絶縁フィルム開孔
部の大きさより小さく、かつ半導体素子取付用の開孔部
から遠く離れるに従い太きくなっていることを特徴とす
るフィルムキャリヤにある。
また本編２の発明の要旨は、絶縁フィルムのは
１ぼ中央部に半導体素子取付用の開孔部を有し、該開
孔部の外周には該開孔部から距離のことなる位置に４１
数のリードピン用の開孔部を鋪え、該開孔部の上に配置
された導体金属膜はリードピン用の開孔部を有し、配線
を通して上記半導体素子取付用開孔部に突出しリードフ
ィンガーを形成し、上記υフドビン用に設けられた導体
金属膜の開孔部の大きさがその下の絶縁フィルムの開孔
部の大きさより小さく、かつ導体金属族の開孔部および
絶縁フィルムの開孔部の大きさが半導体素子取付用の開
孔部から遠く離れるに従い大さくなっていることｔ−特
徴とするフィルムキャリヤにある。
１ぼ中央部に半導体素子取付用の開孔部を有し、該開
孔部の外周には該開孔部から距離のことなる位置に４１
数のリードピン用の開孔部を鋪え、該開孔部の上に配置
された導体金属膜はリードピン用の開孔部を有し、配線
を通して上記半導体素子取付用開孔部に突出しリードフ
ィンガーを形成し、上記υフドビン用に設けられた導体
金属膜の開孔部の大きさがその下の絶縁フィルムの開孔
部の大きさより小さく、かつ導体金属族の開孔部および
絶縁フィルムの開孔部の大きさが半導体素子取付用の開
孔部から遠く離れるに従い大さくなっていることｔ−特
徴とするフィルムキャリヤにある。
また本編３の発明の要旨は、絶線フィルムのほぼ中央部
に半導体素子取付用の開孔部を有し、該開孔部の外周に
は該開孔部から彫版のことなる位ｔＫ俵数のリードピン
用の開孔部全・−見、該開孔部の上に配置された導体金
属族はリードピン用の開孔部を有し配線を通して上記半
導体素子取付用開孔部に突出し半導体素子取付用のリー
ドフィンガーを形成し、上記リードピン用に設９アられ
た導体金ｓ４膜の開孔部の大きさがその下の絶縁フィル
ムの開孔部の大きさより小さく、かつ牛４俸素子増付用
開孔部から遠く離れるに従い大きくなっているフィルム
キャリヤに半導体素子を接続したことを特徴とする半導
体素子を接続したフィルムキャリヤにある。
に半導体素子取付用の開孔部を有し、該開孔部の外周に
は該開孔部から彫版のことなる位ｔＫ俵数のリードピン
用の開孔部全・−見、該開孔部の上に配置された導体金
属族はリードピン用の開孔部を有し配線を通して上記半
導体素子取付用開孔部に突出し半導体素子取付用のリー
ドフィンガーを形成し、上記リードピン用に設９アられ
た導体金ｓ４膜の開孔部の大きさがその下の絶縁フィル
ムの開孔部の大きさより小さく、かつ牛４俸素子増付用
開孔部から遠く離れるに従い大きくなっているフィルム
キャリヤに半導体素子を接続したことを特徴とする半導
体素子を接続したフィルムキャリヤにある。
また本編４の発明の要旨は、絶縁フィルムの＃ユぼ中央
部に半導体素子取付用の開孔部を有し、該開孔部の外周
には該開孔部から距離のことなる位置に俵数のリードピ
ン用の開孔部を備え、該開孔部の土に配置された導体金
属族はリードピン用の開孔部を有し配線全通して上記牛
得体素子取付用開孔部に突出し半導体素子取付用のリー
ドフィンガーを形成し、上記リードピン用に設けられた
導体金属膜の開孔部の大きさがその下の絶縁フィルムの
開孔部の大きさより小さく、かつ＃４座金属膜の開孔部
および絶縁フィルムの開孔部の大きさが半導体素子取付
用の開孔部から遠く離れるに従い大きくなっているフィ
ルキャリヤに半導体素子を接続したことを特徴とする半
導体素子を接続したフィルムキャリヤにある０ 以丁図面を参照し本発明の詳細な説明 第４図は本絹１の発明の一実施例Ｖζよるフィルムキャ
リヤの断面図である。図において２１はフィルムキャリ
ヤの絶縁フィルム、２２は絶縁フィルム上の導体金１ｉ
膜、２７は半導体素子潅付用の絶縁フィルムに設けられ
た開孔部、２６はリードフィンガー、２９．２９’、２
８．２８’は絶縁フィルムに設けられたリードピン用の
開孔部で２９．２９’ｉよ半導体素子取付用の開孔部に
近い開孔部、２８．２８’は遠い開孔部であ乞。第４図
の絶縁フィルムの開孔部の大きさは何れもリードピンの
直径に対し十分大きくとられており、この場合大きさは
遠近による差はなく一定である０これに対し導体金Ｍ膜
のリードピン用開孔部２５．２５’、２４．１４’のう
ち内側の２５．２５’は外側の２４．２４’より小さく
すなわち半導体素子取付用開孔部からＡく離れた開孔部
根太きく設けられている。このように形成されたフィル
ムキャリヤを使って半導体装置を形成する場合につき説
明する。第５図は渠４図の本絹１の発明の−Ｘｓ例のフ
ィルムキャリヤヲ菱用して組立てた半導体装置の断面図
である。図において２３はステムでフィルムキャリヤの
開孔部に応じた位置に約０．５１１１戸のり−ドピン３
２．３２’、３３゜３３′が固定設置されている。また
半導体素子取付位置に対応するステム表面には素子が入
る凹部３０が形成されている。組立てに先立ち縞３図に
よるフィルムキャリヤの素子取付部に牛導坏累子２をと
シつける。組立にあたっては第１図に示したようなガイ
トビ／１６を基準ＷＣしてリードピンにフィルムキャリ
ヤの開孔部を挿入するのが普通であるが、従来のリード
ビ／に近い径の開孔部が設けられているときは前にのべ
たとおりフィルムキャリヤの熱膨張による変形によりリ
ードビ／と開孔部の位置がずれ、そのだめ組立が困難で
あったが、第４１の不編１の発明の実施日Ｑてよるフィ
ルムキャリアでは絶縁フィルムの開孔部は２８．２８’
、２９．２９′共にリードピンに対し十分大きく設定さ
れているので位置ずれは十分吸収できる。また導体金属
膜の開孔部は２４．＞２５ 、２４’） ２５’の関係
、すなわち半導体索子琳付用開孔部２７より遠く離れ・
るに従い大きく設けられ、位置ずれの大きい部分が大き
いため規定寸法のリードビ／に対しフィルムキャリヤの
開孔部の位置ずれは十分吸収できり−ドビンに容易［フ
ィルムキャリヤの開孔部を挿入することができる。
部に半導体素子取付用の開孔部を有し、該開孔部の外周
には該開孔部から距離のことなる位置に俵数のリードピ
ン用の開孔部を備え、該開孔部の土に配置された導体金
属族はリードピン用の開孔部を有し配線全通して上記牛
得体素子取付用開孔部に突出し半導体素子取付用のリー
ドフィンガーを形成し、上記リードピン用に設けられた
導体金属膜の開孔部の大きさがその下の絶縁フィルムの
開孔部の大きさより小さく、かつ＃４座金属膜の開孔部
および絶縁フィルムの開孔部の大きさが半導体素子取付
用の開孔部から遠く離れるに従い大きくなっているフィ
ルキャリヤに半導体素子を接続したことを特徴とする半
導体素子を接続したフィルムキャリヤにある０ 以丁図面を参照し本発明の詳細な説明 第４図は本絹１の発明の一実施例Ｖζよるフィルムキャ
リヤの断面図である。図において２１はフィルムキャリ
ヤの絶縁フィルム、２２は絶縁フィルム上の導体金１ｉ
膜、２７は半導体素子潅付用の絶縁フィルムに設けられ
た開孔部、２６はリードフィンガー、２９．２９’、２
８．２８’は絶縁フィルムに設けられたリードピン用の
開孔部で２９．２９’ｉよ半導体素子取付用の開孔部に
近い開孔部、２８．２８’は遠い開孔部であ乞。第４図
の絶縁フィルムの開孔部の大きさは何れもリードピンの
直径に対し十分大きくとられており、この場合大きさは
遠近による差はなく一定である０これに対し導体金Ｍ膜
のリードピン用開孔部２５．２５’、２４．１４’のう
ち内側の２５．２５’は外側の２４．２４’より小さく
すなわち半導体素子取付用開孔部からＡく離れた開孔部
根太きく設けられている。このように形成されたフィル
ムキャリヤを使って半導体装置を形成する場合につき説
明する。第５図は渠４図の本絹１の発明の−Ｘｓ例のフ
ィルムキャリヤヲ菱用して組立てた半導体装置の断面図
である。図において２３はステムでフィルムキャリヤの
開孔部に応じた位置に約０．５１１１戸のり−ドピン３
２．３２’、３３゜３３′が固定設置されている。また
半導体素子取付位置に対応するステム表面には素子が入
る凹部３０が形成されている。組立てに先立ち縞３図に
よるフィルムキャリヤの素子取付部に牛導坏累子２をと
シつける。組立にあたっては第１図に示したようなガイ
トビ／１６を基準ＷＣしてリードピンにフィルムキャリ
ヤの開孔部を挿入するのが普通であるが、従来のリード
ビ／に近い径の開孔部が設けられているときは前にのべ
たとおりフィルムキャリヤの熱膨張による変形によりリ
ードビ／と開孔部の位置がずれ、そのだめ組立が困難で
あったが、第４１の不編１の発明の実施日Ｑてよるフィ
ルムキャリアでは絶縁フィルムの開孔部は２８．２８’
、２９．２９′共にリードピンに対し十分大きく設定さ
れているので位置ずれは十分吸収できる。また導体金属
膜の開孔部は２４．＞２５ 、２４’） ２５’の関係
、すなわち半導体索子琳付用開孔部２７より遠く離れ・
るに従い大きく設けられ、位置ずれの大きい部分が大き
いため規定寸法のリードビ／に対しフィルムキャリヤの
開孔部の位置ずれは十分吸収できり−ドビンに容易［フ
ィルムキャリヤの開孔部を挿入することができる。
すなわち２５の開孔部は素子取付部２７に近いため開孔
部に対する位置の変位はすくなくり−ドビン３３の径に
近い小さな開孔部でも挿入が可能である。ところが２４
の導体金属１１Ｉ、８は遠くはな扛ているため変位は大
きいが開孔部が大きいので神人出米４第５図ではリード
ピン３２が４体金ｔＳ＝２４の開孔部の右側によってい
るが仲人されておシ開孔部は接着剤３５により強固ｔｃ
侭ｄされている。すなわちフィルムキャリヤが膨漫又ｆ
′ｉ収縮により開孔部の位置ずれが生じても本発明では
変位に応じて開孔部が大きくされているので開孔部の範
囲内で調整可能である。また左１．ｊＪのリードピン３
３’ 、 ３２’ についても右側と同じ理由により
組立が容易にできる〇 なお本実施例によるフィルムキャリヤの絶縁フィルムの
開孔部は何れも同じ大きさであるが１ＱＪれも導体金属
膜の開孔部より大きくなっているのでリードピンの挿入
にあたっては位置ずれは十分吸収できると共に、導体金
属族の開孔部より大きいことは接層にあたり接着剤が導
体金属膜の裏面にも付着するので導体金属膜の両面とリ
ードピンは開孔部で一体化され良好な接続ができる。
部に対する位置の変位はすくなくり−ドビン３３の径に
近い小さな開孔部でも挿入が可能である。ところが２４
の導体金属１１Ｉ、８は遠くはな扛ているため変位は大
きいが開孔部が大きいので神人出米４第５図ではリード
ピン３２が４体金ｔＳ＝２４の開孔部の右側によってい
るが仲人されておシ開孔部は接着剤３５により強固ｔｃ
侭ｄされている。すなわちフィルムキャリヤが膨漫又ｆ
′ｉ収縮により開孔部の位置ずれが生じても本発明では
変位に応じて開孔部が大きくされているので開孔部の範
囲内で調整可能である。また左１．ｊＪのリードピン３
３’ 、 ３２’ についても右側と同じ理由により
組立が容易にできる〇 なお本実施例によるフィルムキャリヤの絶縁フィルムの
開孔部は何れも同じ大きさであるが１ＱＪれも導体金属
膜の開孔部より大きくなっているのでリードピンの挿入
にあたっては位置ずれは十分吸収できると共に、導体金
属族の開孔部より大きいことは接層にあたり接着剤が導
体金属膜の裏面にも付着するので導体金属膜の両面とリ
ードピンは開孔部で一体化され良好な接続ができる。
第６図は本絹２の発明の一実施例によるフィルムキャリ
ヤの断面図である。図においてフィルムキャリヤの絶縁
フィルム２１には第４図の場合と同様中心部に半導体素
子取付用開孔部２７と該開孔部の内側よりリードピン用
の開孔部２９’、２８“および２９”、 ２８”が設け
られておシ、第１の発明とことなりその大きさは２８”
〉２９Ｎおよび２８″〉２９′の関係になっている。す
なわちＩｅ縁フィルムの開孔部も素子取付開孔部よ！１
１遠くなるに従い大きく設けである。また導体金属族は
第１の発明と同じ＜２４“）２５’お↓び２４＃） ２
ｓ／／／の関係に形成されている０ しかも図面にも示されているように倒れの開孔部におい
ても絶縁フィルムの開孔部の方が導体金属膜の開孔部よ
り大きくあけられている。
ヤの断面図である。図においてフィルムキャリヤの絶縁
フィルム２１には第４図の場合と同様中心部に半導体素
子取付用開孔部２７と該開孔部の内側よりリードピン用
の開孔部２９’、２８“および２９”、 ２８”が設け
られておシ、第１の発明とことなりその大きさは２８”
〉２９Ｎおよび２８″〉２９′の関係になっている。す
なわちＩｅ縁フィルムの開孔部も素子取付開孔部よ！１
１遠くなるに従い大きく設けである。また導体金属族は
第１の発明と同じ＜２４“）２５’お↓び２４＃） ２
ｓ／／／の関係に形成されている０ しかも図面にも示されているように倒れの開孔部におい
ても絶縁フィルムの開孔部の方が導体金属膜の開孔部よ
り大きくあけられている。
このような構成によるときはフィルムキャリヤの膨張、
収縮によるリードビンとフィルムキャリヤの開孔部の位
置ずれによる組立て不能は防ぐことができると共に接着
剤による接層も確実にできる０特に紀１の発明とことな
９、絶縁フィルムの開孔部の大きさ管変化の程度に応じ
調節したためリードビンの固定はより確実にすることが
できる。
収縮によるリードビンとフィルムキャリヤの開孔部の位
置ずれによる組立て不能は防ぐことができると共に接着
剤による接層も確実にできる０特に紀１の発明とことな
９、絶縁フィルムの開孔部の大きさ管変化の程度に応じ
調節したためリードビンの固定はより確実にすることが
できる。
第７図は本編２の発明の他の実ｄ列によるフィルムキャ
リヤの平面図を示す。図においても半導体素子取付用開
孔部２７に対し例えば遠くにあるリードビン用の絶縁フ
ィルムおよび導体金属膜の［、部４２および４２′は点
くにるるそれらの４３および４３′より大きく設定され
ている。従って第６図でのべたものと同様な効果が得ら
れる０図において４４は絶縁フィルムの開孔部、４４は
導体金属膜の開孔部で４２．４２’の場合と逆の形を採
用しているが大きさの関係は前記したようＫｔ４たれて
いるので同様効果を得ることができるＯｌた４５，４５
’ は８角形および４角形の開孔部、その外側は双方共
に円形を採用しているが大きさの関係は前記したように
守られているので効果は同様に得られる。また絶縁フィ
ルムとして厚さ１２５μｉｎ、＋陥３５ｍのポリイミド
樹脂テープ（商品名カプトン）１ｒ用い導体金属膜とし
ては厚さ３５μｍの鋼／？３を用い成形後金メッキして
用いた。開孔部の大きさとしては素子取付用開孔部から
１段外関に離れるに従い１００μｍ大きくしたもの全周
いて組立全実施したところ十分目的を達成することがで
きた。なお絶縁フィルムとしてはポリイミドの他にポリ
エステルを使用することができる０また本編１および第
２の発明のフィルムキャリヤに半導体装置を全付層させ
れば本編３および第４の発明である半導体素子を接続し
たフィルムキャリヤが得られる。
リヤの平面図を示す。図においても半導体素子取付用開
孔部２７に対し例えば遠くにあるリードビン用の絶縁フ
ィルムおよび導体金属膜の［、部４２および４２′は点
くにるるそれらの４３および４３′より大きく設定され
ている。従って第６図でのべたものと同様な効果が得ら
れる０図において４４は絶縁フィルムの開孔部、４４は
導体金属膜の開孔部で４２．４２’の場合と逆の形を採
用しているが大きさの関係は前記したようＫｔ４たれて
いるので同様効果を得ることができるＯｌた４５，４５
’ は８角形および４角形の開孔部、その外側は双方共
に円形を採用しているが大きさの関係は前記したように
守られているので効果は同様に得られる。また絶縁フィ
ルムとして厚さ１２５μｉｎ、＋陥３５ｍのポリイミド
樹脂テープ（商品名カプトン）１ｒ用い導体金属膜とし
ては厚さ３５μｍの鋼／？３を用い成形後金メッキして
用いた。開孔部の大きさとしては素子取付用開孔部から
１段外関に離れるに従い１００μｍ大きくしたもの全周
いて組立全実施したところ十分目的を達成することがで
きた。なお絶縁フィルムとしてはポリイミドの他にポリ
エステルを使用することができる０また本編１および第
２の発明のフィルムキャリヤに半導体装置を全付層させ
れば本編３および第４の発明である半導体素子を接続し
たフィルムキャリヤが得られる。
以上説明したとおり、第１−第４の尾切によるフィルム
キャリヤを使用すれば、組立時に膨張や 、ｌ
収縮等による変形でステムのリードビン位置とフィルム
キャリヤの開孔部の位置ずれを補正することができ、組
立を容易にできるばかりでなく接続もＳ実に実施するこ
とができ特性の安定化に対しても効果を発揮できるもの
である０
キャリヤを使用すれば、組立時に膨張や 、ｌ
収縮等による変形でステムのリードビン位置とフィルム
キャリヤの開孔部の位置ずれを補正することができ、組
立を容易にできるばかりでなく接続もＳ実に実施するこ
とができ特性の安定化に対しても効果を発揮できるもの
である０
第１図は現在提案中のエリアアレイ外部端子を有するフ
ィルムキャリヤの説明用上面図、第２図は第１図のフィ
ルムキャリヤの要部断面図、第３図は第２図のフィルム
キャリヤを使った半導体装置の断面図、第４図は本編１
の発明の一実施例によるフィルムキャリヤの要部断面図
、゛第５図は編４図の本編１の発明の一実施例のフィル
ムキャリヤを使って組立てた半導体装置の貼面図、第６
図は本編２の発明の一実施例によるフィルムキャリヤの
要部断面図、第７図は本編２の発明の他の実施例による
フィルムキャリヤの平面図であるＯｌ、４１・・・・−
・フィルムキャリヤ、２・−・−・・半導体素子、３．
３′・・−・配線、４，５．２２ ・・・・・・４体金
属膜、４’ 、５’ 、４’ 、５’ 、４”、５“、
２４．２５．２４’、２５’、２４“、２５”、２５”
、４２’、４３’、４４’、４５’・・・・−・導体金
属膜開孔ｆｉ、６．２６・・・・・・リードフィンガー
、７．２７・・・・・・素子取付用開孔部、８．９．８
’ 、９’、 ２８．２９．２８’、２９’、４２．４
３．４４．４５・・・・−・絶縁フィルタ開孔部、１２
．１３．１２’、１３’、３２．３３．３２’、３３’
−ｍ−・・・リードビン、１４・・・・−・接着層、
１５．３５−・・・・接着剤、１６−・−・ガイドビン
、１７．３７−゛・・−・樹脂保１も２１・・・・・−
絶縁フイルム〇 ７ ＃ ／ 図 一＃−４面
ィルムキャリヤの説明用上面図、第２図は第１図のフィ
ルムキャリヤの要部断面図、第３図は第２図のフィルム
キャリヤを使った半導体装置の断面図、第４図は本編１
の発明の一実施例によるフィルムキャリヤの要部断面図
、゛第５図は編４図の本編１の発明の一実施例のフィル
ムキャリヤを使って組立てた半導体装置の貼面図、第６
図は本編２の発明の一実施例によるフィルムキャリヤの
要部断面図、第７図は本編２の発明の他の実施例による
フィルムキャリヤの平面図であるＯｌ、４１・・・・−
・フィルムキャリヤ、２・−・−・・半導体素子、３．
３′・・−・配線、４，５．２２ ・・・・・・４体金
属膜、４’ 、５’ 、４’ 、５’ 、４”、５“、
２４．２５．２４’、２５’、２４“、２５”、２５”
、４２’、４３’、４４’、４５’・・・・−・導体金
属膜開孔ｆｉ、６．２６・・・・・・リードフィンガー
、７．２７・・・・・・素子取付用開孔部、８．９．８
’ 、９’、 ２８．２９．２８’、２９’、４２．４
３．４４．４５・・・・−・絶縁フィルタ開孔部、１２
．１３．１２’、１３’、３２．３３．３２’、３３’
−ｍ−・・・リードビン、１４・・・・−・接着層、
１５．３５−・・・・接着剤、１６−・−・ガイドビン
、１７．３７−゛・・−・樹脂保１も２１・・・・・−
絶縁フイルム〇 ７ ＃ ／ 図 一＃−４面
Claims (1)
- 【特許請求の範囲】 （１） 絶縁フィルムの１１ぼ中央部Ｖこ半導体素子
取付用の開孔部を有し、ＴＱＩ開孔部の外周には該開孔
部から距離のことなる位置Ｖｃ＊ｅのリードビン用の開
孔部を備え、該開孔部の上に配置された導体金属膜はリ
ードビン用の開孔部を有し配線を通して上記半導体素子
取付用開孔部に突出しリードフィンガーを形成し、上記
リードビン用に設けられ良導体金属膜の開孔部の大きさ
がその下の絶縁フィルム開孔部の大きさより小さく、か
つ半導体素子取付用の開孔部から遠く離れるに従い大き
くなっていることを％値とするフィルムキャリヤ。 （２） 絶縁フィルムのほぼ中央部に牛導庫素子取付
用の開孔部を有し、該開孔部の外周には該開口部から距
離のことなる位置に複数のり−ドビン用の開孔部を備え
、鏡開孔部の上に配置された導体金属膜はリードビン用
の開孔部を有し、配線を通して上記半導体素子取付用開
孔部に突出しり７ドフインガーを形成し、上記リードビ
ン用に設けられた導体金Ｊ！４ｄの開孔部の大きさがそ
の下の絶縁フィルムの開孔部の大きさより小さく、かつ
導体金１！４膜の開孔部および絶縁フィルムの開孔部の
大きさが半導体累子増付用の開孔部から迷く離れるに従
込大きくなっていることｔ−特徴とするフィルムキャリ
ヤ。 （８） 絶縁フィルムのほぼ中央部に千尋体素子取付
用の開孔部を有し、該開孔部の外周には該開孔部から距
離のことなる位置に４ｉ数のリードビン用の開孔部を備
え、該開孔部の上に配置された導体金Ｉｆ４膜はリード
ビン用の開孔部を有し配＃′ｔ−通して上記半導体素子
取付用開孔部に突出し半導体素子取付用のリードフィン
ガーを形成し、上記り一ドビ／用に設けられた導体金属
膜の開孔部の大きさがその下の絶縁フィルムの開孔部の
大きさより小さく、かつ半導体水子取付用開孔部から遠
く離れるに従い大きくなっているフィルムキャリヤ（半
導体素子を接続したことを特徴とする半導体素子を接続
したフィルムキャリヤ。 （４）絶縁フィルムのほぼ中央部に半導体素子取付用の
開孔部を有し、該開孔部の外周には該開孔部から距離の
ことなる゛位置に複数のリードビン用の開孔部を備え、
該開孔部の上□に配置された導体金属膜はリードビン用
の開孔部を有し配線を通して上記半導体水子取付用開孔
部に突出し半導体素子取付用のリードフィンガーを形成
し、上ｄ己す−ドビン用に設けられた導体金属膜の開孔
部の大きさがその下の絶縁フィルムの開孔部の大きさよ
り小さく、かつ導体金属膜の開孔部および絶縁フィルム
の開孔部の大きさが半導体素子取付用の開孔部から遠く
離れるに従い大きくなっているフィルムキャリヤ（半導
体素子を接続したことを特徴とする半導体素子ｔ−接続
したフィルムキャリヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158398A JPS5858750A (ja) | 1981-10-05 | 1981-10-05 | フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158398A JPS5858750A (ja) | 1981-10-05 | 1981-10-05 | フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858750A true JPS5858750A (ja) | 1983-04-07 |
Family
ID=15670865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56158398A Pending JPS5858750A (ja) | 1981-10-05 | 1981-10-05 | フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837881A (en) * | 1986-12-02 | 1989-06-13 | Nissan Motor Co., Ltd. | Seat cushion with portions with different compression characteristics |
| JPH0346262A (ja) * | 1989-07-14 | 1991-02-27 | Nitto Denko Corp | 半導体装置 |
| JPH0498842A (ja) * | 1990-08-16 | 1992-03-31 | Nec Corp | 電子部品の実装構造 |
-
1981
- 1981-10-05 JP JP56158398A patent/JPS5858750A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837881A (en) * | 1986-12-02 | 1989-06-13 | Nissan Motor Co., Ltd. | Seat cushion with portions with different compression characteristics |
| JPH0346262A (ja) * | 1989-07-14 | 1991-02-27 | Nitto Denko Corp | 半導体装置 |
| JPH0498842A (ja) * | 1990-08-16 | 1992-03-31 | Nec Corp | 電子部品の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583597B2 (ja) | 集積回路装置パッケージ | |
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| US5399902A (en) | Semiconductor chip packaging structure including a ground plane | |
| US7148087B2 (en) | Electronic package having a folded flexible substrate and method of manufacturing the same | |
| JPH026225B2 (ja) | ||
| JPH0794551A (ja) | 半導体装置 | |
| US5218168A (en) | Leads over tab | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| US6340840B1 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| JPS5858750A (ja) | フイルムキヤリヤおよび半導体素子を接続したフイルムキヤリヤ | |
| JPH0642503B2 (ja) | 高密度集積回路の支持体とその製造方法 | |
| EP0499079A1 (en) | Electronic packaging with varying height connectors | |
| JPH11102989A (ja) | Ｂｇａ型半導体装置 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US5731962A (en) | Semiconductor device free from short-circuit due to resin pressure in mold | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| JP2782870B2 (ja) | リードフレーム | |
| JPH0582596A (ja) | リードフレーム | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JPH06101488B2 (ja) | 半導体装置 | |
| JPH0821673B2 (ja) | リードフレーム，これを用いた半導体装置およびその製造方法 | |
| JPH03119736A (ja) | リードフレーム，その製造方法およびこれを用いた半導体装置 |