JPS5858701B2 - How to start a microprocessor - Google Patents

How to start a microprocessor

Info

Publication number
JPS5858701B2
JPS5858701B2 JP7167278A JP7167278A JPS5858701B2 JP S5858701 B2 JPS5858701 B2 JP S5858701B2 JP 7167278 A JP7167278 A JP 7167278A JP 7167278 A JP7167278 A JP 7167278A JP S5858701 B2 JPS5858701 B2 JP S5858701B2
Authority
JP
Japan
Prior art keywords
memory
area
address
microprocessor
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7167278A
Other languages
Japanese (ja)
Other versions
JPS54161856A (en
Inventor
俊郎 平尾
護朗 浜野
克己 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7167278A priority Critical patent/JPS5858701B2/en
Publication of JPS54161856A publication Critical patent/JPS54161856A/en
Publication of JPS5858701B2 publication Critical patent/JPS5858701B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はマイクロプロセッサの起動方法、さらに詳シく
は、マイクロプロセッサのパワーオン(電源投入)直後
のRAM(ランダムアクセスメモリ)領域とROM(リ
ードオンリーメモリ)領域のメモリアドレス変換に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for starting up a microprocessor, and more particularly, to a method for starting up a microprocessor, and more particularly, to start up a microprocessor, and more particularly, to start up a microprocessor by starting up memory in a RAM (Random Access Memory) area and a ROM (Read Only Memory) area immediately after power-on of the microprocessor. It concerns address translation.

一般に、マイクロプロセッサのパワーオン後のスタート
アドレスはメモリ空間の最下位または最上位である場合
が多い。
Generally, the start address after a microprocessor is powered on is often the lowest or highest address in the memory space.

たとえば、パワーオン後のスタートアドレスがO番地で
あるような8ビツトマイクロプロセツサの場合、該プロ
セッサシステムの制御プログラムはROMの形でメモリ
アドレス0番地から格納されることが多い。
For example, in the case of an 8-bit microprocessor whose start address after power-on is address O, the control program for the processor system is often stored in a ROM starting from memory address zero.

しかし、割込み時の飛び先アドレスの格納アドレスが上
記ROM領域に存在し、かつ制御プログラムの途中で飛
び先アドレスを変更する場合、あるいはメモリアドレス
0番地からをRAM領域として使用する場合に、メモリ
空間内のRAM領域とROM領域の再配置を行なうこと
ができれば効率的なメモリ空間を構成することができる
However, if the storage address of the jump destination address at the time of an interrupt exists in the above ROM area and the jump destination address is changed in the middle of the control program, or if the memory address from address 0 is used as the RAM area, the memory space If the RAM area and ROM area within the memory can be rearranged, an efficient memory space can be constructed.

本発明は以上の点に鑑み、マイクロプロセッサのパワー
オン時に、メモリスタートアドレスを含むRAM領域と
マイクロプロセッサシステムの制御プログラムを含むR
OM領域のアドレスを入れ替えて制御プログラムを実行
させ、該プログラム中に上記RAM領域とROM領域の
アドレスを元に戻して通常のメモリ空間内でのプログラ
ムを続行させる方法を提供するものである。
In view of the above points, the present invention provides a RAM area containing a memory start address and a RAM area containing a control program for the microprocessor system when the microprocessor is powered on.
The present invention provides a method for executing a control program by exchanging the addresses of the OM area, and returning the addresses of the RAM area and ROM area during the program to continue the program in the normal memory space.

以下、本発明を図示の実施例に基いて説明する。Hereinafter, the present invention will be explained based on illustrated embodiments.

第1図は本発明の一実施例を説明するためのブロック図
であり、8ビツトマイクロプロセツサのメモリ領域変換
部を示したものである。
FIG. 1 is a block diagram for explaining one embodiment of the present invention, and shows a memory area conversion section of an 8-bit microprocessor.

メモリ容量は64にバイトで、メモリアクセスのための
アドレス信号線はABO〜AB15である。
The memory capacity is 64 bytes, and address signal lines for memory access are ABO to AB15.

本実施例では64にバイトのメモリ空間が3つのRAM
領域と1つのROM領域に4分割されている。
In this example, the memory space of 64 bytes is 3 RAMs.
It is divided into four areas: one area and one ROM area.

図中の40はメモリアドレスoooo〜3FFFまでの
第1のRAM領域、41はメモリアドレス4000〜7
FFFまでの第2のRAM領域、42はメモリアドレス
8000−BFFFまでのROM領域、43はメモリア
ドレスcooo〜FFFFまでの第3のRAM領域であ
る。
40 in the figure is the first RAM area from memory address oooo to 3FFF, and 41 is memory address 4000 to 7.
A second RAM area up to FFF, 42 a ROM area up to memory addresses 8000-BFFF, and 43 a third RAM area up to memory addresses cooo-FFFF.

10゜11.12,13はそれぞれ第1のRAM領域、
第2のRAM領域、ROM領域、第3のRAM領域を選
択するためのアドレス制御ゲート回路である。
10°11, 12 and 13 are the first RAM areas, respectively;
This is an address control gate circuit for selecting a second RAM area, a ROM area, and a third RAM area.

50はメモリ領域変換フリップフロップ回路であり、プ
ロセッサシステムのパワーオン時のリセット信号(RE
SETN)でリセットされる。
50 is a memory area conversion flip-flop circuit, which receives a reset signal (RE) when the processor system is powered on.
SETN).

本実施例で使用しているマイクロプロセッサのパワーオ
ン時のスタートアドレスはooooであるため、メモリ
領域選択信号はアドレス制御ゲート回路10から出力さ
れる。
Since the start address of the microprocessor used in this embodiment when powered on is oooo, the memory area selection signal is output from the address control gate circuit 10.

図中の20は上記アドレス制御ゲート回路10の出力信
号と上記メモリ領域変換フリップフロップ回路50のQ
出力信号のANDをとるANDゲート回路であるため、
上記メモリ領域選択信号は第4のRAM領域に入力され
ない。
20 in the figure is the output signal of the address control gate circuit 10 and the Q of the memory area conversion flip-flop circuit 50.
Since it is an AND gate circuit that ANDs the output signals,
The memory area selection signal is not input to the fourth RAM area.

一方、30はアドレス制御ゲート回路12の出力信号と
上記メモリ領域変換フリップフロップ回路50の蜀出力
信号のORゲートであるため、ROM領域にメモリ領域
選択信号が入力され、ROM領域に格納されているプロ
グラムに従ってマイクロプロセッサは動作する。
On the other hand, 30 is an OR gate of the output signal of the address control gate circuit 12 and the output signal of the memory area conversion flip-flop circuit 50, so the memory area selection signal is input to the ROM area and stored in the ROM area. The microprocessor operates according to the program.

たとえば、ROM領域のプログラムが次のような形式で
ある場合、 メモリアドレス8000のJMP命令(3バイト命令)
によって、マイクロプロセッサのプログラムカウンタは
ooooから8003に変更され、さらにメモリアドレ
ス8003のOUT命令(2バイト命令)によって、セ
ット信号(EXCHGN)が出力さへ上記メモリ領域変
換フリップフロップ回路50の出力状態が反転する。
For example, if the program in the ROM area has the following format, the JMP instruction (3-byte instruction) at memory address 8000
, the program counter of the microprocessor is changed from oooo to 8003, and the OUT instruction (2-byte instruction) at memory address 8003 causes the set signal (EXCHGN) to be output.The output state of the memory area conversion flip-flop circuit 50 is Invert.

上記フリップフロップ回路50の出力信号は、上記AN
Dゲート回路20およびORゲート回路30に入力され
、第1のRAM領域とROM領域のメモリアドレスは再
度入れ替わることになる。
The output signal of the flip-flop circuit 50 is the AN
The data is input to the D gate circuit 20 and the OR gate circuit 30, and the memory addresses of the first RAM area and ROM area are swapped again.

一方、プロセッサシステムは、メモリアドレス8005
からのプログラムに従って動作することになる。
On the other hand, the processor system has memory address 8005
It will operate according to the program from.

すなわち、パワーオン時のスタートアドレスがoooo
であるにもかかわらず、本実施例のメモリ領域変換部に
よってプログラムはsoo。
In other words, the start address at power-on is oooo
However, the memory area conversion unit of this embodiment allows the program to run smoothly.

からスタートし、メモリアドレスoooo〜7FFFお
よびC00O−FFFFはRAM領域として使用するこ
とができる。
Starting from , memory addresses oooo to 7FFF and C000 to FFFF can be used as a RAM area.

第2図は、本発明の他の実施例を説明するためのブロッ
ク図で、メモリ領域変換部を示している。
FIG. 2 is a block diagram for explaining another embodiment of the present invention, showing a memory area converter.

図中、γ0.γ1.γ2.γ3はANDゲ゛−ト回路、
80,81はORゲート回路で、その他は第1図と同様
である。
In the figure, γ0. γ1. γ2. γ3 is an AND gate circuit,
80 and 81 are OR gate circuits, and the other parts are the same as in FIG.

この第2図の実施例においては、メモリアドレスooo
o〜3FFFの第1のRAM領域40は、メモリ領域変
換フリップフロップ回路50がセット信号(EXCHG
N)でセットされるまで、メモリアドレス8000−B
FFFとしてリード/ライトされる。
In the embodiment of FIG. 2, the memory address ooo
The first RAM area 40 of o to 3FFF is connected to the memory area conversion flip-flop circuit 50 by the set signal (EXCHG
memory address 8000-B until set by
Read/written as FFF.

この場合、プロセッサシステムを制御するプログラムは
、パワーオン後に第]のRAM領域40に書込まれ、R
OM領域42のプログラムがメモリ領域変換フリップフ
ロップ回路50に対してセット信号を出力した時点で、
マイクロプロセッサの制御はROM領域のプログラムか
ら第1のRAM領域のプログラムに移行する。
In this case, the program that controls the processor system is written to the RAM area 40 after power-on, and
When the program in the OM area 42 outputs a set signal to the memory area conversion flip-flop circuit 50,
Control of the microprocessor is transferred from the program in the ROM area to the program in the first RAM area.

以上の説明から明らかなように、本発明は、パワーオン
時に自動的にオンになるような一つのフリップフロップ
回路を使用して、メモリスタートアドレスを含むRAM
領域とプログラムを含むROM領域のメモリアドレスを
入れ替える事により、ROMに書かれているプログラム
に従ってプロセッサが動作するようにしたものであり、
これによりマイクロプロセッサのスタートアドレスのい
かんにかかわらずRAM領域を設定することができると
いう優れた特長を有するものである。
As is clear from the above description, the present invention uses one flip-flop circuit that is automatically turned on at power-on to store a RAM containing a memory start address.
By exchanging the memory addresses of the ROM area containing the area and the program, the processor operates according to the program written in the ROM.
This has the excellent feature that the RAM area can be set regardless of the start address of the microprocessor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は、それぞれ本発明の詳細な説明す
るためのブロック図である。 10〜13・・・・・・アドレス制御ゲート回路、20
゜70〜γ3・・・・・・ANDゲート回路、30,8
0゜81・・・・・・ORゲート回路、50・・−・・
・メモリ領域変換フリップフロップ回路、40・・・・
・・第」のRAM領域、41・・・・・・第2のRAM
領域、42・・・・・・ROM領域、43・・・・・・
@3のRAM領域。
1 and 2 are block diagrams for explaining the present invention in detail, respectively. 10-13...address control gate circuit, 20
゜70~γ3...AND gate circuit, 30,8
0゜81...OR gate circuit, 50...
・Memory area conversion flip-flop circuit, 40...
..." RAM area, 41... Second RAM
Area, 42...ROM area, 43...
@3 RAM area.

Claims (1)

【特許請求の範囲】[Claims] 1 パワーオン時のスタート番地がメモリ空間の最下位
または最上位から始まるマイクロプロセッサシステムに
おいて、前記メモリ空間の最下位または最上位を含むメ
モリ空間にランダムアクセスメモリを使用し、その他の
一部の空間にリードオンリーメモリを使用した場合に、
パワーオン時に自動的にオンになるような構成にした一
つのフリップフロップ回路を使用して前記ランダムアク
セスメモリ領域のアドレスと上記リードオンリーメモリ
領域のアドレスを入れ替えるようにし、パワーオン直後
は前記リードオンリーメモリに書かれたプログラムに従
ってプロセッサを動作させ、前記フリップ7171回路
をプログラムでオフにして前記ランダムアクセスメモリ
領域とリードオンリーメモリ領域のアドレスを元に戻す
ようにしたことを特徴とするマイクロプロセッサの起動
方法。
1. In a microprocessor system where the start address at power-on starts from the lowest or highest memory space, a random access memory is used in the memory space including the lowest or highest memory space, and some other spaces are used. When using read-only memory,
The address of the random access memory area and the address of the read-only memory area are exchanged using one flip-flop circuit configured to turn on automatically when the power is turned on. Activation of a microprocessor characterized in that the processor is operated according to a program written in a memory, and the flip 7171 circuit is turned off by the program to restore the addresses of the random access memory area and the read-only memory area. Method.
JP7167278A 1978-06-13 1978-06-13 How to start a microprocessor Expired JPS5858701B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7167278A JPS5858701B2 (en) 1978-06-13 1978-06-13 How to start a microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7167278A JPS5858701B2 (en) 1978-06-13 1978-06-13 How to start a microprocessor

Publications (2)

Publication Number Publication Date
JPS54161856A JPS54161856A (en) 1979-12-21
JPS5858701B2 true JPS5858701B2 (en) 1983-12-27

Family

ID=13467305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7167278A Expired JPS5858701B2 (en) 1978-06-13 1978-06-13 How to start a microprocessor

Country Status (1)

Country Link
JP (1) JPS5858701B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254349A (en) * 1985-09-02 1987-03-10 Nec Corp Address modification system
JP4034032B2 (en) 2000-08-07 2008-01-16 Necエレクトロニクス株式会社 Microcomputer with built-in cache

Also Published As

Publication number Publication date
JPS54161856A (en) 1979-12-21

Similar Documents

Publication Publication Date Title
JPS5858701B2 (en) How to start a microprocessor
JP3767646B2 (en) Electric motor control device provided with setting storage device for electric motor control constant
JP4015867B2 (en) Address signal output device
JPH082727Y2 (en) Programmable sequencer
JP2581753B2 (en) Self-diagnosis method
JPS6324506Y2 (en)
JPS6148746B2 (en)
JPS60100807U (en) Control device using microcomputer
JPH0739086Y2 (en) FDD control circuit
JPS6037937B2 (en) Initial program loading method
JPS62217343A (en) Memory access controller
JPS6242308B2 (en)
JPS63298632A (en) Microprocessor
JPH022751U (en)
JPH01305426A (en) Rom card control system
JPS6126701B2 (en)
JPS6043538B2 (en) Memory-switching circuit
JPS59144960U (en) button telephone device
JPS61236098A (en) Rom program controller
JPS6087050U (en) data transfer control device
JPS61264404A (en) Programmable controller
JPS6043539B2 (en) Memory-switching circuit
JPS62134148U (en)
JPH0452247U (en)
JPS58122108U (en) General-purpose operation box