JPS585792A - 液晶マトリクス表示装置 - Google Patents

液晶マトリクス表示装置

Info

Publication number
JPS585792A
JPS585792A JP10337481A JP10337481A JPS585792A JP S585792 A JPS585792 A JP S585792A JP 10337481 A JP10337481 A JP 10337481A JP 10337481 A JP10337481 A JP 10337481A JP S585792 A JPS585792 A JP S585792A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
display device
circuit
matrix display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10337481A
Other languages
English (en)
Inventor
雅明 北島
半村 久雄
英昭 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10337481A priority Critical patent/JPS585792A/ja
Publication of JPS585792A publication Critical patent/JPS585792A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、能動素子で液晶画素を独立に駆動する液晶マ
) IJクス表示装置に係わり、特に保持効果を有する
液晶に最適な液晶マトリクス表示装置に関する。
液晶マトリクス表示の駆動法に各液晶画素を独立に能動
素子で駆動して文字や画像を表示する積層方式が試みら
れている。このうち最も新しい例を以下説明する。(参
考文献:電子通信学会技術報告VOt、8042011
)1〜p8 )第1図は、液晶マトリクスパネルの断面
図を示したものである。
基板の一方をガラス基板10に透明電極12を形成した
ものとし、他の基板をシリコン基板14に駆動回路15
を形成したものとしている。そして、透明電極12と駆
動回路15の出力端間の電位差により液晶を駆動する。
以下、透明電極12を対向電極と呼ぶことにする。
前記した基板間に封入する液晶13の電気光学特性を第
2図に示す。
この例では、液晶層のインピーダンスを高めること及び
表示の視角依存性を少なくするために、現在時計や電卓
等に用いられているTN液晶に二色性色素を添加したゲ
スト−ホスト型の液晶を用いている。すなわち、印加電
圧の実効値が液晶のしきい値電圧Vtb以下では着色し
、逆に飽和電圧Vat 1以上ではほぼ透明状態となる
このため、テレビ画像のように階調表示を行なうには液
晶画素に加わる電圧をVt−〜V@ a *となるよう
に制御する必要がある。
第3図如、前記した画像表示を実現するだめの駆動回路
を示す。
20はコントロール回路、21はサンプリング回路、2
2は走査回路、23は選択スイッチである。表示エレメ
ントE(1,1)は、MOS)ランジスタ26、ストレ
ージキャパシタ27、液晶画素28の3要素で構成され
る。液晶画素は、ソース端子Sと対向電極29間に位置
する。走査信号線X、は、表示エレメントE (1,1
)、E (1゜2 )、・・E (1、m)のMOS 
) ラ7ジスタのゲート端子Gに接続され、以下同様に
、同一行の表示エレメントのMOS)ランジスタのゲー
ト端子Gは、同じ走査信号線と接続される。画像信号線
Y1は、表示エレメントE(1,1>、E(2゜1)、
・・・E(n、1)のMOS)ランジスタのドレイン端
子りに接続され、以下同様に、同一列の表示エレメント
のMOS)ランジスタのドレイン端子は、同じ画像信号
線に接続される。従って、表示エレメント中の表示画素
28は全体としてマトリクス状を゛構成するウ 一方、第4図はインターレス方式の画像信号波形例を示
したものである。表示画面は、2フイールド(奇数フィ
ールドTf、と偶数フィールドTth)毎(= 66.
6 ms) (= 17 v−ム’ra)に更新される
。そこで、この画像信号を液晶画素28に加える時の回
路動作の1例を以下説明する。
今、走査信号Rxt を選択するとエレメントE(1、
1) 〜E (1、m)のMOSトラ7ジスタ26が導
通状態となる。ここで、画像信号線Y。
〜Y7  を順次選択するとMOS)ランジスタ26を
経て画像信号DDがストレージキャパシタ27と液晶画
素28に順次加えられていく。次に、走査信号線X、を
選択し同様に画像信号線Y1〜丘を順次選択していく。
この動作をX、iで操り返す。
次に液晶画素に加わる電圧を交流化するために画像信号
DDの電圧レベルを反転し前記と同様の動作を行なう。
この時、電圧レベルの反転は、1フイールド毎に行なう
第5図は、液晶画素28の両端に加わる電圧波形VLC
の様子を示したものである。液晶画累次は、フィールド
毎に±VDの電圧が加えられるが、MOS )ランジス
タ28の漏れ電流のため減衰する。このオフ時定数)。
2.°がフィールド時間T、より十分大きい場合の実効
電圧値VrmgはほぼVDとWEE値77.、も減少す
、。例えば、)。’tt = Ttとす。
と)。・・)T・の場合の6割程度に減少する。このこ
とからテレビ画像のように階調表示を行なうには、)。
・、をできる限り大きくすることが要求される。このた
め、第3@に示した如く液晶画素28に並列にストレー
ジキャパシタ27を付加して、r。2、オよ、代アい、
ところで、従来の表示方式でオン(透明)あるいはオフ
(着色)の2状態でtirrr*を表示する時、オン時
には飽和電圧Vsas以上の電圧を印加し、オフ時には
しきい値電圧V、h以下の電圧を印加する。
第3図に示したm(横ドツト数)を200とした時のサ
ンプリング回路21の動作周波数f、を求めるとf、=
3MH2となる。また、走査回路22の動作周波数f、
を求めるとf、=3/nMH2となる。これらの回路は
、表示パターンが変化しない場合でも前記した周波数で
動作する必要がある。
ところでサンプリング回路21、走査回路22等を表示
エレメントと同一基板に形成し回路の小形化、高集積化
を達成するには回路の低消費電力化が強く望まれる。従
来の方式は、静止画表示の場合でも回路の動作速度を小
さくすることができないため回路の低消費電力化が困難
であった。
本発明の目的とするところは、上記欠点を除去し、消費
電力を極めて小さくできる液晶マトリクス表示装置を提
供することにある。
上記目的を達成する本発明の特徴とするところは、相対
面に配置され対向面にそれぞれ電極が設けられた一対の
基板のうち、一方は少なくとも1つの対向電極が設けら
れており、他方は複数の電極が設けられ、かつ上船複数
の電極にそれぞれ接続され、独立に駆動される能動素子
が設けられて介なL おり、上記基板間に保持効果を有する液晶を餠緯、上記
一対の基板に設けられた電極の対向部分とそれらの間に
位置する上記液晶とで形成される複数の液晶画素が全体
としてマトリクス状をなす液晶マトリクス表示装置に於
いて、書、き込み動作時ににオン状態にして、該液晶画
素に同一の保持電圧を同時に印加することである。
本発明の好ましい実施態様を述べれば、能動素子はMO
S)ランジスタであり、保持効果を有する液晶は、ネマ
チック・コレステリック相転移液晶およびカイラールネ
マチツク相転移液晶の一方に二色性色素を添加したゲス
ト・ホスト型液晶であり、時分割駆動は線順次走査であ
る。
以下本発明の詳細な説明する。第6図は、本発明に用い
る液晶を透過形とした時の電気光学特性を示したもので
ある。
この液晶は、コレステリック−ネマチック相転移液晶に
二色性色素を添加したゲスト−ホスト型である。前記し
た相転移液晶は、例えば母体をMe r c k社のZ
LI−1132(シクロヘキサン系)としこれに光学活
性物質CB−15を2〜5重量係加えることにより得ら
れる。また、ゲスト−ホスト型とするために二色性色素
としてシアン系のNK−2233等を1重量係程度添加
する。
第6図に示す特性は、光学活性物質CB−15を3重量
係添加したものである。実効電圧V1.を増加させてし
きい値電圧Vihを越えると液晶の透過光量はaの曲線
の如くに増加し飽和電圧Vs a tでほぼ透明となっ
て飽和する。
一方、透過光量が飽和した後に実効電圧Vrmmを減少
させていくと保持電圧Vn附近まで透過光量はほとんど
変化しないがこれ以下にするとbの曲線の如くに急激に
減少する。
以上の結果、オン(透明状態)にする画素にはV、□電
圧を印加し、一方オフ状態(着色状態)Kするには、V
th以下の電圧を印加し、それぞれの状態を保つ(保持
状態)ため釦は、保持電圧Vi付近の電圧を印加すれば
、低消費電力で液晶マトリクス表示装置を駆動できる。
また、コレステリック−ネマチック相転移液晶のかわり
にカイラルネマチック液晶を用いても同様の特性が得ら
れる。さらに、液晶分子の配向膜を制御することで透過
光量の変化が第6図と逆の特性が得られる。
第7図は、本発明に用いる表示エレメントを等価回路で
示したものである。
表示エレメント44は、能動素子であるMOSトランジ
スタ42と液晶画素43で構成されている。そして、M
OSトランジスタ42のドレイン(DJ端子に画像信号
線s、、、ゲート(G)端子に走査信号線X、をそれぞ
れ接続する。液晶画素43け、ソース(S)端子と対向
電極45間に位置する。
第7図を具体的に示したのが第8図、第9図である。第
8図は液晶マトリクスパネルの平面図、第9図は第8図
に於けるA−A’間の断面図である。
ここでは、N型MOSトランジスタを得るためにシリコ
ン基板57をP型としドレイン53、ソース54、ソー
ス端子56、ゲート酸化膜55、絶縁M51,52、及
び画素電極58等を形成している。第7図に示した液晶
画素43となる部分は、画素電極58と対向電極45間
の液晶層59である。
本発明による液晶マトリクス表示装置の第1の実施例の
構成を第10図に示す。
装置は、全体としてマトリクス状をなす表示エレメント
44と、サンプリング信号、を発生するサンプリング回
路60と、走査信号を発生する走査回路61と、映像信
号yOをオン、オフする導通スイッチ67と1、画像信
号の極性を反転する反転回路63と、選択回路65と、
コントロール回路62と、選択回路64と、表示保持電
圧発生回路68とから構成さ、れている。
第10図に於いて、第3図と同一符号は、同一物または
相当物を示す。
回路動作は、書き込み動作と保持動作の2動作からなる
。まず、前者の書き込み動作を時分割駆動方式の一つで
ある線順次走査方式を例にとって第11図に示した信号
のタイミングチャートと併せて説明する。
選択信号SHをHレベルにすると階調レベル数が2の画
像信号DDは、選択回路64を経て反転回路63と選択
回路65に入力される。そして、選択信号Mにより1フ
レームTt  (あるいは1フイールド)毎傾反転信号
と非反転信号を交互に選択し、レベルシフト回路69に
加える。この結果、選択回路67にはバイアス電圧Vc
を中心に正負に変化する画像信号が入力される。
一方、走査信号線X、〜X、には位相が異なる走査信号
が入力されていく。この時、選択されたラインのMOS
トランジスタは一斉にオン状態となるが、サンプリング
信号81〜S、によね選択された画像信号線Y、〜Y、
のみに画像信号DDが伝達される。これにより、画像信
号DDは逐次液晶画素43に書き込まれていく。
ここで、対向電極45にはバイアス電圧Vcを印加しで
ある。このため、液晶画素430両端に加わる電圧はV
t、aの如くKなる。
前記したバイアス電圧VcはMOS)ランジスタのドレ
インとソースに加わる電圧の極性による特性のバラツキ
を少さくするためである。Vcは0〔V〕でも本発明に
は支障はない。
この書き込み動作では、yILC電圧の実効値が飽和電
圧V# a を以上なるようKVm電圧を設定する。
階調表示を行なう場合には、その階調電圧に合わせてv
II電圧を表示する。
次に保持動作を第12図を用いて説明する。
表示を保持するには、保持電圧Vn  (<Vth )
を液晶画素に加えれば良いことを前述した。
そこで、選択信号SHをLレベルにして選択回路64に
おいて表示保持電圧Vyを選択し反転回路63と選択回
路65に加える。そして、選択信号Mにより交互に選択
してこの出力をレベルシフト回路69に加える。ここで
バイアス電圧VcだけにベルシフトされMO電圧となる
。走査信号線X1〜X1を総て選択してMOS)ランジ
スタ42を総てオン状態とする。
一方、対向電極にはバイアス電圧Vcが加えられている
ので、液晶画素には常に±VTの電圧が加わることにな
る。そこで、この時の実効値が保持電圧VH付近になる
ようK V ?を設定する。
(VH≦V r < Vtb ) 本実施例によれば、静止画のように表示パターンの変化
度合が少ない装置では、保持動作時は、走査は行なわな
いので、低周波で駆動することができ、回路の消費電力
を非常に少なくできる。これにより、一枚の基板上に表
示に必要な回路を形成することができ、装置の小形化、
軽量化が図れる、 また、ゲスト・ホスト型のため視角範囲を広くすること
ができる。一 本発明の、第2の実施例を第13図を用いて説明する。
第13図に於いて、第10図と同一符号は同−物又は相
当物を示す。
本第2の実施例は、書き込み動作時のオン状態。
オフ状態、及び保持動作時の保持状態の3種の状態の切
換えを一つのスイッチで制御するものである。
駆動電圧発生回路103は、第14図に示すVow *
 VOFF及びVHHの3種類の電圧を発生する。
ラインメモリ102は、1ライン分の画像信号DDを一
時保持する。また選択回路104は、ラインメモリ10
2の出力状態及びコントロール回路101の内容に応じ
てVow + Voyv又は、VHHいずれかの電圧を
選択する。
ところで、対向電極45に直流電圧Vcを印加するとV
o*+Vory及びVHHの直流電圧成分は消去される
。この結果、液晶画素43の交流駆動が可能となる。
第15図は、液晶画素43をオン又はオフ状態とするだ
めの書き込み動作の様子を示したものである。走査信号
により走査信号線X1〜XaのMOSトランジスタを1
ライン毎にオン状態としていく。一方、画像信号線Y1
〜Y、に、選択回圧を一斉に印加する。そこで走査信号
Mx+の液晶画素を例釦とると、周期Tで液晶画素は±
V。
又は士Vbl/Cチャージされる。このチャージ期間は
T/′nであるがこれを経過するとMOS)ランジスタ
のオフ抵抗及び液晶画素43自身の抵抗のため前記した
電圧から徐々に減衰していく。
これにより書き込み動作時には、vLc(。N)又は、
Vr、c (OFF )の電圧が液晶画素に加わること
になる。なお、v、>vb≧0とし、?jLc(oh)
の実効値がVshより大きくなる様にV、を設定し、ま
た%”Lc(oyy)の実効値がV、−より小さくなる
様にVbを設定す。る。vLc(ox)の実効値は液晶
のしきい値電圧V+hより大きく、vLc (OFF)
の実効値はVDより小さいことになる。
第16図は、前記した書き込み動作が終了した後に表示
内容を保持する時の様子を示したものである。走査信号
線X、〜X1を総て選択してMOSトランジスタ42を
総てオン状態とする。また、選択回路104が、ライン
メモリ102の出力内容とは無関係にVHH電圧のみを
選択するようにする。この結果、総ての液晶画素に常に
±VTの電圧が印加される。ここで、Vtb″>V 、
t≧VHとする。
本実施例によれば、第1の実施例と同様な効果が得られ
ると共に、より装置を小型化することができる。
第エフ図に本発明の第3の実施例を示す。
走査側回路を走査回路61と選択回路77で構成し、サ
ンプリング回路60と切換回路67の間に、選択回路7
5を設ける。同図に於いて第10図と同一符号は同−物
及び相当物を示す。
第18図は、書き込み動作時の信号タイミングを示した
ものである。CPl+は、走査信号で画像信号DDの水
平同期信号と同期して発生している。
そこで、選択回路77のコントロール信号CPt。
をHにすると走査回路61の出力が選択されて出力され
る。この結果、第18図に示す様に、走査信号線が順次
選択されて行く。走査信号がHレベルの時MO8)ラン
ジスタはオン状態であるから選択回路77を順次オンさ
せて1走査ラインのビデオ電圧を書き込む。サンプリン
グ回路6aは高速パルスCPp (=i 5.7XnK
)(z )に同期してサンプリング信号sI〜S、を発
生する。この時、選択回路75のコントロール信号CP
HをHにしサンプリング信号S、−s、を出力する。
一方、液晶画素如加わる電圧を交流化するためCPr信
号によりビデオ電圧の極性を1画面(フィールド)毎に
反転させる。
第19図に本第3の実施例の保持動作時の信号タイミン
グ図を示す。
まず、CPH信号をLにして選択回路73で表示保持電
圧VH以上で液晶のしきい値電圧Vt h未満のvHB
を選択する。次に、CPL信号をLにしCPR信号を走
査信号#x1〜X、に印加する、そこで、CPII信号
の1周期毎にCPr信号の極性を反転しMOS)ランジ
スタ52に加える電圧を+Vi R又は−VHHと反転
させる。この時CPR信号の同期は、第18図に示した
Tよりも長くでき、任意に定められる。
このように保持動作では、画像信号DDの内容に係わり
なく低周波で液晶を励起すれば良いため、特に、サンプ
リング回路60、ヨントロール回路62及び走査回路6
1の動作電流を大幅に低減できる。
ところで、第6図に示した特性曲線すにおいて、透過光
が急激に減少し始める電圧は、周囲温度に影響される。
すなわち、温度が高くなるとこの電圧は減少し、逆に低
くなると増加する。このため保持電圧Vuを周囲温度に
対応して変化させるのが望ましい。この実施例を第20
図に示す。
この方式は、正の温度係数有する感温抵抗201とコン
デンサ202を用いてCR発振回路を構成し周囲温度に
応じて発振器203の発振周波数fc pを変化させる
ようにしたものである。そして波形整形回路204の出
力をCPR信号とする。
これにより、周囲温度が高くなるとTuが長くなり、最
終的には、液晶に加わる実効電圧が低下する。周囲温度
が低くなるとこの逆になる。
一方、第21図は、ダイオード205の順方向電圧の温
度変化を利用した温被補償法であるいこの時、CPR信
号の周期を一定とし液晶画素に加わる充電電圧(ビデオ
電圧)±Vtを周囲温度に応じて変化させ、増幅回路2
06で増幅させるものである。この場合、周囲温度が高
くなるとVtは減少し、液晶に加わる実効電圧も低下す
る。
第22図は、本発明の第1〜第3の実施例に於ける表示
エレメントの他の構成例である。表示エレメント144
は、MOSトランジスタ42と液晶画素43と保持キャ
パシタ141で構成されている。保持キャパシタ141
を付加することで蓄積された電荷の放電時定数を大きく
することができる。このため、液晶画素に加わる充電電
圧を一定とした場合、液晶画素の電圧vt、cの実効値
を大きくすることができる。換言すると、液晶画素の電
圧VLCの実効値を一定とした場合、保持キャパシタン
スを付加することによって、充電電圧は小さくても良い
ことになる。
第9図に示したシリコン基板57に代るものとして第2
3図に示したTPTが上げられる。(参考文献電子材料
1980年9月p6〜p7)これは、ガラス基板90上
にポリシリコン層91を成長させた後S’Ot膜94を
マスクとして、n9不純物93を拡散しドレイに(D)
、ソース(S)を形成して第9図で示したMOS)ラン
ジスタと同様の動作をさせようとするものである。これ
により、液晶マトリクスパネルを透過形にでき、さらに
表示面積を大きくできる。
本実施例では、線順次走査方式を例にとって説明したが
、これに限らず、点順次走査方式、二周波駆動法等の一
般的な時分割駆動方式に於いても本発明は適用できる。
以上述べた様に、本発明によれば、静止画のように表示
パターンの変化度合が少ない装置では、回路の消費電力
を非常に少なくできる。これにより、一枚の基板上に表
示に必要な回路を形成することができ、装置の小形化、
軽量化ができる。
【図面の簡単な説明】
第1図は、積層方式の液晶パネルの断面図、第2図は、
従来用いていた液晶の電気光学特性を示す図、第3図は
従来の液晶マトリクス表示装置の構成図、第4図は画像
信号の波形例を示す図、第5図は液晶画素に加わる電圧
波形例を示す図、第6図は、本発明の装置に用いる液晶
の電気光学特性を示す図、第7図は本発明の装置の表示
エレメントの構成図、第8図は、第7図の具体例の平面
図、第9図は第7図の具体例の断面図、第10図は本発
明液晶マトリクス表示装置の第1の実施例の構成図、第
11図は書き込み動作時の信号タイミング図、第12図
は保持動作時の信号タイミング図、第13図は本発明の
第2の実施例の構成図、第14図は第13図の駆動波形
を示す図、第15図は書き込み動作時の信号タイミング
図、第16図は保持動作時の信号タイミング図、第17
図は本発明の第3の実施例の構成図、第18図は書き込
み動作時の信号タイミング図、第19図は保持動作時の
信号タイミング図、第20図及び第21′図は保持動作
時の温度補償回路図、第22図は本発明の実施例に於け
る表示エレメントの他の構成例を示す図、第23図は本
発明の実施例に於ける基板の他の構成例を示す図である
。 28.43・・・液晶画素、26.42・・・MOSト
ランジスタ、21.60・・・サンプリング回路、22
゜第1 記 Vtfl−′T15tLt →印、7’70t7玉の実敗カイ直vrtns→C 第5図 第60 第7図 第9 図 第10図 第11  図 第120 第14図 Vtz>兎8≧0 車!5図 ′2ノ’tc(OFF)<Vfん<1ンレtc(ON)
vtル>Vyン力 第1′7図 第1B図 第20目

Claims (1)

  1. 【特許請求の範囲】 1、相対面に配置され対向面にそれぞれ電極が設けられ
    た一対の基板のうち、一方は少なくとも1つの対向電極
    が設けられており、他方は複数の電極が設けられ、かつ
    上記複数の電極にそれぞれ接続され、独立に駆動される
    能動素子が設けられており、上記基板間に保持効果を有
    する液晶を介在し、上記一対の基板に設けられた電極の
    対向部分とそれらの間に位置する上記液晶とで形成され
    る複数の液晶画素が全体としてマ) IJクス状をなす
    液晶マトリクス表示装置に於いて、書き込み動作時には
    時分割駆動を行ない、保持動作時には、保持状態を保つ
    べき液晶画素に接続された能動素子を同時にオン状態に
    して、該液晶画素に同一の保持電圧を同時に印加するこ
    とを特徴とする液晶マトリクス表示装置。 2、特許請求の範囲第1項に於いて、保持効果を有する
    液晶はネマチック・コレステリック相転移液晶およびカ
    イラルネマチ佼り相転移液晶の一方に二色性色素を添加
    したゲスト・ホスト型液晶であることを特徴とする液晶
    マトリクス表示装置。 3、%許請求の範囲第1項に於いて、時分割駆動とは、
    線順次走査であることを特徴とする液晶マトリクス表示
    装置。 4、特許請求の範囲第1項に於いて、能動素子はMOS
    )ランジスタであり、同一行のMOS)ランジスタのゲ
    ート端子は、同一の走査信号線に接続され、同一列のM
    OSトランジスタのドレイン端子は同一の画像信号線に
    接続され、MOSトランジスタのソース端子は上記他方
    の基板に設けられた電極にそれぞれ接続されることを特
    徴とするマトリクス表示装置。
JP10337481A 1981-07-03 1981-07-03 液晶マトリクス表示装置 Pending JPS585792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10337481A JPS585792A (ja) 1981-07-03 1981-07-03 液晶マトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10337481A JPS585792A (ja) 1981-07-03 1981-07-03 液晶マトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS585792A true JPS585792A (ja) 1983-01-13

Family

ID=14352321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10337481A Pending JPS585792A (ja) 1981-07-03 1981-07-03 液晶マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS585792A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179796A (ja) * 1983-10-26 1985-09-13 エステイーシー・ピーエルシー 強誘電体液晶表示装置
WO1989006416A1 (en) * 1987-12-25 1989-07-13 Hosiden Electronics Co., Ltd. Method of erasing liquid crystal display and an erasing circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179796A (ja) * 1983-10-26 1985-09-13 エステイーシー・ピーエルシー 強誘電体液晶表示装置
JPH0546929B2 (ja) * 1983-10-26 1993-07-15 Int Computers Ltd
WO1989006416A1 (en) * 1987-12-25 1989-07-13 Hosiden Electronics Co., Ltd. Method of erasing liquid crystal display and an erasing circuit
EP0364590A1 (en) * 1987-12-25 1990-04-25 Hosiden Corporation Method of erasing liquid crystal display and an erasing circuit
EP0364590B1 (en) * 1987-12-25 1995-06-14 Hosiden Corporation Method of erasing liquid crystal display and an erasing circuit

Similar Documents

Publication Publication Date Title
KR100770506B1 (ko) 액정 표시 장치의 구동 회로, 액정 표시 장치, 액정 표시장치의 구동 방법, 및 전자기기
US4906984A (en) Liquid crystal matrix display device with polarity inversion of signal and counter electrode voltages to maintain uniform display contrast
JP2997356B2 (ja) 液晶表示装置の駆動方法
KR20020036684A (ko) 액정 표시 장치용 화상 신호 보정 회로, 그 보정 방법,액정 표시 장치 및 전자기기
JPH0334077B2 (ja)
JPS5823091A (ja) 画像表示装置
JPH0522434B2 (ja)
KR20000071499A (ko) 액정표시장치
US6741229B1 (en) Display device and method for driving the same
KR950010137B1 (ko) 액정표시장치의 구동방법 및 그 장치
KR20000062798A (ko) 액정표시장치 및 그 구동방법
JP2001075534A (ja) 液晶表示装置
JPH06138841A (ja) アクティブマトリックスフラットディスプレイ
KR100320663B1 (ko) 평면표시장치 및 그 표시방법
KR20010062067A (ko) 액정 표시 장치
JPS585792A (ja) 液晶マトリクス表示装置
JPH05210121A (ja) 液晶表示装置
JPH0451835B2 (ja)
JPH0664435B2 (ja) 液晶表示装置
JP2003084718A (ja) 液晶表示素子
JPS6057391A (ja) 液晶表示装置の駆動方法
JPH11119742A (ja) マトリクス表示装置
JPH0782167B2 (ja) 液晶表示装置
JPH01179993A (ja) 液晶を用いた表示装置
JPH0580354A (ja) 液晶表示装置