JPS5856038A - 動的マイクロコ−ド・マシン - Google Patents
動的マイクロコ−ド・マシンInfo
- Publication number
- JPS5856038A JPS5856038A JP15469481A JP15469481A JPS5856038A JP S5856038 A JPS5856038 A JP S5856038A JP 15469481 A JP15469481 A JP 15469481A JP 15469481 A JP15469481 A JP 15469481A JP S5856038 A JPS5856038 A JP S5856038A
- Authority
- JP
- Japan
- Prior art keywords
- microcode
- microprogram
- machine language
- machine
- translation mechanism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ループを描く機械語命令列に対応するマイク
ロプログラムを自動的に作成し、上記の機械語命令列の
代りに作成されたマイクロプログラム列を実行するよう
にした動的マイクロコード・マシンに関するものである
。
ロプログラムを自動的に作成し、上記の機械語命令列の
代りに作成されたマイクロプログラム列を実行するよう
にした動的マイクロコード・マシンに関するものである
。
従来技術においては、機械語命令を実行するためのマイ
クロプログラム管予め制御記憶に格納しており、制御記
憶の中のマイクロプログラムは新しいマイクロプログラ
ムが制御記憶にローディングされるまでは変更されない
。機械語命令がシステムを実行している０１つの機械語
に対応するマイクロプログラムの実行が完了すると、次
の機械機械語命令毎に対応するマイクロプログラム管見
付け、このマイクロプログラムを実行しているが。
クロプログラム管予め制御記憶に格納しており、制御記
憶の中のマイクロプログラムは新しいマイクロプログラ
ムが制御記憶にローディングされるまでは変更されない
。機械語命令がシステムを実行している０１つの機械語
に対応するマイクロプログラムの実行が完了すると、次
の機械機械語命令毎に対応するマイクロプログラム管見
付け、このマイクロプログラムを実行しているが。
複数の機械語命令よりなる機械語命令列を１個のマイク
ロプログラムに置換えて実行するようにすると、少なく
とも命令フェッチのサイクルを省略することが出来、中
央処理装置の性能全向上することが出来る。とくに、ル
ープをなす機械語命令列であって、しかもループの回数
の多いもの全１個のマイクロプログラムに変換して実行
するようにすれば、中央処理装置の性能を向上させる上
で有利である。
ロプログラムに置換えて実行するようにすると、少なく
とも命令フェッチのサイクルを省略することが出来、中
央処理装置の性能全向上することが出来る。とくに、ル
ープをなす機械語命令列であって、しかもループの回数
の多いもの全１個のマイクロプログラムに変換して実行
するようにすれば、中央処理装置の性能を向上させる上
で有利である。
本発明は、上記の考察に基づくものでるって。
ループをなす機械語命令列管１個のマイクロプログラム
に翻訳し、このマイクロプログラムを実行するようにし
た動的マイクロコード・マシンを提供することを目的と
している。そしてそのため。
に翻訳し、このマイクロプログラムを実行するようにし
た動的マイクロコード・マシンを提供することを目的と
している。そしてそのため。
本発明の動的マイクロコード嗜マシンは、主記憶、と機
ｉ語に対応するマイクロプログラムが複数個）格納され
ている制御・記憶と書換可能制御記憶と内部レジスタと
を備える処理装置、および翻訳機構ヲ有する動的マイク
ロコード−マシンでめって、ループが生成されることを
示す所定の機械語形式の分岐命令に対応するマイクロプ
ログラムの中に、上記内部レジスタがＥＭＰ’ｒＹ１ｒ
示しているか、ＢＵＳＹを示しているか、或はＲＥＡＤ
Ｙ？示しているかを調べ、ＥＭＰＴＹｔ−示していると
きにはループの先頭アドレスおよび最終アドレスを上記
翻訳機構に通知して動作を開始させ、ＢＵＳＹを示して
いるときには本来の分岐処理を行わせ、ＲＥＡＤＹｔ−
示しているときＫは上記書替可能制御記憶に格納されて
いるマイクロコード列を実行させるための所定のマイク
ロコード列を設けると共に、次の機械語命令に移る前に
上記翻訳機構にＣＡＮＣＥＬｔ通知する！イク四コード
を設け、上記翻訳機構は、開始が指示されると、上記内
部レジスタをＢ Ｕ Ｓ ＹＫ （、、通知された先頭
アドレスおよび最終アドレスに従ってループをなす機械
語命令列を読出し、これをマイクロコード列に変換して
上記書替可能制御記憶に書込み、書込みの後で上記内部
レジスタ’ｋＲＥＡＤＹにすると共に。
ｉ語に対応するマイクロプログラムが複数個）格納され
ている制御・記憶と書換可能制御記憶と内部レジスタと
を備える処理装置、および翻訳機構ヲ有する動的マイク
ロコード−マシンでめって、ループが生成されることを
示す所定の機械語形式の分岐命令に対応するマイクロプ
ログラムの中に、上記内部レジスタがＥＭＰ’ｒＹ１ｒ
示しているか、ＢＵＳＹを示しているか、或はＲＥＡＤ
Ｙ？示しているかを調べ、ＥＭＰＴＹｔ−示していると
きにはループの先頭アドレスおよび最終アドレスを上記
翻訳機構に通知して動作を開始させ、ＢＵＳＹを示して
いるときには本来の分岐処理を行わせ、ＲＥＡＤＹｔ−
示しているときＫは上記書替可能制御記憶に格納されて
いるマイクロコード列を実行させるための所定のマイク
ロコード列を設けると共に、次の機械語命令に移る前に
上記翻訳機構にＣＡＮＣＥＬｔ通知する！イク四コード
を設け、上記翻訳機構は、開始が指示されると、上記内
部レジスタをＢ Ｕ Ｓ ＹＫ （、、通知された先頭
アドレスおよび最終アドレスに従ってループをなす機械
語命令列を読出し、これをマイクロコード列に変換して
上記書替可能制御記憶に書込み、書込みの後で上記内部
レジスタ’ｋＲＥＡＤＹにすると共に。
ＣＡＮＣＥＬが通知された時、上記内部レジスタｆＥＭ
ＰＴＹにするように構成されていることを特徴とするも
のである。以下１本発明を図面を参照しつつ説明する。
ＰＴＹにするように構成されていることを特徴とするも
のである。以下１本発明を図面を参照しつつ説明する。
第１図は本発明の１実施例のシステム構成を示す図、第
２図は本発明の詳細な説明する図でめも第１図において
、ＭＳは主記憶、（ＰＵは命令処理装置、Ｃ８は制御記
憶、ＷＣＳは書替可能制御記憶、ｌＮＴＲは内部レジス
タ、ＴＲは翻訳機構、ＴＲＴＢＬは翻訳テーブルをそれ
ぞれ示している。
２図は本発明の詳細な説明する図でめも第１図において
、ＭＳは主記憶、（ＰＵは命令処理装置、Ｃ８は制御記
憶、ＷＣＳは書替可能制御記憶、ｌＮＴＲは内部レジス
タ、ＴＲは翻訳機構、ＴＲＴＢＬは翻訳テーブルをそれ
ぞれ示している。
命令処理装置仁ＰＵは命令を実行するものである。制御
記憶Ｃ８には、機械語に対応する各種のマイクロプログ
ラムが格納されている。書替可能制御記憶ＷＣ″Ｓには
、翻訳機構ＴＲＫよって作成されたマイクロプログラム
が格納される。内部レジスタｌＮＴＲには、書替可能制
御記憶ＷＣ８がれている。翻訳機構ＴＲは機械語命令列
の翻訳を行うものである。翻訳機構ＴＲは、１個の独立
したプロセッサであって、命令処理装置（ＰＵのラッチ
やレジスタの読取り、各種制御記憶の内容の読取？）１
主記憶ＭＳの読取り、ラッチやレジスタへのデータの書
込み、各種制御メモリへのデータの書込み、主記憶ＭＳ
へのデータの書込みなど會行うことができる。翻訳テー
ブルＴＲＴＢＬには。
記憶Ｃ８には、機械語に対応する各種のマイクロプログ
ラムが格納されている。書替可能制御記憶ＷＣ″Ｓには
、翻訳機構ＴＲＫよって作成されたマイクロプログラム
が格納される。内部レジスタｌＮＴＲには、書替可能制
御記憶ＷＣ８がれている。翻訳機構ＴＲは機械語命令列
の翻訳を行うものである。翻訳機構ＴＲは、１個の独立
したプロセッサであって、命令処理装置（ＰＵのラッチ
やレジスタの読取り、各種制御記憶の内容の読取？）１
主記憶ＭＳの読取り、ラッチやレジスタへのデータの書
込み、各種制御メモリへのデータの書込み、主記憶ＭＳ
へのデータの書込みなど會行うことができる。翻訳テー
ブルＴＲＴＢＬには。
機械語命令とこれに対応するマイ−クロコード（もしく
はマイクロコード列）が格納−建れている０翻訳機構Ｔ
Ｒはこの翻訳テーブルＴＲＴＢＬ？用いて機械語命令列
をマイクロプログラムに変換する。
はマイクロコード列）が格納−建れている０翻訳機構Ｔ
Ｒはこの翻訳テーブルＴＲＴＢＬ？用いて機械語命令列
をマイクロプログラムに変換する。
第２図は本発明の動作の１例を示している。いま、主記
憶ＭＳに図示のようにループをなす機械語命令列が格納
されているものとする。なお、旬、旬９句はアドレスｓ
Ｌｌはラベルをそれぞれ示している。を九 ＢＣＴ Ｒ％＋ Ｌｔ 頃、レジスタＲ，（７）内容が零でなければラベルＬ１
ヘヤンプせよ、という命令である。機械語命令ＢＣＴに
対応するマイクロプログラムの先頭に、内部レジスタＩ
ＮＴＲｔ−調べ、その内容に応じて分岐するマイクロ命
令および翻訳機構ＴＲの動作を開始させるマイクロ命令
とが付加されている。機械語命令ＢＣＴがフェッチされ
ると、ＢＣＴ実行用マイクロコード列が読出され、その
実行が開始される。ＢＣＴ実行用マイクロコード列は、
下記のような処理を行う。
憶ＭＳに図示のようにループをなす機械語命令列が格納
されているものとする。なお、旬、旬９句はアドレスｓ
Ｌｌはラベルをそれぞれ示している。を九 ＢＣＴ Ｒ％＋ Ｌｔ 頃、レジスタＲ，（７）内容が零でなければラベルＬ１
ヘヤンプせよ、という命令である。機械語命令ＢＣＴに
対応するマイクロプログラムの先頭に、内部レジスタＩ
ＮＴＲｔ−調べ、その内容に応じて分岐するマイクロ命
令および翻訳機構ＴＲの動作を開始させるマイクロ命令
とが付加されている。機械語命令ＢＣＴがフェッチされ
ると、ＢＣＴ実行用マイクロコード列が読出され、その
実行が開始される。ＢＣＴ実行用マイクロコード列は、
下記のような処理を行う。
（イ） 内部レジスタｌＮＴＲ？調べる。ＲＥＡＤＹで
あれば書替可能制御記憶ＷＣ８の中のマイクロプログラ
ムを実行し、ＥＭＰＴＹであれば（ロ）の処理管行い、
ＢＵＳＹでめればｅつの処理を行う０ （ロ）翻訳機構ＴＲ？スタートさせる。このときには、
ループの先頭アドレス東およびループの最終アドレス句
も翻訳機構ＴＲに通知する。
あれば書替可能制御記憶ＷＣ８の中のマイクロプログラ
ムを実行し、ＥＭＰＴＹであれば（ロ）の処理管行い、
ＢＵＳＹでめればｅつの処理を行う０ （ロ）翻訳機構ＴＲ？スタートさせる。このときには、
ループの先頭アドレス東およびループの最終アドレス句
も翻訳機構ＴＲに通知する。
（ハ） 本来のＢＣＴ処理を行う。すなわち、レジスタ
ＲＪｆ零でなければ、番地ａ１の命令を行う。し命令を
実行する。
ＲＪｆ零でなければ、番地ａ１の命令を行う。し命令を
実行する。
翻訳機構ＴＲは、下記のような処理を行う。開始を指示
されると。
されると。
Ｏ＜旬−ａｌ〈一定値
であるか否かを調べｓ Ｎｏであれば失敗処理を行う
。Ｙｅｓ であれば、内部レジスタＩＮＴＲｔＢＵＳ
Ｙにし、ループをなす機械語列■を読出し。
。Ｙｅｓ であれば、内部レジスタＩＮＴＲｔＢＵＳ
Ｙにし、ループをなす機械語列■を読出し。
翻訳テーブルＴＲＴＢＬ’を参照して翻訳を行い。
翻訳の結果作成されたマイクロプログラムを書替可能制
御記憶ＷＣ８に格納する。この際、ループの中にさらに
ＢＣＴ、ＢＸＬＥ又はＢＸＨが含んでいる場合には失敗
処理を行い、書替可能制御記憶ＷＣ８がオーバ７０−し
たときも失敗処理を行う。翻訳が終了すると、内部レジ
スタｌＮＴＲ１ＲＥＡＤＹにする。失敗処理と判断され
たときには、内部レジスタ？ＥＭＰＴＹにする。ＣＡＮ
ＣＥＬが通知された時には、翻訳機構ＴＲは処理管中断
し、内部レジスタＩＮＴＲ１−ＥＭＰＴＹにする。割込
み発生時にも、ＣＡＮＣＥＬが翻訳機構）Ｒに通知され
る。
御記憶ＷＣ８に格納する。この際、ループの中にさらに
ＢＣＴ、ＢＸＬＥ又はＢＸＨが含んでいる場合には失敗
処理を行い、書替可能制御記憶ＷＣ８がオーバ７０−し
たときも失敗処理を行う。翻訳が終了すると、内部レジ
スタｌＮＴＲ１ＲＥＡＤＹにする。失敗処理と判断され
たときには、内部レジスタ？ＥＭＰＴＹにする。ＣＡＮ
ＣＥＬが通知された時には、翻訳機構ＴＲは処理管中断
し、内部レジスタＩＮＴＲ１−ＥＭＰＴＹにする。割込
み発生時にも、ＣＡＮＣＥＬが翻訳機構）Ｒに通知され
る。
以上の説明から明らかなように１本発明によれば、ルー
プを描かく機械語命令列管マイクロプログラムに変換し
、このマイクロプログラムを命令処理装置が実行してい
るので１処理効率を向上することが可能となる。
プを描かく機械語命令列管マイクロプログラムに変換し
、このマイクロプログラムを命令処理装置が実行してい
るので１処理効率を向上することが可能となる。
第１図は本発明の１実施例のシステム構成を示・す図、
第２図は本発明の詳細な説明する図である。 Ｃ８・・・制御記憶、ＷＣＳ・・・書替可能制御記憶、
ｌＮＴＲ・・・内部レジスタ、ＴＲ・・・翻訳機構、Ｔ
ＲＴＢＬ・・・翻訳テーブル。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
第２図は本発明の詳細な説明する図である。 Ｃ８・・・制御記憶、ＷＣＳ・・・書替可能制御記憶、
ｌＮＴＲ・・・内部レジスタ、ＴＲ・・・翻訳機構、Ｔ
ＲＴＢＬ・・・翻訳テーブル。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- 【特許請求の範囲】 主記憶と機械語に対応するマイクロプログラムが複数個
格納されている制御記憶と書換可能制御記憶と内部レジ
スタとを備える処理装置、および翻訳機構會有する動的
マイクロコード・マシンであって、ループが生成される
ことを示す所定の機械語形式の分岐命令に対応するマイ
クロプログラムの中に、上記内部レジスタがＥＭＰＴＹ
’を示しているか、ＢＵＳＹ？示しているか、或はＲＥ
ＡＤＹを示しているかを調べ、ＥＭＰＴＹ？示している
ときにはループの先頭アドレスおよび最終アドレスを上
記翻訳機構に通知して動作を開始させ。 ＢＵＳＹｔ示しているときには本来の分岐処理管行わせ
、ＲＥＡＤＹｖｒ示しているときＫは上記書替可能制御
記憶に格納されているマイクロコード列を実行させる几
めの所定のマイクロコード列’を設けると共に、次の機
械語命令に移る前に上記翻訳機構にＣＡＭ（ｌＬ？通知
するマイクロコードを設け、上記翻訳機構Ｆｉ、開始が
指示されると。 上記内部レジスタをＢＵＳＹにし１通知された先頭アド
レスおよび最終アドレスに従ってループをなす機械語命
令列を読出し、これをマイクロコード列に変換して上記
書替可能制御記憶に書込み。 いることを特徴とする動的マイクロコード・マシン０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469481A JPS5856038A (ja) | 1981-09-29 | 1981-09-29 | 動的マイクロコ−ド・マシン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469481A JPS5856038A (ja) | 1981-09-29 | 1981-09-29 | 動的マイクロコ−ド・マシン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856038A true JPS5856038A (ja) | 1983-04-02 |
Family
ID=15589894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15469481A Pending JPS5856038A (ja) | 1981-09-29 | 1981-09-29 | 動的マイクロコ−ド・マシン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339495A (ja) * | 1989-07-04 | 1991-02-20 | C Uyemura & Co Ltd | サテンニッケル又はニッケル合金めっき浴及びめっき方法 |
-
1981
- 1981-09-29 JP JP15469481A patent/JPS5856038A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339495A (ja) * | 1989-07-04 | 1991-02-20 | C Uyemura & Co Ltd | サテンニッケル又はニッケル合金めっき浴及びめっき方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6293712B1 (en) | Method and apparatus for constructing a stack unwind data structure | |
| CA1302573C (en) | Apparatus and method for recovering from missing page faults in vector data processing operations | |
| JP4950408B2 (ja) | 変換した命令の再始動 | |
| JPS5918737B2 (ja) | デ−タ処理システム | |
| RU98113914A (ru) | Способ и устройство для выполнения команд с плавающей запятой и упакованных данных, используя одиночный файл регистра | |
| JPH05204709A (ja) | プロセッサ | |
| JPS5621242A (en) | Pipeline control method for computer operation | |
| JPH03233630A (ja) | 情報処理装置 | |
| JPS5856038A (ja) | 動的マイクロコ−ド・マシン | |
| JPH0683615A (ja) | 命令セットエミュレーションを行う計算機 | |
| IE79236B1 (en) | Apparatus and method for recovering from page faults in vector data processing operations | |
| JPS5931733B2 (ja) | 可変長さの命令を実行する中央処理装置 | |
| JPH0524537B2 (ja) | ||
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JPH08320813A (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPS62219139A (ja) | 命令実行方式 | |
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPH0510677B2 (ja) | ||
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPS59189452A (ja) | デ−タ処理装置用キユ−構造 | |
| JPH05181670A (ja) | マイクロプログラム方式計算機 |