JPS5855675Y2 - multilayer printed circuit board - Google Patents

multilayer printed circuit board

Info

Publication number
JPS5855675Y2
JPS5855675Y2 JP8202079U JP8202079U JPS5855675Y2 JP S5855675 Y2 JPS5855675 Y2 JP S5855675Y2 JP 8202079 U JP8202079 U JP 8202079U JP 8202079 U JP8202079 U JP 8202079U JP S5855675 Y2 JPS5855675 Y2 JP S5855675Y2
Authority
JP
Japan
Prior art keywords
layer
pattern
hole
wiring
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8202079U
Other languages
Japanese (ja)
Other versions
JPS55181369U (en
Inventor
恒雄 城月
宏毅 平田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP8202079U priority Critical patent/JPS5855675Y2/en
Publication of JPS55181369U publication Critical patent/JPS55181369U/ja
Application granted granted Critical
Publication of JPS5855675Y2 publication Critical patent/JPS5855675Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【考案の詳細な説明】 本考案は、独立した電源層や接地層を有する多層プリン
ト基板に関し、プリント基板の取付は孔部等における配
線効率の低下を防止するものである。
[Detailed Description of the Invention] The present invention relates to a multilayer printed circuit board having independent power supply layers and ground layers, and the mounting of the printed circuit board prevents a decrease in wiring efficiency at holes and the like.

電子計算機のシェルフにおけるバックパネル等のような
大形プリント基板を使用する場合、そのフレームへの取
付は固定は、プリント基板に直接バカ孔をあけ、取付は
ネジを挿通して行うことが多い。
When using a large printed circuit board such as the back panel of a computer shelf, it is often fixed to the frame by drilling holes directly in the printed circuit board and inserting screws.

第1図はこのようなバカ孔のあいた多層フ。リント基板
の信号層と電源層を分離して示した斜視図であり、1つ
の信号層Lsと1つの電源層Lbが代表的に示されてい
る。
Figure 1 shows a multilayered film with holes like this. FIG. 2 is a perspective view showing the signal layer and power layer of the lint board separated, and one signal layer Ls and one power layer Lb are representatively shown.

孔Hsが信号層のバカ孔であり、Hbが電源層のバカ孔
である。
Hole Hs is a blank hole in the signal layer, and Hb is a blank hole in the power layer.

信号層Lsは、基本格子1を仮想し、その格子交点にラ
ンド2を備え、格子間を信号パターン3が走るようにパ
ターン形成されている。
The signal layer Ls is patterned so that a basic lattice 1 is assumed, lands 2 are provided at the intersections of the lattice, and a signal pattern 3 runs between the lattices.

そして、バカ孔Hsの部分およびその付近にはパターン
作成できないため、例えばパターン31のようにバカ孔
Hsを避けて形成するとか、パターン32のように行き
止まりにすると共に、ランド2を介して一旦化の信号層
に迂回させたりすることが行われている。
Since it is not possible to create a pattern in and around the blank hole Hs, for example, it is formed avoiding the blank hole Hs as in pattern 31, or it is formed as a dead end as in pattern 32, and it is temporarily formed through land 2. In some cases, the signal layer is detoured to the other signal layer.

しかしながら、パターン31の場合は、外側にふくらん
だ形にしなければならないため、それだけその外側にお
ける配線の自由度が阻害され、また行き止まりパターン
32を他の信号層のパターンで迂回させると、迂回パタ
ーンにより、他の信号層の配線の自由度が制限される。
However, in the case of the pattern 31, since it has to be shaped to bulge outward, the degree of freedom of wiring on the outside is hindered, and if the dead-end pattern 32 is detoured by another signal layer pattern, the detour pattern , the degree of freedom in wiring other signal layers is limited.

各信号層において、バカ孔の付近に充分な配線スペース
が有る場合はこのような配線も可能であるが、高密度プ
リント基板においてはそのような余裕が無いのが通常で
あるから、結局はバカ孔の分だけ他の配線部にしわ寄せ
するか、バカ孔付近の配線密度を低下させるしか無い。
This type of wiring is possible if there is sufficient wiring space near the hole in each signal layer, but there is usually no such space on high-density printed circuit boards, so it ends up being too much wiring. The only option is to either squeeze other wiring parts by the size of the hole or reduce the wiring density near the hole.

一方電源層Lbや接地層は、通常マスターパターン化が
行われ、アートワーク作業の負担軽減および接続の信頼
性向上が図られている。
On the other hand, the power supply layer Lb and the ground layer are usually master patterned to reduce the burden of artwork work and improve connection reliability.

電源層Lbのパターンとしては、信号層と同じ基本格子
1′の格子間を縦横に走る網目状のパターン4で構成さ
れており、信号層への電源供給部には、格子交点部にラ
ンド5を備えている。
The pattern of the power layer Lb is composed of a mesh pattern 4 running vertically and horizontally between the lattices of the same basic lattice 1' as the signal layer, and the power supply section to the signal layer has lands 5 at the intersections of the lattice. It is equipped with

そして積層状態において、このランド5と信号層上のラ
ンドとがスルーホールないしはパイヤホール(VIAH
OLE)で接続される。
In the stacked state, this land 5 and the land on the signal layer are connected to each other through a hole or via hole (VIAH).
OLE).

バカ孔Hbの部分においては、電流層パターン4も該孔
Hbを避けて形成されている。
In the portion of the hole Hb, the current layer pattern 4 is also formed avoiding the hole Hb.

また接地層も電源層Lbとほぼ同様に構成されているの
が通常である。
Further, the ground layer is usually configured in substantially the same manner as the power layer Lb.

このような信号層Lsや電源層Lb、接地層を何層も積
層することにより、多層プリント基板が構成されるが、
前記のようにバカ孔のために信号層における配線の自由
度が制限される。
A multilayer printed circuit board is constructed by laminating many layers of such a signal layer Ls, a power supply layer Lb, and a ground layer.
As described above, the degree of freedom of wiring in the signal layer is limited due to the holes.

そこで本考案は、この問題を有効に解決すべくなされた
ものであり、そのために本考案は、電源層や接地層にお
いて、バカ孔の付近に中継用のパターンを補助的に設け
、電源層パターンや接地層パターンと共にマスターパタ
ーン化することにより、信号層におけるバカ孔部を通過
すべきパターンを、電源層や接地層の補助パターンを利
用して中継するようにしたものである。
Therefore, the present invention was devised to effectively solve this problem, and for this purpose, the present invention provides an auxiliary relay pattern near the hole in the power layer and ground layer, and the power layer pattern By forming a master pattern together with the ground layer pattern and the ground layer pattern, the pattern that should pass through the hole in the signal layer is relayed using the auxiliary pattern of the power layer and the ground layer.

第2図は本考案の実施例を示すものであり、第1図に対
応して、1つの信号層Ls’と1つの電源層Lb’を分
離した状態で示しである。
FIG. 2 shows an embodiment of the present invention, and corresponding to FIG. 1, one signal layer Ls' and one power supply layer Lb' are shown in a separated state.

まず電源層Lb’においては、バカ孔Hbの付近に中継
用パターン6を補助的に形成しである。
First, in the power supply layer Lb', a relay pattern 6 is additionally formed near the hole Hb.

そして電源層パターン4は、中継用パターン6を避けて
形成されている。
The power layer pattern 4 is formed avoiding the relay pattern 6.

一方信号層Ls’のパターンは、71.72および71
’、72’のように、バカ孔Hs付近を通るパターンを
、バカ孔付近で寸断させ、中断部を電源層の中継パター
ン6.6′で接続するように戊っている。
On the other hand, the patterns of the signal layer Ls' are 71.72 and 71
As shown in ', 72', the pattern passing near the hole Hs is cut off near the hole, and the interrupted portion is connected with the relay pattern 6.6' of the power layer.

即ち第3図のように、信号層パターン71.72の中断
部パッド711)、72pと電源層上の中継パターン6
の両端パッド61p、621)とを、夫々積層状態にお
いて重なる位置に配置することにより、パッド71 p
と61p、パッド72 pと62 I)とを夫々スルー
ホール81.82で接続する。
That is, as shown in FIG.
By arranging the pads 61p, 621) at both ends of the
and 61p, and pads 72p and 62I) are connected through through holes 81 and 82, respectively.

これにより、パターン71〜パツド71 p〜スルーホ
ール81〜パッド61p〜中継パターン6〜パッド62
I)〜スルーホール〜パッド72p〜パターン72、
という配線ルートが形成される。
As a result, pattern 71~pad 71p~through hole 81~pad 61p~relay pattern 6~pad 62
I) ~Through hole~Pad 72p~Pattern 72,
A wiring route is formed.

同様にして、バカ孔の背部にも、パターン71′〜パツ
ド71b′〜スルーホール(81’)〜パッド61p′
〜中継ハターン6′〜パッド62p′〜スルーホール(
82’)〜パッド72p′〜パターン72′、という配
線ルートが形成される。
Similarly, the pattern 71' to pad 71b' to through hole (81') to pad 61p' is applied to the back of the hole.
~Relay hatan 6'~Pad 62p'~Through hole (
A wiring route from 82') to pad 72p' to pattern 72' is formed.

この構成によれば、信号層パターンのバカ孔による中断
部は、電源層に形成された中継パターン6.6′で接続
されることになるので、従来のように同一信号層におけ
る他の配線領域や他の信号層に負担をかけること無しに
、バカ孔付近の配線処理を行うことが可能となる。
According to this configuration, the interrupted portion of the signal layer pattern due to the hole is connected by the relay pattern 6.6' formed in the power layer, so that it is not necessary to connect other wiring areas on the same signal layer as in the conventional case. It becomes possible to perform wiring processing near the hole without placing a burden on the signal layer or other signal layers.

そのため、信号層の配線の自由度が制限されたりするこ
とはなく、高密度配線を円滑に実現することができる。
Therefore, the degree of freedom of wiring in the signal layer is not restricted, and high-density wiring can be smoothly realized.

次に、この中継パターン6.6′およびその両端の接続
パッドも、電源層パターン4と共にマスターパターン化
するのが好ましく、そのためには、あらゆるパターン条
件を想定し、必要に応じて常に信号層パターンの中断部
を中継接続できるような位置に、中継パターン6.6′
を配置するのが望ましい。
Next, it is preferable that this relay pattern 6, 6' and the connection pads at both ends thereof be made into a master pattern together with the power layer pattern 4. To do this, it is necessary to assume all pattern conditions and always pattern the signal layer pattern as necessary. Connect the relay pattern 6.6' in such a position that the interrupted part of the
It is desirable to place

信号層および電源層における各パッド711)、72p
、61 p、62 p等は、格子交点上に配置される。
Each pad 711), 72p in the signal layer and power supply layer
, 61 p, 62 p, etc. are placed on the grid intersections.

図は電源層に中継パターンを備えた例であるが、接地層
にも同様にして中継パターンを形成することができる。
Although the figure shows an example in which a relay pattern is provided on the power layer, the relay pattern can be formed on the ground layer in the same manner.

接地層の中継パターンは、電源層の中継パターン6.6
′に対して直交方向に形成するのもよく、これによれば
電源層の中継パターンと接地層の中継パターンを併用す
ることにより、バカ孔付近におけるX、Yいずれの方向
にも自由に中継配線できる。
The ground layer relay pattern is the power layer relay pattern 6.6
It is also good to form the wiring in the direction perpendicular to ′. According to this method, by using both the relay pattern of the power layer and the relay pattern of the ground layer, the relay wiring can be freely formed in either the X or Y direction near the hole. can.

また、層数が多く高密度になるほど電源層や接地層も多
いので、マスターパターン化によりこれらすべての電源
層や接地層に中継パターンを備えておけば、高密度配線
にも充分対処であきる。
Furthermore, as the number of layers increases and the density increases, the number of power supply layers and ground layers increases, so if a relay pattern is provided for all of these power supply layers and ground layers by master patterning, high-density wiring can be adequately handled.

以上のように本考案によれば、電源層や接地層における
バカ孔の付近に、予めマスターパターン化された中継パ
ターンを備えておき、信号層におけるバカ孔を通過する
パターンはバカ孔付近で中断させ、スルーホール(バイ
アホールも含む)を介して前記中継パターンに接続する
ことにより、電源層や接地層を利用してバカ孔付近の配
線問題を解決している。
As described above, according to the present invention, a relay pattern that has been made into a master pattern is provided in advance near the blank holes in the power supply layer and the ground layer, and the pattern passing through the blank holes in the signal layer is interrupted near the blank holes. By connecting to the relay pattern through through holes (including via holes), wiring problems near the blank holes can be solved using the power supply layer and the ground layer.

その結果、他の信号パターン領域に影響を及ぼすことが
無く、バカ孔の無い部分とほぼ同程度の自由度で配線す
ることができ、プリント配線の高密度化の上で非常に有
効である。
As a result, it is possible to wire with almost the same degree of freedom as in areas without blank holes without affecting other signal pattern areas, which is very effective in increasing the density of printed wiring.

なおこの思想は、セラミック配基基板にもそのまま通用
するものであり、従って本考案におけるプリント配線基
板とは、セラミック配線基板をも含むものとする。
Note that this concept also applies to ceramic wiring boards, and therefore, the term "printed wiring board" in the present invention includes ceramic wiring boards.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のプリント基板におけるバカ孔付近の配線
処理を示す信号層と電源層の斜視図、第2図は本考案に
よるバカ孔付近の配線処理を第1図に対応して示す図、
第3図は第2図の各層を積層した状態の要部断面図であ
る。 図において、LS′は信号層、Lb′は電源層、Hs、
Hbはバカ孔、1′は基本格子、4は電源層パターン、
6,6′は中断パターン、71.72.71’、72’
は信号層パターン、61 p、62 p、71 p、7
2 p、61 I)’、62 p’、71 p’、72
p′は接続用パッドである。
FIG. 1 is a perspective view of a signal layer and a power supply layer showing the wiring process near the hole in a conventional printed circuit board, and FIG. 2 is a diagram corresponding to FIG. 1 showing the wiring process near the hole according to the present invention.
FIG. 3 is a cross-sectional view of a main part of a state in which the layers shown in FIG. 2 are laminated. In the figure, LS' is a signal layer, Lb' is a power layer, Hs,
Hb is a stupid hole, 1' is a basic lattice, 4 is a power layer pattern,
6, 6' are interrupted patterns, 71.72.71', 72'
are signal layer patterns, 61 p, 62 p, 71 p, 7
2 p, 61 I)', 62 p', 71 p', 72
p' is a connection pad.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] フレームへの取付は等のためにバカ孔があけられた多層
プリント基板において、電源層および接地層の少なくと
も片方が、バカ孔付近に、中継用の補助パターンを有し
ており、信号層上においてバカ孔のために中断された配
線パターンを、スルーホール等を介して前記補助パター
ンに接続し得るように構成されていることを特徴とする
多層プリント基板。
In a multilayer printed circuit board with holes drilled for mounting on the frame, at least one of the power layer and the ground layer has an auxiliary pattern for relaying near the hole, and on the signal layer 1. A multilayer printed circuit board, characterized in that the wiring pattern interrupted due to the blank hole can be connected to the auxiliary pattern via a through hole or the like.
JP8202079U 1979-06-15 1979-06-15 multilayer printed circuit board Expired JPS5855675Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8202079U JPS5855675Y2 (en) 1979-06-15 1979-06-15 multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8202079U JPS5855675Y2 (en) 1979-06-15 1979-06-15 multilayer printed circuit board

Publications (2)

Publication Number Publication Date
JPS55181369U JPS55181369U (en) 1980-12-26
JPS5855675Y2 true JPS5855675Y2 (en) 1983-12-20

Family

ID=29315266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8202079U Expired JPS5855675Y2 (en) 1979-06-15 1979-06-15 multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JPS5855675Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5413407B2 (en) * 2011-06-03 2014-02-12 株式会社デンソー Electronic equipment

Also Published As

Publication number Publication date
JPS55181369U (en) 1980-12-26

Similar Documents

Publication Publication Date Title
JPS5855675Y2 (en) multilayer printed circuit board
JPH04340795A (en) Printed circuit board
JPH053160B2 (en)
JPS59144918U (en) LC filter element
JPH0143876Y2 (en)
JPS59103476U (en) printed wiring board
JP3090707U (en) Printed board
JPH0397976U (en)
JPS5986723U (en) Daylay line
JPH0397975U (en)
JPS58164263U (en) Multilayer printed wiring board structure
JPS5977255U (en) flexible printed wiring board
JPS61189695A (en) Pattern structure for multi-layer printed circuit board
JPH0529767A (en) Multilayer printed wiring board
JPS59187170U (en) multilayer circuit board
JPH04216695A (en) Printed board
JPS59146999U (en) Shield structure of printed circuit board
JPS61253894A (en) Multilayer printed wiring board
JPS59195798U (en) multilayer printed wiring board
JPS6452276U (en)
JPH03117881U (en)
JPS60106378U (en) multilayer printed circuit board
JPS6447087U (en)
JPH0365280U (en)
JPH0426574U (en)