JPS5855651Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5855651Y2 JPS5855651Y2 JP13737077U JP13737077U JPS5855651Y2 JP S5855651 Y2 JPS5855651 Y2 JP S5855651Y2 JP 13737077 U JP13737077 U JP 13737077U JP 13737077 U JP13737077 U JP 13737077U JP S5855651 Y2 JPS5855651 Y2 JP S5855651Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- collector
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体基板上にトランジスタとクランプ用のシ
ョットキーバリアダイオード（以下ＳＢＤと略記する）
を形成した半導体装置に関する。
ョットキーバリアダイオード（以下ＳＢＤと略記する）
を形成した半導体装置に関する。
バイポーラ形トランジスタと該トランジスタのスイッチ
ング速度を改善する目的で配設されるクランプ用のＳＢ
Ｄを同一半導体基板上に形成した半導体装置は、第１図
に示すような構造となっている。
ング速度を改善する目的で配設されるクランプ用のＳＢ
Ｄを同一半導体基板上に形成した半導体装置は、第１図
に示すような構造となっている。
即ち、１はＰ−形のシリコン（Ｓｉ）半導体基板、２は
シリコン（Ｓｉ）半導体基板１上に形成されたＮ＋形の
低抵抗埋込層、３はシリコン半導体基板１上に形成され
たコレクタ層となるＮ形エピタキシャル層、４はＮ形エ
ピタキシャル層３上に形成されたＰ形のベース層、５は
ベース層４上に形成さｔｔたＮ＋形のエミツタ層、６は
コレクタ層３、ベース層４、エミツタ層５を覆う二酸化
シリコン（Ｓｉｎ２）膜であり、該層４，５．６の一部
分に窓開きがなされ、該窓部分にはアルミニウム（ＡＩ
）等の金属が被着されて、夫々ショットキー電極７１．
ベース電極７２、エミッタ電極７３、コレクタ電極７４
が形成されている。
シリコン（Ｓｉ）半導体基板１上に形成されたＮ＋形の
低抵抗埋込層、３はシリコン半導体基板１上に形成され
たコレクタ層となるＮ形エピタキシャル層、４はＮ形エ
ピタキシャル層３上に形成されたＰ形のベース層、５は
ベース層４上に形成さｔｔたＮ＋形のエミツタ層、６は
コレクタ層３、ベース層４、エミツタ層５を覆う二酸化
シリコン（Ｓｉｎ２）膜であり、該層４，５．６の一部
分に窓開きがなされ、該窓部分にはアルミニウム（ＡＩ
）等の金属が被着されて、夫々ショットキー電極７１．
ベース電極７２、エミッタ電極７３、コレクタ電極７４
が形成されている。
なお８はコレクタ電極７４のオーミックコンタクトを補
償する補償拡散領域である。
償する補償拡散領域である。
第１図に示す如き従来の構造は、ＳＢＤがシート抵抗の
高いＮ型エピタキシャル層上に形成されているため、Ｓ
ＢＤの順方向抵抗が大きくなる。
高いＮ型エピタキシャル層上に形成されているため、Ｓ
ＢＤの順方向抵抗が大きくなる。
このため、ＳＢＤのクランプ特性か゛良くないという欠
点を持っている。
点を持っている。
従って本考案は上記半導体装置のコレクタ層の抵抗を減
少させて、スイッチング特性の改善を図ることを目的と
する。
少させて、スイッチング特性の改善を図ることを目的と
する。
その目的を達成せしめるため、本考案は、一導電形のエ
ピタキシャル層を有する逆導電型半導体基板上に、該−
導電形のエピタキシャル層をコレクタ層とし、該エピタ
キシャル層と前記基板間に一導電形の高濃度埋込領域を
有し、コレクタ層の上面に反対導電型のベース層を積層
し、該ベース層の上面に一導電形の不純物の濃い一導電
形のエミツタ層を形成−し、上記コレクタ層の表面にコ
レクタコンタクトとショットキーバリアダイオードを形
成した半導体装置において、ショットキーバリア形成領
域下に、該ショットキーバリア形成領域に近接して上記
コレクタ層と同−導電形不純物を高濃度に導入してなる
領域を形成したことを特徴とするもので、以下実施例に
ついて詳細に説明する。
ピタキシャル層を有する逆導電型半導体基板上に、該−
導電形のエピタキシャル層をコレクタ層とし、該エピタ
キシャル層と前記基板間に一導電形の高濃度埋込領域を
有し、コレクタ層の上面に反対導電型のベース層を積層
し、該ベース層の上面に一導電形の不純物の濃い一導電
形のエミツタ層を形成−し、上記コレクタ層の表面にコ
レクタコンタクトとショットキーバリアダイオードを形
成した半導体装置において、ショットキーバリア形成領
域下に、該ショットキーバリア形成領域に近接して上記
コレクタ層と同−導電形不純物を高濃度に導入してなる
領域を形成したことを特徴とするもので、以下実施例に
ついて詳細に説明する。
第２図に示すように、ショットキー電極７１下のショッ
トキーバリア形成領域９に接近してＮ＋型の低抵抗領域
２′が形成されている。
トキーバリア形成領域９に接近してＮ＋型の低抵抗領域
２′が形成されている。
低抵抗の領域では、低抵抗埋込層２と接続されている。
このように、本考案は、ショットキーバリア形成領域９
に接近して低抵抗領域２′が設けられているため、コレ
クタ層となるＮ形エピタキシャル層３からショットキー
バリア形成領域９へ向う電子は低抵抗領域２′を通るた
め、実質的にはショットキーバリアダイオードの直列抵
抗が減少したのと同しようになって、上記半導体装置の
クランプ特性は大幅に改善される。
に接近して低抵抗領域２′が設けられているため、コレ
クタ層となるＮ形エピタキシャル層３からショットキー
バリア形成領域９へ向う電子は低抵抗領域２′を通るた
め、実質的にはショットキーバリアダイオードの直列抵
抗が減少したのと同しようになって、上記半導体装置の
クランプ特性は大幅に改善される。
以上詳細に説明したように、本考案によれば、ショット
キーバリアダイオードの直列抵抗を従来の装置に比べて
大幅に減少させたので、上記半導体装置のクランプ特性
は大幅に改善されると共に、スイッチングの温度特性も
改善される。
キーバリアダイオードの直列抵抗を従来の装置に比べて
大幅に減少させたので、上記半導体装置のクランプ特性
は大幅に改善されると共に、スイッチングの温度特性も
改善される。
第１図は従来の半導体装置の断面図、第２図は本考案の
一実施例の断面図である。 図において１はＰ−形のシリコン（Ｓｉ）半導体基板、
２はシリコン半導体基板１上に形成されたＮ＋形の低抵
抗埋込層、２′は低抵抗領域、３はコレクタ層となるＮ
形エピタキシャル層、４はＰ形のベース層、５はＮ＋形
のエミツタ層、６は二酸化シリコン膜、７１はショット
キー電極、７２はベース電極、７３はエミッタ電極、７
４はコレクタ電極である。
一実施例の断面図である。 図において１はＰ−形のシリコン（Ｓｉ）半導体基板、
２はシリコン半導体基板１上に形成されたＮ＋形の低抵
抗埋込層、２′は低抵抗領域、３はコレクタ層となるＮ
形エピタキシャル層、４はＰ形のベース層、５はＮ＋形
のエミツタ層、６は二酸化シリコン膜、７１はショット
キー電極、７２はベース電極、７３はエミッタ電極、７
４はコレクタ電極である。
Claims (1)
- 一導電形のエピタキシャル層を有する逆導電型半導体基
板上に、該−導電形のエピタキシャル層をコレクタ層と
し、該エピタキシャル層と前記基板間に一導電形の高濃
度埋込領域を有し、コレクタ層の上面に反対導電型のベ
ース層を積層し、該ベース層の上面に一導電形の不純物
の濃い一導電形のエミツタ層を形成し、上記コレクタ層
の表面にコレクタコンタクトとショットキーバリアダイ
オードを形成した半導体装置において、ショットキーバ
リア形成領域下に、該ショットキーバリア形成領域に近
接して上記コレクタ層と同−導電形不純物を高濃度に導
入してなる領域を形成したことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13737077U JPS5855651Y2 (ja) | 1977-10-13 | 1977-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13737077U JPS5855651Y2 (ja) | 1977-10-13 | 1977-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5462673U JPS5462673U (ja) | 1979-05-02 |
| JPS5855651Y2 true JPS5855651Y2 (ja) | 1983-12-20 |
Family
ID=29109494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13737077U Expired JPS5855651Y2 (ja) | 1977-10-13 | 1977-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855651Y2 (ja) |
-
1977
- 1977-10-13 JP JP13737077U patent/JPS5855651Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5462673U (ja) | 1979-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| US5693979A (en) | Semiconductor device | |
| US7911033B2 (en) | Bipolar transistor with depleted emitter | |
| JPS5855651Y2 (ja) | 半導体装置 | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2581149B2 (ja) | 薄膜高耐圧半導体装置 | |
| JP2802459B2 (ja) | フォト・トライアック | |
| FR2363897A1 (fr) | Dispositif semi-conducteur monolithique comportant un moyen de protection contre les surtensions | |
| JPH03283470A (ja) | ツェナーダイオード | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH0521442A (ja) | 半導体装置 | |
| JPS6244535Y2 (ja) | ||
| JPH06163909A (ja) | 縦型電界効果トランジスタ | |
| JPH0480970A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0110938Y2 (ja) | ||
| JPS6020954Y2 (ja) | 半導体装置 | |
| JP2676958B2 (ja) | 縦型電界効果トランジスタ | |
| JPS62160761A (ja) | 半導体装置 | |
| JPH0121633B2 (ja) | ||
| JPS61183549U (ja) | ||
| JPS6138198Y2 (ja) | ||
| JPS6020955Y2 (ja) | 半導体装置 | |
| JPS6394675A (ja) | 半導体装置 |