JPS5854739A - スケルチ回路 - Google Patents
スケルチ回路Info
- Publication number
- JPS5854739A JPS5854739A JP15291081A JP15291081A JPS5854739A JP S5854739 A JPS5854739 A JP S5854739A JP 15291081 A JP15291081 A JP 15291081A JP 15291081 A JP15291081 A JP 15291081A JP S5854739 A JPS5854739 A JP S5854739A
- Authority
- JP
- Japan
- Prior art keywords
- squelch
- diode
- input signal
- amplitude
- pin diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 12
- 230000002238 attenuated effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000272517 Anseriformes Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多重無線装置等に使用されるスケルチ回路に
係り、特に入力端の交流インピーダンスがスケルチ回路
の動作にかかわらず定インピーダンスとなるようにした
スケルチ回路に関する。
係り、特に入力端の交流インピーダンスがスケルチ回路
の動作にかかわらず定インピーダンスとなるようにした
スケルチ回路に関する。
スケルチ回路（佳、周知の如く、多重無線装置等の中継
器に含捷れる受信部の終段に設けられており、入力信号
検出回路により検出される入力信号の振幅が所定値以下
となったとき、信号路を遮断する雑音消去回路である。
器に含捷れる受信部の終段に設けられており、入力信号
検出回路により検出される入力信号の振幅が所定値以下
となったとき、信号路を遮断する雑音消去回路である。
従来のスケルチ回路においてＱま、信号路が遮断してい
る期間（以下、スケルチ時と称する）に入力端から見た
負荷インピーダンスが、信月路が導通している期間（以
下、正常時と称する）に入力端から見た負荷インピーダ
ンスより極めて大きい。
る期間（以下、スケルチ時と称する）に入力端から見た
負荷インピーダンスが、信月路が導通している期間（以
下、正常時と称する）に入力端から見た負荷インピーダ
ンスより極めて大きい。
このため、入力信号の上記所定振幅値は、正常時からス
ケルチ時へ移行する場合と、スケルチ時から正常時に移
行する場合とで異なる値となり、正常にスケルチ動作が
行われないという問題があった。
ケルチ時へ移行する場合と、スケルチ時から正常時に移
行する場合とで異なる値となり、正常にスケルチ動作が
行われないという問題があった。
本発明の目的は、上述の従来技７術における問題にかん
がみ、従来のスケルチ回路の入力端にダイオード、抵抗
、およびコンｒンサを付加することにより、正常時およ
びスケルチ時に入力信号検出回路に入力される信号の振
幅の大きさを、同一人力信号レベルに対して一致させ、
それにより、スケルチ回路において、スケルチ時から正
常時への移行およびその逆の移行Ｖこおける入力信号の
所定振幅値を一致させ、正常なスケルチ動作を可能にす
ることにある。
がみ、従来のスケルチ回路の入力端にダイオード、抵抗
、およびコンｒンサを付加することにより、正常時およ
びスケルチ時に入力信号検出回路に入力される信号の振
幅の大きさを、同一人力信号レベルに対して一致させ、
それにより、スケルチ回路において、スケルチ時から正
常時への移行およびその逆の移行Ｖこおける入力信号の
所定振幅値を一致させ、正常なスケルチ動作を可能にす
ることにある。
上記目的を達成するために、本発明により提供されるも
のは、入力信号の振幅を検出する入力信号検出回路、入
力端と出力端の間の信号路に直列に挿入された第１のダ
イオード、および入力信号検出回路の出力に応じて第１
のダイオードに加える直流バイアス電圧を制御して信号
路を導通捷たは遮断する制御回路を具備するスケルチ回
路において、入力端と接地間に、第１のダイオードの直
流バイアスとは逆バイアスとなるように接続された第２
のダイオード、信号路が導通時の前記出力端に接続され
た負荷インピーダンスと同じ値のインピーダンスを有す
る抵抗、およびコンデンサを直列接続してなることを特
徴とするスケルチ回路以下、添附の図面にもとづいて本
発明の実施例を従来例と対比して説明する。
のは、入力信号の振幅を検出する入力信号検出回路、入
力端と出力端の間の信号路に直列に挿入された第１のダ
イオード、および入力信号検出回路の出力に応じて第１
のダイオードに加える直流バイアス電圧を制御して信号
路を導通捷たは遮断する制御回路を具備するスケルチ回
路において、入力端と接地間に、第１のダイオードの直
流バイアスとは逆バイアスとなるように接続された第２
のダイオード、信号路が導通時の前記出力端に接続され
た負荷インピーダンスと同じ値のインピーダンスを有す
る抵抗、およびコンデンサを直列接続してなることを特
徴とするスケルチ回路以下、添附の図面にもとづいて本
発明の実施例を従来例と対比して説明する。
第１図は従来のスケルチ回路を示す回路図である。第１
図において、入力端ＩＮは、増幅器１、コンデンサＣ１
、信号伝達方向に接続された第１のＰＩＮダイオード１
）１、コンデンサＣ２、ふ・よび抵抗Ｒｏを直列接続し
てなる信号路を介して出力端０に接続されている。入力
端ＩＮはまた、増幅器１を介して入力信号検出回路２
ＶＣ接続されている。入力信号検出回路２の出力は、入
力信号の振幅の大きさに応じてスイッチＳｗ全駆動する
スイッチ駆動回路３に接続されている。スイッチＳＷの
一方の接点は接地されており、他方の接点は電源ｖｌに
接続されている。スイッチＳＷの共通接点は、抵抗１′
ｔ１およびインダクタンスＬ、を介して、第１０ＰＩＮ
ダイオードＤ１のアノードに接続されていると共に、抵
抗Ｒ１およびインダクタンスＬ２を介してＰＩＮダイオ
ードＤ２のカソードに接続されている。ＰＩＮダイオー
ドＤ２のアノードは第１のＰＩＮダイオードＤ、のカソ
ードに接続されていると共に、インダクタンスＬ３を介
して電源■１の電圧ｖｌ より低い電圧ｖ２の電源ｖ２
に接続されている。出力端ＯにはインピーダンスｚＯの
負荷抵抗４が接続されている。抵抗Ｒｏは出力整合用で
、負荷インピーダンス２゜とほぼ等しいインピーダンス
を有する。
図において、入力端ＩＮは、増幅器１、コンデンサＣ１
、信号伝達方向に接続された第１のＰＩＮダイオード１
）１、コンデンサＣ２、ふ・よび抵抗Ｒｏを直列接続し
てなる信号路を介して出力端０に接続されている。入力
端ＩＮはまた、増幅器１を介して入力信号検出回路２
ＶＣ接続されている。入力信号検出回路２の出力は、入
力信号の振幅の大きさに応じてスイッチＳｗ全駆動する
スイッチ駆動回路３に接続されている。スイッチＳＷの
一方の接点は接地されており、他方の接点は電源ｖｌに
接続されている。スイッチＳＷの共通接点は、抵抗１′
ｔ１およびインダクタンスＬ、を介して、第１０ＰＩＮ
ダイオードＤ１のアノードに接続されていると共に、抵
抗Ｒ１およびインダクタンスＬ２を介してＰＩＮダイオ
ードＤ２のカソードに接続されている。ＰＩＮダイオー
ドＤ２のアノードは第１のＰＩＮダイオードＤ、のカソ
ードに接続されていると共に、インダクタンスＬ３を介
して電源■１の電圧ｖｌ より低い電圧ｖ２の電源ｖ２
に接続されている。出力端ＯにはインピーダンスｚＯの
負荷抵抗４が接続されている。抵抗Ｒｏは出力整合用で
、負荷インピーダンス２゜とほぼ等しいインピーダンス
を有する。
第１図の従来回路の動作を次に説明する。入力端ＩＮの
入力信号が所定の振幅値以上の場合、すなわち正常時に
は、入力信号検出回路２がこの振幅匝を検出してスイッ
チ駆動回路３を駆動し、スイッチＳＷが駆動されて電圧
■１が抵抗Ｒ０に印加されている。電圧ｖ１は■２より
大であるため、ＰＩＮダイオードＤ２は逆バイアスされ
るので、直流電流はダイオードＤ２を流れることが出来
ず、従ってダイオードＤ２の交流インピーダンスは高く
なっている。一方、抵抗Ｒ１１インダクタンスＬ１％第
１０ＰＩＮダイオードＤ１、およびインダクタンスし２
を通る直流電流通路が形成されるので、第１のＰ’ＩＮ
ダイオードＤ１の交流インピーダンスは低くなってお９
１入力端ＩＮに印加された信号はＰＩＮダイオードＤＩ
を含む信号路を通って出力端Ｏに導かれる。
入力信号が所定の振幅値以上の場合、すなわち正常時に
は、入力信号検出回路２がこの振幅匝を検出してスイッ
チ駆動回路３を駆動し、スイッチＳＷが駆動されて電圧
■１が抵抗Ｒ０に印加されている。電圧ｖ１は■２より
大であるため、ＰＩＮダイオードＤ２は逆バイアスされ
るので、直流電流はダイオードＤ２を流れることが出来
ず、従ってダイオードＤ２の交流インピーダンスは高く
なっている。一方、抵抗Ｒ１１インダクタンスＬ１％第
１０ＰＩＮダイオードＤ１、およびインダクタンスし２
を通る直流電流通路が形成されるので、第１のＰ’ＩＮ
ダイオードＤ１の交流インピーダンスは低くなってお９
１入力端ＩＮに印加された信号はＰＩＮダイオードＤＩ
を含む信号路を通って出力端Ｏに導かれる。
入力端ＩＮの入力信号が所定の振幅値より小になると、
すなわち、スケルチ時には、入力信号検出回路２の動作
によりスイッチ駆動回路３が駆動されて、スイッチＳＷ
は接地側に接続される。この場合、インダクタンスＬ３
、ＰＩＮダイオードＤ２インダクタンスＬ２、および抵
抗ＲＩを介して直流電流がｖ２から接地に流れるので、
ダイオードＤ２の交流インピーダンスは低く遅っている
。一方、第１０ＰＩＮダイオードＤ１は逆バイアスと寿
っているため、ダイオードＤ１の交流インピーダンスは
高くなっている。従って、入力端ＩＮに印加された入力
信号はダイオードＤ１により減衰され、ダイオードＤｚ
を介してコンデンサＣ３により交流的に接地されるので
、出力端０には信号が伝わらなくなる。
すなわち、スケルチ時には、入力信号検出回路２の動作
によりスイッチ駆動回路３が駆動されて、スイッチＳＷ
は接地側に接続される。この場合、インダクタンスＬ３
、ＰＩＮダイオードＤ２インダクタンスＬ２、および抵
抗ＲＩを介して直流電流がｖ２から接地に流れるので、
ダイオードＤ２の交流インピーダンスは低く遅っている
。一方、第１０ＰＩＮダイオードＤ１は逆バイアスと寿
っているため、ダイオードＤ１の交流インピーダンスは
高くなっている。従って、入力端ＩＮに印加された入力
信号はダイオードＤ１により減衰され、ダイオードＤｚ
を介してコンデンサＣ３により交流的に接地されるので
、出力端０には信号が伝わらなくなる。
こうして、第１図の従来回路のスケルチ動作が行われる
が、そのスケルチ動作には以下に述べる問題がある。す
なわち、入力信号検出回路２０入力端に接続されたノー
ドＮから見た負荷インピーダンスは、正常時には凡＋Ｚ
ｏ （一般的には１００Ωないし１５０Ω）であるの
に対して、異常時には第１０ＰＩＮダイオードＤ、が直
流的に遮断されているので、前述の如く極めて大きな交
流インピーダンスを持つ。従って、増幅器１の出力イン
ピーダンスが充分に低くない限り、入力端ＩＮにおける
同一信号振幅に対応するノードＮの信号振幅は、Ｎから
見た負荷インピーダンスの変動の影響を受けて変動する
。すなわち、入力信号検出回路２がスイッチ駆動回路３
を駆動させるだめの入力しきい値をＡとすると、正常時
に入力ＩＮの信号が低下して、ノードＮにおける信号振
幅がＡ以下になると、スイッチＳＷが電圧■１側に接続
されスケルチ動作を行う。正常時からスケルチ時への移
動過程で、ノードＮにおける振幅がＡになったとき、入
力端ＩＮにおける信号振幅をＢとする。
が、そのスケルチ動作には以下に述べる問題がある。す
なわち、入力信号検出回路２０入力端に接続されたノー
ドＮから見た負荷インピーダンスは、正常時には凡＋Ｚ
ｏ （一般的には１００Ωないし１５０Ω）であるの
に対して、異常時には第１０ＰＩＮダイオードＤ、が直
流的に遮断されているので、前述の如く極めて大きな交
流インピーダンスを持つ。従って、増幅器１の出力イン
ピーダンスが充分に低くない限り、入力端ＩＮにおける
同一信号振幅に対応するノードＮの信号振幅は、Ｎから
見た負荷インピーダンスの変動の影響を受けて変動する
。すなわち、入力信号検出回路２がスイッチ駆動回路３
を駆動させるだめの入力しきい値をＡとすると、正常時
に入力ＩＮの信号が低下して、ノードＮにおける信号振
幅がＡ以下になると、スイッチＳＷが電圧■１側に接続
されスケルチ動作を行う。正常時からスケルチ時への移
動過程で、ノードＮにおける振幅がＡになったとき、入
力端ＩＮにおける信号振幅をＢとする。
スケルチ時に入力端ＩＮの信号振幅が増大して、ノード
Ｎにおける信号振幅がＡより大になると、スイッチＳＷ
は接地側に接続されて正常時となる。
Ｎにおける信号振幅がＡより大になると、スイッチＳＷ
は接地側に接続されて正常時となる。
スケルチ時において、ノードＮから見た負荷インピーダ
ンスは正常時に比べて極めて大きいので、スケルチ時か
ら正常時への移行の過程で、ノードＮにおける振幅がＡ
になったときの、入力端ＩＮにおける信号振幅はＢより
も小さくなる。このように、第１図に示した従来回路に
おいては、スケルチ動作点と復旧点が入力端ＩＮにおい
て異なるという問題があった。
ンスは正常時に比べて極めて大きいので、スケルチ時か
ら正常時への移行の過程で、ノードＮにおける振幅がＡ
になったときの、入力端ＩＮにおける信号振幅はＢより
も小さくなる。このように、第１図に示した従来回路に
おいては、スケルチ動作点と復旧点が入力端ＩＮにおい
て異なるという問題があった。
第２図は本発明の一実施例によるスケルチ回路を示す回
路図である。第２図において、第１図と同一部分には同
一参照番号を付してあり、第１図と異なるところは、電
源十ｖ２と第１のＰＩＮダイオードＤ１のアノードとの
間に、第２のＰＩＮダイオードＤ３、抵抗Ｒ２およびコ
ンデンサＣ４からなる回路を挿入したことである。第２
０ＰＩＮダイオードＤ３のアノードは抵抗Ｒ２を介して
電源Ｖ２に接続されており、カンードは第１０ＰＩＮダ
イオードＤｌのアノードに接続されている。ｔ Ｋ Ｖ
２はコンデンサＣ２を介して交流的に接地されている
。抵抗Ｒ２のインピーダンスは抵抗ＲＯとＺ。
路図である。第２図において、第１図と同一部分には同
一参照番号を付してあり、第１図と異なるところは、電
源十ｖ２と第１のＰＩＮダイオードＤ１のアノードとの
間に、第２のＰＩＮダイオードＤ３、抵抗Ｒ２およびコ
ンデンサＣ４からなる回路を挿入したことである。第２
０ＰＩＮダイオードＤ３のアノードは抵抗Ｒ２を介して
電源Ｖ２に接続されており、カンードは第１０ＰＩＮダ
イオードＤｌのアノードに接続されている。ｔ Ｋ Ｖ
２はコンデンサＣ２を介して交流的に接地されている
。抵抗Ｒ２のインピーダンスは抵抗ＲＯとＺ。
の和に等しく設定しである。
第２図の回路構成により、正常時においてもスケルチ時
においても共に、ノードＮから見た負荷インピーダンス
はＲｏ十Ｚｏとなる。すなわち、正常時には、スイッチ
ＳＷがｖｌ側に接続されて、従来同様第１のＰＩＮダイ
オードＤ１は低インピーダンス、ダイオードＤ２は高イ
ンピーダンスになり、本発明により付加された第２のＰ
ＩＮダイオードＤ３はｖｌ〉ｖ２故直流的に遮断されて
おり高インピーダンスとなっているので、入力信号は出
力端０に導かれ、この時のノードＮから見た負荷インピ
ーダンスは従来同様Ｒｏ＋Ｚｏである。スケルチ時には
、スイッチＳＷは接地側に接続され、従来同様にインダ
クタンスＬｌｓ、ダイオードＤ２、インダクタンスＬ２
、および抵抗Ｒ，を通る直流電流通路が形成され、入力
信号は逆ノ々イアスされた第１のＰＩＮダイオードＤ、
により減衰されて、ダイオードＤ２を介してコンデンサ
Ｃ３により交流的に接地されるので、入力信号は出力端
０に伝達されない。一方、本発明により付加された第２
のＰＩＮダイオードＤ３はこの時、順方向バイアスされ
ており、ノードＮから見た負荷インピーダンスは低イン
ピーダンスのダイオードＤ３’ｆ：介［７て抵抗Ｒ２の
みとなる。抵抗ｌ也２のインピーダンスはＲｏ十Ｚｏに
等しく膜力ｌされているため、スケルチ時における）−
ドＮから見た負荷インピーダンスもＲｏ十Ｚ。である。
においても共に、ノードＮから見た負荷インピーダンス
はＲｏ十Ｚｏとなる。すなわち、正常時には、スイッチ
ＳＷがｖｌ側に接続されて、従来同様第１のＰＩＮダイ
オードＤ１は低インピーダンス、ダイオードＤ２は高イ
ンピーダンスになり、本発明により付加された第２のＰ
ＩＮダイオードＤ３はｖｌ〉ｖ２故直流的に遮断されて
おり高インピーダンスとなっているので、入力信号は出
力端０に導かれ、この時のノードＮから見た負荷インピ
ーダンスは従来同様Ｒｏ＋Ｚｏである。スケルチ時には
、スイッチＳＷは接地側に接続され、従来同様にインダ
クタンスＬｌｓ、ダイオードＤ２、インダクタンスＬ２
、および抵抗Ｒ，を通る直流電流通路が形成され、入力
信号は逆ノ々イアスされた第１のＰＩＮダイオードＤ、
により減衰されて、ダイオードＤ２を介してコンデンサ
Ｃ３により交流的に接地されるので、入力信号は出力端
０に伝達されない。一方、本発明により付加された第２
のＰＩＮダイオードＤ３はこの時、順方向バイアスされ
ており、ノードＮから見た負荷インピーダンスは低イン
ピーダンスのダイオードＤ３’ｆ：介［７て抵抗Ｒ２の
みとなる。抵抗ｌ也２のインピーダンスはＲｏ十Ｚｏに
等しく膜力ｌされているため、スケルチ時における）−
ドＮから見た負荷インピーダンスもＲｏ十Ｚ。である。
このように、本発明により、ノー１″Ｎから見た負荷イ
ンピーダンスが正常時とスケルチ時で等し７くなったの
で、入力端ＩＮに印加される入力信号の振幅について、
スケルチ動作点とｔＭｏ」点が同一振幅レベルで行われ
る。
ンピーダンスが正常時とスケルチ時で等し７くなったの
で、入力端ＩＮに印加される入力信号の振幅について、
スケルチ動作点とｔＭｏ」点が同一振幅レベルで行われ
る。
以上説明したように、本発明によれば、スケルチ回路の
入力端ＶＣ，ダイオード、抵抗」・・よびコンデンサｆ
ｆ：ｉ個ずつ含むｔＭ単な回路を伺加することによシ、
スケルチ回路において、正常時がらスケルチ動作へ移行
するときの入力信号の振幅を、スケルチ動作から正常動
作へ移行するときの入力・は号の振幅と同じレベルに設
にできる。
入力端ＶＣ，ダイオード、抵抗」・・よびコンデンサｆ
ｆ：ｉ個ずつ含むｔＭ単な回路を伺加することによシ、
スケルチ回路において、正常時がらスケルチ動作へ移行
するときの入力信号の振幅を、スケルチ動作から正常動
作へ移行するときの入力・は号の振幅と同じレベルに設
にできる。
なお、本発明は前述の実施例に限定されるものではなく
、様々の変形が考えられ、例えばＰＩＮダイオードに替
えて通常の夕゛イオート９を用いてもよい。
、様々の変形が考えられ、例えばＰＩＮダイオードに替
えて通常の夕゛イオート９を用いてもよい。
第１図は従来のスケルチ回路を示す回路図、第２図は本
発明の一実施例によるスケルチ回路を示す回路図である
。 １・・・増幅器、２・・入力信号検出回路、３・・・ス
イッチ駆動回路、４・・負荷抵抗、Ｄ、・・・第１０Ｐ
ＩＮダイオード、Ｄ３・・・第２のＰＩＮダイオード、
ＩＮ・・・入力端、０・・・出力端。 特許出願人 富士通株式会社 特許出願代理人 ′ 弁理士 宵 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （１１） 第１図 第２Ｍ
発明の一実施例によるスケルチ回路を示す回路図である
。 １・・・増幅器、２・・入力信号検出回路、３・・・ス
イッチ駆動回路、４・・負荷抵抗、Ｄ、・・・第１０Ｐ
ＩＮダイオード、Ｄ３・・・第２のＰＩＮダイオード、
ＩＮ・・・入力端、０・・・出力端。 特許出願人 富士通株式会社 特許出願代理人 ′ 弁理士 宵 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （１１） 第１図 第２Ｍ
Claims (1)
- １、入力信号の振幅を検出する入力信号検出回路、入力
端と出力端の間の信号路に直列に挿入された第１のダイ
オード、および該入力（Ｎ号検出回路の出力に応じて該
第１のダイオードに加える直流バイアス電圧を制御して
該信号路を導通′または遮断する制御回路を具備するス
ケルチ回路において、前記入力端と接地間に、前記第１
のダイオードの直流バイアスとは逆バイアスとなるよう
に接続された第２のダイオード、前記信号路が導通時の
前記出力端に接続された負荷インピーダンスと同じ値の
インピーダンスを有する抵抗、およびコンデンサｆｃ直
列接続してなることを特徴とするスケルチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291081A JPS5854739A (ja) | 1981-09-29 | 1981-09-29 | スケルチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291081A JPS5854739A (ja) | 1981-09-29 | 1981-09-29 | スケルチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854739A true JPS5854739A (ja) | 1983-03-31 |
Family
ID=15550807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15291081A Pending JPS5854739A (ja) | 1981-09-29 | 1981-09-29 | スケルチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158940U (ja) * | 1986-03-27 | 1987-10-08 | ||
| JPH077920A (ja) * | 1993-06-17 | 1995-01-10 | Yamauchi Corp | トルクリミッタ |
-
1981
- 1981-09-29 JP JP15291081A patent/JPS5854739A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158940U (ja) * | 1986-03-27 | 1987-10-08 | ||
| JPH0342754Y2 (ja) * | 1986-03-27 | 1991-09-06 | ||
| JPH077920A (ja) * | 1993-06-17 | 1995-01-10 | Yamauchi Corp | トルクリミッタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778571B2 (en) | Laser driver circuit | |
| US20040169973A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| EP0375979B1 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
| JPH01103884A (ja) | 光トランスミッタドライバ | |
| US4626806A (en) | RF isolation switch | |
| EP0033198A1 (en) | Bias circuit for a field effect transistor | |
| EP0443732B1 (en) | Load circuit for differential driver | |
| JPH03178216A (ja) | 信号切換え装置 | |
| JPS5854739A (ja) | スケルチ回路 | |
| US4532381A (en) | Active impedance line feed circuit | |
| US20030231033A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| JPH10271043A (ja) | アナログ信号伝送回路 | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| US6998915B2 (en) | Apparatus for switching matching circuit in mobile communication terminal | |
| JP2702197B2 (ja) | ダイオードスイッチ回路 | |
| JP2702198B2 (ja) | ダイオードスイッチ回路 | |
| JPS63316920A (ja) | ダイオ−ドスイツチ | |
| US6922086B2 (en) | Method and apparatus for generating an input switching reference | |
| JPH114151A (ja) | ダイオードスイッチ回路 | |
| JPH0263302A (ja) | ダイオードリミッタ | |
| JPS59183529A (ja) | 信号ゲ−ト回路 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JPS58207735A (ja) | 無線機の過入力保護回路 | |
| JP2659204B2 (ja) | ダイオードスイッチ回路 | |
| JPH02164124A (ja) | ダイオードスイッチ |