JPS5853871A - 固体光スイツチ装置 - Google Patents
固体光スイツチ装置Info
- Publication number
- JPS5853871A JPS5853871A JP56151608A JP15160881A JPS5853871A JP S5853871 A JPS5853871 A JP S5853871A JP 56151608 A JP56151608 A JP 56151608A JP 15160881 A JP15160881 A JP 15160881A JP S5853871 A JPS5853871 A JP S5853871A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- semiconductor
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 19
- 239000007787 solid Substances 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 228
- 239000004020 conductor Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 239000010985 leather Substances 0.000 claims 1
- 125000005842 heteroatom Chemical group 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 241000270666 Testudines Species 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
- H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、篤1の電気的入力が与えられている状態で、
一旦亀2の電気的入力がありさえすれば、爾后その第2
の電気的入力がなぐても、第1の電気的入力が継続して
いる限り、光の入射に応じて光の出射が得られる様に、
半導体を用いて構成された、新規な固体光スイッチ装置
に関し、以下図面を伴なって詳述する所より明らかとな
るであろう。
一旦亀2の電気的入力がありさえすれば、爾后その第2
の電気的入力がなぐても、第1の電気的入力が継続して
いる限り、光の入射に応じて光の出射が得られる様に、
半導体を用いて構成された、新規な固体光スイッチ装置
に関し、以下図面を伴なって詳述する所より明らかとな
るであろう。
第1図は本願第1番目の発明の第1の実施例を示し、例
えばInPてなる例えばFilの半導体層ム1と、その
半導体層ムラ上に、それとの間でヘテロ接合HJ1を形
成すべく形成された、例えばInGaAsP系でなるP
a1(又はNlりでなる半導体層A2と、その半導体層
A2上に、それとの間でヘテロ接合)LT2を形成すべ
く形成された、例”えばInPでなるNWIの半導体層
A3とを具備する。この場合、半導体要人1〜A3は、
それ自体は公知の例えばエピタキシャル成長法によって
形成されている。又半導体層A2は、互に平行に相対向
する側面Ij1及び・−2と、それ等@面一1及び“瘤
2と直交し、それ##儒側面1及びe’ 2の幅に比し
例えば小なる幅を有し、互に平行に相対向し、且ファブ
リペロ−の反射面を形成している端面d1及びd2とを
有し、従って例えば長方形を有する。艶に半導体層A1
及びA5は、半導体層A2の側面c1及びc2の延長面
上に延長せる相対向する側面と、半導体A2の端面d1
及びd2の延長面上に延長せる相対向する端面を有し、
従って半導体要人2と同じ長方形を有して半導体層A2
と丁度型なり合っている。ヘテロ接合HJ1は、半導体
層A2がN型である場合、ヘテロPN接合を形成してい
る。又ヘテロ接合HJ2はへテロPN接合を形成してい
る。
えばInPてなる例えばFilの半導体層ム1と、その
半導体層ムラ上に、それとの間でヘテロ接合HJ1を形
成すべく形成された、例えばInGaAsP系でなるP
a1(又はNlりでなる半導体層A2と、その半導体層
A2上に、それとの間でヘテロ接合)LT2を形成すべ
く形成された、例”えばInPでなるNWIの半導体層
A3とを具備する。この場合、半導体要人1〜A3は、
それ自体は公知の例えばエピタキシャル成長法によって
形成されている。又半導体層A2は、互に平行に相対向
する側面Ij1及び・−2と、それ等@面一1及び“瘤
2と直交し、それ##儒側面1及びe’ 2の幅に比し
例えば小なる幅を有し、互に平行に相対向し、且ファブ
リペロ−の反射面を形成している端面d1及びd2とを
有し、従って例えば長方形を有する。艶に半導体層A1
及びA5は、半導体層A2の側面c1及びc2の延長面
上に延長せる相対向する側面と、半導体A2の端面d1
及びd2の延長面上に延長せる相対向する端面を有し、
従って半導体要人2と同じ長方形を有して半導体層A2
と丁度型なり合っている。ヘテロ接合HJ1は、半導体
層A2がN型である場合、ヘテロPN接合を形成してい
る。又ヘテロ接合HJ2はへテロPN接合を形成してい
る。
又半導体層A5上に、それとの間でPN接合J1を形成
すべく、例えばシリコンでなるP型の半導体層A4が形
成され、又その半導体層・・。
すべく、例えばシリコンでなるP型の半導体層A4が形
成され、又その半導体層・・。
A4内に、その半導体属人5儒とは反対側より、半導体
層A4との間でPNil*J2を形成すべく、Nl!の
半導体領域B1が形成され、更にその半導体ili械B
1内に、半導体要人311とは反対側より、半導体領域
B1との間でPN接合J3を形成すべく s P ai
の半導体領域B−2が形成され、尚更にその半導体領域
B2内に、半導体層ム5儒とは反対側より、半導体領域
B2との閣でPNm*J4を形成スヘく、N@f)半導
体領域B3が影威されている。この場合、半導体層A4
は、半導体層ム1〜ム3の形成に続いてこれと同様の方
法に1よって形成されている。
層A4との間でPNil*J2を形成すべく、Nl!の
半導体領域B1が形成され、更にその半導体ili械B
1内に、半導体要人311とは反対側より、半導体領域
B1との間でPN接合J3を形成すべく s P ai
の半導体領域B−2が形成され、尚更にその半導体領域
B2内に、半導体層ム5儒とは反対側より、半導体領域
B2との閣でPNm*J4を形成スヘく、N@f)半導
体領域B3が影威されている。この場合、半導体層A4
は、半導体層ム1〜ム3の形成に続いてこれと同様の方
法に1よって形成されている。
又半導体層A4も、半導体層A2の側面−1及びc2、
及び端面d1及び42の実長面上に延長せる相対向する
儒画、及びJIllliIiを有し、従って半導体A2
と同じ長方形を有して、半導体層A2と丁度型なり合っ
ている。更に半導体領域B1、B2、及びB3は、夫々
半導体層A4、半導体領域B1、及びB2内に、それ自
体は公知の方法でN型、PIll、及びN型不純物を導
入せしめることによって形成されている。尚更に半導体
領域Bl、B2及びB5は、半導体層A4の相対向する
端面間に例えばそれ等端画迄延長している。
及び端面d1及び42の実長面上に延長せる相対向する
儒画、及びJIllliIiを有し、従って半導体A2
と同じ長方形を有して、半導体層A2と丁度型なり合っ
ている。更に半導体領域B1、B2、及びB3は、夫々
半導体層A4、半導体領域B1、及びB2内に、それ自
体は公知の方法でN型、PIll、及びN型不純物を導
入せしめることによって形成されている。尚更に半導体
領域Bl、B2及びB5は、半導体層A4の相対向する
端面間に例えばそれ等端画迄延長している。
更に、半導体層A1に、その半導体層A2儒とは反対側
の面上に於て、電極E1がオーミックに附され、又半導
体領域B3にその半導体要人311とは反対側の面上に
於て電極E2がオーミックに附され、尚更に半導体領域
B2にその半導体層A311とは反対側の面上に於て電
極B3がオーミックに附されている。この場合、電@1
42は、半導体領域B3の両端間に例えばそれ等両端迄
小なる幅を以って延長している。
の面上に於て、電極E1がオーミックに附され、又半導
体領域B3にその半導体要人311とは反対側の面上に
於て電極E2がオーミックに附され、尚更に半導体領域
B2にその半導体層A311とは反対側の面上に於て電
極B3がオーミックに附されている。この場合、電@1
42は、半導体領域B3の両端間に例えばそれ等両端迄
小なる幅を以って延長している。
電極B1は、電極E2と対向して、小なる幅を以って、
半導体層A、10両端間に例えばそれ等端面迄延長して
いる。更に電極E5は半導体領域B3の一方の端面側に
於て、電極E1及びB2より小なる長さで延長している
。
半導体層A、10両端間に例えばそれ等端面迄延長して
いる。更に電極E5は半導体領域B3の一方の端面側に
於て、電極E1及びB2より小なる長さで延長している
。
以上で杢願第1番目の発明の第1の実施例の構成の概略
は明らかとなったが、斯る構成に於て、半導体層AI、
A2及びA3は、それ等を夫々閉込層、活性層及び閉込
層とせる、所期ダブルへテロ接合型半導体レーずダイオ
ードDを構成しているものである。又半導体層A4.半
導体領域B1、B2及びB5は、それ等を夫々アノード
、jlF!1ゲート及びカソードとせ−る、所期PNP
N型のサイリスタ8を構成しているものである。又電極
B3はサイリスタ8のゲート電極を構成しているもので
ある。
は明らかとなったが、斯る構成に於て、半導体層AI、
A2及びA3は、それ等を夫々閉込層、活性層及び閉込
層とせる、所期ダブルへテロ接合型半導体レーずダイオ
ードDを構成しているものである。又半導体層A4.半
導体領域B1、B2及びB5は、それ等を夫々アノード
、jlF!1ゲート及びカソードとせ−る、所期PNP
N型のサイリスタ8を構成しているものである。又電極
B3はサイリスタ8のゲート電極を構成しているもので
ある。
従ってmisにて上述せる構成は、第2図の等価回路で
示す如く、電極E1及び′IA2閲で、半導体層ム1、
A2及びム3を含んで構成せるレーザダイオードDと、
半導体層A4、及び半導体領域B1.B2及びB3を含
んで構成され置型@1ii5をゲート電極とせるサイリ
スタ8との直列回路を構成しているものである。
示す如く、電極E1及び′IA2閲で、半導体層ム1、
A2及びム3を含んで構成せるレーザダイオードDと、
半導体層A4、及び半導体領域B1.B2及びB3を含
んで構成され置型@1ii5をゲート電極とせるサイリ
スタ8との直列回路を構成しているものである。
この為、第2@に示す如(、電極B1及びB2間にスイ
ッチ間及び抵抗R1を通じて電極E1@を正とせる直流
電源■1を接続し得る様にし、又電極E2及び86間に
スイッチy2及び抵抗R2を通じて電極E2@を負とす
る直流電流■2を接続し得る様にし、而してスイッチ8
W1を閉じて電極B1及び82間に電源■1を接続せる
状態で、スイッチ8W2を閉じれば、サイリスタ8がタ
ーンオンするものである。又斯(サイリスタ8がターン
オンすれば、レーザダイオードDに電源v1の電源が供
給された状態になり、この為レープダイオードDを構成
せる活性層としての半導体層A2に電流が流れ、その導
体体層ム2が活性化されるものである。この場合、半導
体領域B5、電極B1及びB2が、半導体層A2に比し
小なる幅を以って対向しているので、半導体@A2に流
れる電g(これを一般にIとする)は、半導体層A2の
幅に比し小なる幅の領域Gが他の領域に比し大なる電流
密度を有するものとして流れ、従ってその領域Gが他部
に比しより活性化するものである。従って、半導体層A
2に流れる電流lが大となる様に抵抗R1の興を小とす
れば、電流lがある値(これを閾値電流Ith (!:
する)に達したとき、領域Gで発光が得られ、その光が
領域Gを、閉込層としての半導体層ム1及びA2にて閉
込まれた態様で、端面d1及びd2迄伝播し、そして反
射し、次で再度領域Gを伝播し、以下同様のことを繰返
し、結局レーザ発振(この発振波長λ。とする)が得ら
れ“、そのレーザ発振光が例えば端面d1を通じて外部
に出射されるものである。
ッチ間及び抵抗R1を通じて電極E1@を正とせる直流
電源■1を接続し得る様にし、又電極E2及び86間に
スイッチy2及び抵抗R2を通じて電極E2@を負とす
る直流電流■2を接続し得る様にし、而してスイッチ8
W1を閉じて電極B1及び82間に電源■1を接続せる
状態で、スイッチ8W2を閉じれば、サイリスタ8がタ
ーンオンするものである。又斯(サイリスタ8がターン
オンすれば、レーザダイオードDに電源v1の電源が供
給された状態になり、この為レープダイオードDを構成
せる活性層としての半導体層A2に電流が流れ、その導
体体層ム2が活性化されるものである。この場合、半導
体領域B5、電極B1及びB2が、半導体層A2に比し
小なる幅を以って対向しているので、半導体@A2に流
れる電g(これを一般にIとする)は、半導体層A2の
幅に比し小なる幅の領域Gが他の領域に比し大なる電流
密度を有するものとして流れ、従ってその領域Gが他部
に比しより活性化するものである。従って、半導体層A
2に流れる電流lが大となる様に抵抗R1の興を小とす
れば、電流lがある値(これを閾値電流Ith (!:
する)に達したとき、領域Gで発光が得られ、その光が
領域Gを、閉込層としての半導体層ム1及びA2にて閉
込まれた態様で、端面d1及びd2迄伝播し、そして反
射し、次で再度領域Gを伝播し、以下同様のことを繰返
し、結局レーザ発振(この発振波長λ。とする)が得ら
れ“、そのレーザ発振光が例えば端面d1を通じて外部
に出射されるものである。
又抵抗R1の値が、半導体層A2に流れる電流lが上述
せる閾値電流Ithより小であるが、その−値電流”t
hに近い値(これを電流11 とする)が得られるべ
く予め調整されている状態で、半導体層A2に、その例
えば1lliljlを介して外部より上述せる波長λ。
せる閾値電流Ithより小であるが、その−値電流”t
hに近い値(これを電流11 とする)が得られるべ
く予め調整されている状態で、半導体層A2に、その例
えば1lliljlを介して外部より上述せる波長λ。
又はこれに近い波長を有する光を入射せしめれば、その
光が半導体層A2、特にその領域Gに吸収されるので、
半導体層A2の領域Gがより活性化し、そしてその活性
化は外部よりの光の強さを大とするに応じてより進み、
而して外部よりの光の強さがある値に達したとき、領域
Gで発光が得られ、その光が、上述せる様に端面d1及
び42間で反射伝播し、波長λ。を有するレーザ発振が
得られ、そのレーザ発振光が端面d1を通じて外部に出
射されるものである。
光が半導体層A2、特にその領域Gに吸収されるので、
半導体層A2の領域Gがより活性化し、そしてその活性
化は外部よりの光の強さを大とするに応じてより進み、
而して外部よりの光の強さがある値に達したとき、領域
Gで発光が得られ、その光が、上述せる様に端面d1及
び42間で反射伝播し、波長λ。を有するレーザ発振が
得られ、そのレーザ発振光が端面d1を通じて外部に出
射されるものである。
更にサイリスタSは、それが上述せる如くして一旦ター
ンオンすれば曽・−両層、スイッチSW1を開にしない
限り、スイッチ8W2を開にしてもターンオンの状態を
継続しているものである。
ンオンすれば曽・−両層、スイッチSW1を開にしない
限り、スイッチ8W2を開にしてもターンオンの状態を
継続しているものである。
尚更に、スイッチ8W1を閉じず、従って電極B1及び
82間に電源■1を接続せざる状態に於て、スイッチ8
W2を閉じても、サイリスタ8はターンオンせず、従っ
てレーずダイオードDの半導体層ム2は活性化されてい
ないこと明らかであるが、斯る活性化されていない状態
で、半導体層ム2に、その側面・C1を介して外部より
波長λ。又はそれに近い波長を有する光を入射せしめれ
ば、この場合、半導体層A2、特にその領域Gのエネル
ギーバンドギャップが、半導体層A2に上述せる電流1
1 が流れている場合に比し大となっているので、そり
光が半導体層A2を通りlI画七°2を介して外部に出
射し、端面d1及びd2の何れにも光の出射は得られな
いものである。
82間に電源■1を接続せざる状態に於て、スイッチ8
W2を閉じても、サイリスタ8はターンオンせず、従っ
てレーずダイオードDの半導体層ム2は活性化されてい
ないこと明らかであるが、斯る活性化されていない状態
で、半導体層ム2に、その側面・C1を介して外部より
波長λ。又はそれに近い波長を有する光を入射せしめれ
ば、この場合、半導体層A2、特にその領域Gのエネル
ギーバンドギャップが、半導体層A2に上述せる電流1
1 が流れている場合に比し大となっているので、そり
光が半導体層A2を通りlI画七°2を介して外部に出
射し、端面d1及びd2の何れにも光の出射は得られな
いものである。
依って3111図にて上述せる本願W41番目の発明の
第1の実施例の構成によれば、II2図にて前述せる如
(、電極l!i1及び12間にスイッチ8W1及び抵抗
R1を介して電源v1をmat、。
第1の実施例の構成によれば、II2図にて前述せる如
(、電極l!i1及び12間にスイッチ8W1及び抵抗
R1を介して電源v1をmat、。
得る様にし、又電極′IA2及びB5間にスイッチSW
2及び抵抗R2を介して電源v2を接続し得る様にし、
而してスイッチ8W1を閉じた状態で、スイッチ8W2
を瞬時的に閉じ、レーザダイオードDを構成せる半導体
層A2に例えばその側面e1より上述せる波長λ。又は
それに近い波長を有する光L1を入射せしめれば、半導
体層A2の端面d1より、波長λ。を有する光L2の出
射を得る仁とが出来るものである。
2及び抵抗R2を介して電源v2を接続し得る様にし、
而してスイッチ8W1を閉じた状態で、スイッチ8W2
を瞬時的に閉じ、レーザダイオードDを構成せる半導体
層A2に例えばその側面e1より上述せる波長λ。又は
それに近い波長を有する光L1を入射せしめれば、半導
体層A2の端面d1より、波長λ。を有する光L2の出
射を得る仁とが出来るものである。
そして斯る光L2の出射を、スイッチ8W1を開かない
限り得ることが出来るものである。然し乍らスイッチS
W1が閉じた状態で、スイッチ8W2が閉じられない限
り、半導体層A2に光L1を入射せしめても、半導体層
A2の端面d1より上述せる光L2の出射を得ることが
出来ないものである。勿論スイッチ8W1が開いている
状態、及び半導体層A2への光L1の入射がない場合は
、上述せる光L2の出射を得ることが出来ないものであ
る。
限り得ることが出来るものである。然し乍らスイッチS
W1が閉じた状態で、スイッチ8W2が閉じられない限
り、半導体層A2に光L1を入射せしめても、半導体層
A2の端面d1より上述せる光L2の出射を得ることが
出来ないものである。勿論スイッチ8W1が開いている
状態、及び半導体層A2への光L1の入射がない場合は
、上述せる光L2の出射を得ることが出来ないものであ
る。
従ってtI!41図にて上述せる本願w41番目の発明
の1111!1の実施例の構成によれば、スイッチ8W
1及び19W2を閉じることを夫々第1及びw42の電
気的入力を与えられることに意味づけることにより、!
/R1の電気的入力が与えられている状態で、一旦第2
の電気的入力がありさえすれば、両層そのC2の電気的
入力がなくても、第1の電気的入力が継続している限り
、光の入射に応じて光の出射が得られるという、新規な
スイッチ機能を得ることが出来るという大なる特徴を有
するものである。又斯るスイッチ機能を、半導体層A1
−ム4と、半導体領域B1〜B3と、電極FS1〜B3
とのみなる極めて簡単な固体化構成で得ることが出来る
大なる特徴を有するものである。
の1111!1の実施例の構成によれば、スイッチ8W
1及び19W2を閉じることを夫々第1及びw42の電
気的入力を与えられることに意味づけることにより、!
/R1の電気的入力が与えられている状態で、一旦第2
の電気的入力がありさえすれば、両層そのC2の電気的
入力がなくても、第1の電気的入力が継続している限り
、光の入射に応じて光の出射が得られるという、新規な
スイッチ機能を得ることが出来るという大なる特徴を有
するものである。又斯るスイッチ機能を、半導体層A1
−ム4と、半導体領域B1〜B3と、電極FS1〜B3
とのみなる極めて簡単な固体化構成で得ることが出来る
大なる特徴を有するものである。
次に1f!3図を伴なって本願#!1番台の発明の#I
2の実施例を述べるに、第1図との対応部分には同一符
号を附し、詳細説明はこれを省略するも、第1図にて上
述せる構成に於て、電極g6が、半導体領域B2にオー
ミックに#されテイルに代え、半導体領域B1にオーミ
ッタに附されていることを除いては、1s 1 wAの
場合と#F1様の構成を有する。但し図に於ては半導体
領域B1が、第1ailの場合に比し@狭の場合が示さ
れている。
2の実施例を述べるに、第1図との対応部分には同一符
号を附し、詳細説明はこれを省略するも、第1図にて上
述せる構成に於て、電極g6が、半導体領域B2にオー
ミックに#されテイルに代え、半導体領域B1にオーミ
ッタに附されていることを除いては、1s 1 wAの
場合と#F1様の構成を有する。但し図に於ては半導体
領域B1が、第1ailの場合に比し@狭の場合が示さ
れている。
以上が本願s1番目の発明の$2の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
B1図の場合と一様の構成を有し、而して電極13がP
NPNI!Iサイリスタ8のゲート電極を構成している
こと明らかであるので、詳細説明はこれを省略するも、
111図の場合と同様のスイッチ機能を#!1図の場合
と同様に簡易な構成で得ることが出来るという大なる特
徴を有するものである。但しこの場合、PNPN型のサ
イリスタ8のゲート電極としての電極E3が、Il!1
図の場合の第2のゲートとしてのP型の半導体領域B2
に附されているに代え、第1のケートとしてのN型の半
導体領域B1に附されているので、92図に対応せる第
4図に示す如(、電源■1を、w41図の場合と同様に
、スイッチSW1及び抵抗R1を通じて電極E1及び8
2間に接続する様にするも、電源v2を、スイッチ8W
2及び抵抗R2を通じて電極E1及び83間に、電1k
E3@を負として接続する様にし、而してスイッチ8W
1を閉じた状態でスイッチ8W2を閉じれば、サイリス
タ8がターンオンすること明らかであるので、第1図の
場合と同様のスイッチ機能を得ることが出来るものであ
る。尚第46!Jに於ては電源v2がスイッチ8W2を
も介して電極E1及びES開に接続されている場合が示
されている。
が、斯る構成によれば、それが上述せる事項を除いては
B1図の場合と一様の構成を有し、而して電極13がP
NPNI!Iサイリスタ8のゲート電極を構成している
こと明らかであるので、詳細説明はこれを省略するも、
111図の場合と同様のスイッチ機能を#!1図の場合
と同様に簡易な構成で得ることが出来るという大なる特
徴を有するものである。但しこの場合、PNPN型のサ
イリスタ8のゲート電極としての電極E3が、Il!1
図の場合の第2のゲートとしてのP型の半導体領域B2
に附されているに代え、第1のケートとしてのN型の半
導体領域B1に附されているので、92図に対応せる第
4図に示す如(、電源■1を、w41図の場合と同様に
、スイッチSW1及び抵抗R1を通じて電極E1及び8
2間に接続する様にするも、電源v2を、スイッチ8W
2及び抵抗R2を通じて電極E1及び83間に、電1k
E3@を負として接続する様にし、而してスイッチ8W
1を閉じた状態でスイッチ8W2を閉じれば、サイリス
タ8がターンオンすること明らかであるので、第1図の
場合と同様のスイッチ機能を得ることが出来るものであ
る。尚第46!Jに於ては電源v2がスイッチ8W2を
も介して電極E1及びES開に接続されている場合が示
されている。
次に第5図を伴なって本願第2番目の発明の#!1の実
施例を述べるに、第1図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第1図にて上述せる
構成に於て、P型の半導体層A4がNllの半導体層A
5に置換され、これに応じてNalの半導体領域B1が
省略され、従ってPJIIの半導体領域B2が半導体層
ム5内にそれとの間でPN@合J5を形成すべく、形成
されていることを除いては、wA1図の一場合と同様の
構成を有する。
施例を述べるに、第1図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第1図にて上述せる
構成に於て、P型の半導体層A4がNllの半導体層A
5に置換され、これに応じてNalの半導体領域B1が
省略され、従ってPJIIの半導体領域B2が半導体層
ム5内にそれとの間でPN@合J5を形成すべく、形成
されていることを除いては、wA1図の一場合と同様の
構成を有する。
以上が本願第2番目の第1の実施例の構成であるが、斯
る構成によれば、それが上述せる事項を除いては第1図
の場合と同様の構成を有し、而して半導体層ム2がPl
iである場合、半導体層A2:A5及びA5;半導体領
域B2:及びB5を夫々アノード;第1ゲート;第2ゲ
ート;及びカソードとし、又導体体要人2がN型である
場合、半導体層ム1;ム2、A3及び人5;半導体領域
B2;及びB3を夫々7ノード;謝1ゲート;第2ゲー
ト:及びカソードとせる、所謂PNPN型のすイリスタ
Sを構成していること明らかであるので、詳細説明はこ
れを省略するも、第1図の場合と同様に、電源v1及び
v2を、第2図に対応する第6図に示す如く接続する様
にすることによって、第1図の場合と同様のスイッチ機
能を得ることが出来、又そのスイッチ機能を、半導体層
A1〜A3及びA5と、半導体領域B2及びB3と、電
極E1〜E5とのみよりなる、第1図の場合に比し梃に
簡易な構成で得る大なる特徴を有するものである。
る構成によれば、それが上述せる事項を除いては第1図
の場合と同様の構成を有し、而して半導体層ム2がPl
iである場合、半導体層A2:A5及びA5;半導体領
域B2:及びB5を夫々アノード;第1ゲート;第2ゲ
ート;及びカソードとし、又導体体要人2がN型である
場合、半導体層ム1;ム2、A3及び人5;半導体領域
B2;及びB3を夫々7ノード;謝1ゲート;第2ゲー
ト:及びカソードとせる、所謂PNPN型のすイリスタ
Sを構成していること明らかであるので、詳細説明はこ
れを省略するも、第1図の場合と同様に、電源v1及び
v2を、第2図に対応する第6図に示す如く接続する様
にすることによって、第1図の場合と同様のスイッチ機
能を得ることが出来、又そのスイッチ機能を、半導体層
A1〜A3及びA5と、半導体領域B2及びB3と、電
極E1〜E5とのみよりなる、第1図の場合に比し梃に
簡易な構成で得る大なる特徴を有するものである。
次に第7図を伴なって本願第2番目の発明の第2の実施
例を述べるに、w45図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第5図にて上述せる
構成に於て、電極E3が、半導体領域B2にオーミック
に附されているに代え、半導体層A5にオーミックに耐
されていることを除いては、11g5図の場合と同様の
構成を有する。
例を述べるに、w45図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第5図にて上述せる
構成に於て、電極E3が、半導体領域B2にオーミック
に附されているに代え、半導体層A5にオーミックに耐
されていることを除いては、11g5図の場合と同様の
構成を有する。
以上が本願第2番目の発明の第2の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
第5図の場合と同様の構成を有し、而して電極Fi5が
PNPN型サイリスタSのゲート電極を構成しているこ
と明らかであるので、詳細説明はこれを省略するも、第
5図の場合と同様のスイッチ機能を第1図の場合と同様
に簡易な構成で得ることが出来るという大なる特徴を有
するものである。但しこの場合、PNPNI!のサイリ
スタ8のゲート電−としての電極Fi3が、第seaの
場合の第2のゲートとしてのPfiの半導体領域82に
附されているに代え、tHlのゲートとしてのN型の半
導体層A5に附されているので、第6図に対応せる第8
図に示す如く、電11V1及びv2を、第4図の場合と
同様に夫々電極B1及び82間、及び′B1及び83間
に111!する様にすることにより、第5図の場合と同
様のスイッチ機能を第5図の場合と同様に簡易な構成で
得ることが出来るものである。
が、斯る構成によれば、それが上述せる事項を除いては
第5図の場合と同様の構成を有し、而して電極Fi5が
PNPN型サイリスタSのゲート電極を構成しているこ
と明らかであるので、詳細説明はこれを省略するも、第
5図の場合と同様のスイッチ機能を第1図の場合と同様
に簡易な構成で得ることが出来るという大なる特徴を有
するものである。但しこの場合、PNPNI!のサイリ
スタ8のゲート電−としての電極Fi3が、第seaの
場合の第2のゲートとしてのPfiの半導体領域82に
附されているに代え、tHlのゲートとしてのN型の半
導体層A5に附されているので、第6図に対応せる第8
図に示す如く、電11V1及びv2を、第4図の場合と
同様に夫々電極B1及び82間、及び′B1及び83間
に111!する様にすることにより、第5図の場合と同
様のスイッチ機能を第5図の場合と同様に簡易な構成で
得ることが出来るものである。
次に第9WUを伴なって本願l!5番目の発明の#!1
の実施例を述べるz%g1図との対応部分には同一符号
を附し、詳細説明はξれを省略するも、第1図にて上述
せる構成に於て、半導体層ム4が省略され、これに応じ
てP型の半導体領域B2が半導体層A3内にそれとの間
でPN接合J6を形成すべく、形成されていることを除
いては、第1図の場合と同様の構成を有する。
の実施例を述べるz%g1図との対応部分には同一符号
を附し、詳細説明はξれを省略するも、第1図にて上述
せる構成に於て、半導体層ム4が省略され、これに応じ
てP型の半導体領域B2が半導体層A3内にそれとの間
でPN接合J6を形成すべく、形成されていることを除
いては、第1図の場合と同様の構成を有する。
以上が本願jI3番目の発明の第1の実施例の構成であ
るが、斯る構成によれば、それが上述せる事項を除いて
は第1図の場合と同様の構成を有し、而して半導体層A
2がP型である場合、半導体層A2 :A5 :半導体
領域B2;及びB5を夫々アノード;第1ケート;第2
ゲート:及びカソードとし、又半導体層A2がNIMで
ある場合、半導体層A1:A2及びA3;半導体層fi
B2:及びB3を夫々アノード;第1ゲート:第2ゲー
ト;及びカソードとせる、1PNPN@のサイリスタS
を構成していること明らかであるので、詳細説明はこれ
を省略するも、第1図の場合と同様に、電源v1及びv
2を、第2図に対応する第10図に示す如く接続する様
にすることによって、111図の場合と同様のスイッチ
機1を得ることが如来、又そのスイッチ機能を、半導体
層A1〜ム5と、半導体領域B2及びB3と、電極B1
〜B3とのみよりなる、@1ailの場合に比し更に簡
易な構成で得る大なる特徴を有するものである。
るが、斯る構成によれば、それが上述せる事項を除いて
は第1図の場合と同様の構成を有し、而して半導体層A
2がP型である場合、半導体層A2 :A5 :半導体
領域B2;及びB5を夫々アノード;第1ケート;第2
ゲート:及びカソードとし、又半導体層A2がNIMで
ある場合、半導体層A1:A2及びA3;半導体層fi
B2:及びB3を夫々アノード;第1ゲート:第2ゲー
ト;及びカソードとせる、1PNPN@のサイリスタS
を構成していること明らかであるので、詳細説明はこれ
を省略するも、第1図の場合と同様に、電源v1及びv
2を、第2図に対応する第10図に示す如く接続する様
にすることによって、111図の場合と同様のスイッチ
機1を得ることが如来、又そのスイッチ機能を、半導体
層A1〜ム5と、半導体領域B2及びB3と、電極B1
〜B3とのみよりなる、@1ailの場合に比し更に簡
易な構成で得る大なる特徴を有するものである。
次に第11図を伴なって本願第5番目の発明の第2の実
施例を述べるに、w49図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第9w;Jにて上
述せる構成に於て、電極E3が、半導体領域B2にオー
ミックに附されているに代え、牛等体層ム3にオーミッ
クに附されていることを除いては、第91の場合と同様
の構成を有する。
施例を述べるに、w49図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第9w;Jにて上
述せる構成に於て、電極E3が、半導体領域B2にオー
ミックに附されているに代え、牛等体層ム3にオーミッ
クに附されていることを除いては、第91の場合と同様
の構成を有する。
以上が本願集3番目の発明の第2の実施例の構成である
が、斯る構成によれば、それが上達せる事項を除いては
11891%!lの場合と同様の構成を有し、而して電
極E3がPNPNgサイリスタSのゲート電電を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第9図の場合と同様のスイッチ機能を第1図の場
合と同様に簡易な構成で得る仁とが出来るという大なる
411mを有するものである。但しこの場合、PNPN
型のサイリスタSのゲート電極としての電極B3が、#
!9図の場合の第2のゲートとしてのPJの半導体領域
B2に附されているに代え、第1のゲートとしてのN型
の半導体層A3に附されているので、第10図に対応せ
るl112図に示す如<、tliVl及びV2を、11
114図の場合と同様に、夫々電極E1及びB2藺、及
び電極E1及びB3間に、電極13側を負として接続す
る様にすることにより、第9図の場合と同様のスイッチ
機能を得ることが出来るものである。
が、斯る構成によれば、それが上達せる事項を除いては
11891%!lの場合と同様の構成を有し、而して電
極E3がPNPNgサイリスタSのゲート電電を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第9図の場合と同様のスイッチ機能を第1図の場
合と同様に簡易な構成で得る仁とが出来るという大なる
411mを有するものである。但しこの場合、PNPN
型のサイリスタSのゲート電極としての電極B3が、#
!9図の場合の第2のゲートとしてのPJの半導体領域
B2に附されているに代え、第1のゲートとしてのN型
の半導体層A3に附されているので、第10図に対応せ
るl112図に示す如<、tliVl及びV2を、11
114図の場合と同様に、夫々電極E1及びB2藺、及
び電極E1及びB3間に、電極13側を負として接続す
る様にすることにより、第9図の場合と同様のスイッチ
機能を得ることが出来るものである。
次にl113図を伴なって本願II4番目の発明の第1
の実施例を述べるに、第1因との対応部分には同一符号
を附し、詳細説明はこれを省略するも、第1図にて上述
せる構成に於て、半導体領域B1及びB2が省略され、
これに応じてNMの半導体領域B3がPjJの半導体層
ム4内にそれとの間でPN接合Jnを形成すべく、形成
されていることを除いては、第1図の場合と同様の構成
を有する。
の実施例を述べるに、第1因との対応部分には同一符号
を附し、詳細説明はこれを省略するも、第1図にて上述
せる構成に於て、半導体領域B1及びB2が省略され、
これに応じてNMの半導体領域B3がPjJの半導体層
ム4内にそれとの間でPN接合Jnを形成すべく、形成
されていることを除いては、第1図の場合と同様の構成
を有する。
以上が本願第4番目の発明の第1の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
111図の場合と同様の構成を有し、而して半導体層ム
2がPljlである場合、半環体層ム2 :A、5 :
ム4;及び半導体゛領域B3を夫々7ノード;第1ゲー
ト:lI2ゲート;及びカソードとし、又半導体層A2
がN型である場合、半導体層A1:A2及びムロ;A4
:及び半導体領域B3を夫々アノード;第1ゲート:第
2ゲート;及びカソードとせる、PNPNIIのサイリ
スタ8を構成していること明らかであるので、詳lIA
説明はこれを省略するも、#!1#Aの場合と同様に、
電源v1及び■2を、#I2図に対応するl114図に
示す如く接続する様にすることkよって、第1図の場合
と同様のスイッチ機能を得る仁とが出来、又そのスイッ
チ機能を、半導体層A1〜A4と、半導体層B3と、電
極E1〜E3とのみよりなる、第1図の場合に比し更に
簡易な構成で得る大なるIl!!像を有するものである
。
が、斯る構成によれば、それが上述せる事項を除いては
111図の場合と同様の構成を有し、而して半導体層ム
2がPljlである場合、半環体層ム2 :A、5 :
ム4;及び半導体゛領域B3を夫々7ノード;第1ゲー
ト:lI2ゲート;及びカソードとし、又半導体層A2
がN型である場合、半導体層A1:A2及びムロ;A4
:及び半導体領域B3を夫々アノード;第1ゲート:第
2ゲート;及びカソードとせる、PNPNIIのサイリ
スタ8を構成していること明らかであるので、詳lIA
説明はこれを省略するも、#!1#Aの場合と同様に、
電源v1及び■2を、#I2図に対応するl114図に
示す如く接続する様にすることkよって、第1図の場合
と同様のスイッチ機能を得る仁とが出来、又そのスイッ
チ機能を、半導体層A1〜A4と、半導体層B3と、電
極E1〜E3とのみよりなる、第1図の場合に比し更に
簡易な構成で得る大なるIl!!像を有するものである
。
次に第15図を伴なって本願第4番目の発明の第2の実
施例を述べるに、第13図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第13図にて上述
せる構成に於て、電極E3が、半導体NA4にオーイン
クに附されているに代え、半導体層A3にオーミックに
附されていることを除いては、第1図の場合と同様の構
成を有する。但し図に於ては半導体層A4が、第13鮪
の場合に比し幅狭の場合が示されている。
施例を述べるに、第13図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第13図にて上述
せる構成に於て、電極E3が、半導体NA4にオーイン
クに附されているに代え、半導体層A3にオーミックに
附されていることを除いては、第1図の場合と同様の構
成を有する。但し図に於ては半導体層A4が、第13鮪
の場合に比し幅狭の場合が示されている。
以上が本願第4番目の発明のll142の実施例の構成
であるが、斯る構成によれば、それが上述せる事項を除
いてはI13図の場合と同様の構成を有し、而して電&
E3がPNPN型サイリスタ8のゲート電極を構成して
いること明らかであるので、峰細説明はこれを省略する
も、第15図の場合と同様のスイッチ機能を!13図の
場合と同様に簡易な構成で得ることが出来るという大な
る4IgIIIを有するものである。但しこの場合、P
NPN型のサイリスタSのゲート電極としての電極E3
が、第13図の場合の第2のゲートとしてのIIJIの
半導体層A4に附されているに代え、#!1のゲートと
してのN型の半導体層A3に附されているので、第14
図に対応せる第16図に示す如く、電1jV1及びv2
を、第4図の場合と同様に、夫々電極B1及びB2間、
及び電極B1及びB3間に、電極B6肯を負として接続
する様にすることにより、第13図の場合と同様のスイ
ッチ機能を得ることが出来るものである。
であるが、斯る構成によれば、それが上述せる事項を除
いてはI13図の場合と同様の構成を有し、而して電&
E3がPNPN型サイリスタ8のゲート電極を構成して
いること明らかであるので、峰細説明はこれを省略する
も、第15図の場合と同様のスイッチ機能を!13図の
場合と同様に簡易な構成で得ることが出来るという大な
る4IgIIIを有するものである。但しこの場合、P
NPN型のサイリスタSのゲート電極としての電極E3
が、第13図の場合の第2のゲートとしてのIIJIの
半導体層A4に附されているに代え、#!1のゲートと
してのN型の半導体層A3に附されているので、第14
図に対応せる第16図に示す如く、電1jV1及びv2
を、第4図の場合と同様に、夫々電極B1及びB2間、
及び電極B1及びB3間に、電極B6肯を負として接続
する様にすることにより、第13図の場合と同様のスイ
ッチ機能を得ることが出来るものである。
次に417図を伴なって本願第5番目の発明の第1の実
施例を述べるに、第1図との対応部分には同一符号を附
し、tPIawi、eAはこれを省略するも、第1図に
て上述せる構成に於て、半導体領域B1、B2及びB3
が省略され、これに応じてN型の半導体層A6が半導体
層A4上にそれとの間でPN接合J8を形成すべく、形
成され、又電極B2が半導体ψ域B3に附されているに
代え半導体層A6にオーミックに附され、更に電極E5
が半導体領域B2に附されているに代え半導体層A4に
附されていることを除いては、第1図の場合と同様の構
成を有する。
施例を述べるに、第1図との対応部分には同一符号を附
し、tPIawi、eAはこれを省略するも、第1図に
て上述せる構成に於て、半導体領域B1、B2及びB3
が省略され、これに応じてN型の半導体層A6が半導体
層A4上にそれとの間でPN接合J8を形成すべく、形
成され、又電極B2が半導体ψ域B3に附されているに
代え半導体層A6にオーミックに附され、更に電極E5
が半導体領域B2に附されているに代え半導体層A4に
附されていることを除いては、第1図の場合と同様の構
成を有する。
以上が本願第2番目の発明のI41の実施例の構成であ
るが、斯る構成によれば、それが上述せる事項を除いて
は第1図の場合と同様の構成を有し、而して半導体層A
2がPMである場合、半導体鳩ム1及びム2;ム3:A
4:及びA6を夫々7ノード;第1ゲート;第2ゲート
;及びカソードとし、又半導体層A2がN型である場合
、半導体層A1;人2及びA5:A4;及びA6を夫々
アノード;讃1ゲート;第2ゲート:及びカソードとせ
る、PNPN型のサイリスタSを構成していること明ら
かであるので、詳細説明はこれを省略するも、I41図
の場合と同様に、電源v1及びv2を、第2図に対応す
る第18図に示す如く接続する様にすることによって、
第1図の場合と同様のスイッチ機能を得ることが出来、
又そのスイッチ機能を、半導体要人1〜A4及びムロと
、電極B1〜E5とのみよりなる、第1図の場合に比し
更に簡易な構成で得る大なる特徴を有するものである0
次に第19図を伴なって本願第5番目の発明の第2の実
施例を述べるに、第17図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、ll!17図にて
上述せる構成に於て、亀@Pi3が、半導体要人4にオ
ーミックに附されているに代え、半導体層ム3にオーミ
ックに附されていることを除いては、jli1図の場合
と同様の構成を有する。
るが、斯る構成によれば、それが上述せる事項を除いて
は第1図の場合と同様の構成を有し、而して半導体層A
2がPMである場合、半導体鳩ム1及びム2;ム3:A
4:及びA6を夫々7ノード;第1ゲート;第2ゲート
;及びカソードとし、又半導体層A2がN型である場合
、半導体層A1;人2及びA5:A4;及びA6を夫々
アノード;讃1ゲート;第2ゲート:及びカソードとせ
る、PNPN型のサイリスタSを構成していること明ら
かであるので、詳細説明はこれを省略するも、I41図
の場合と同様に、電源v1及びv2を、第2図に対応す
る第18図に示す如く接続する様にすることによって、
第1図の場合と同様のスイッチ機能を得ることが出来、
又そのスイッチ機能を、半導体要人1〜A4及びムロと
、電極B1〜E5とのみよりなる、第1図の場合に比し
更に簡易な構成で得る大なる特徴を有するものである0
次に第19図を伴なって本願第5番目の発明の第2の実
施例を述べるに、第17図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、ll!17図にて
上述せる構成に於て、亀@Pi3が、半導体要人4にオ
ーミックに附されているに代え、半導体層ム3にオーミ
ックに附されていることを除いては、jli1図の場合
と同様の構成を有する。
以上が本願Wls番目の発明の第2の実施例の構成であ
るが、期る構成によれば、それが上述せる事項を除いて
はs17図の場合と同様の構成を有し、而して電@B3
がPNPNj!llサイリスタ8のゲート電極を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第17−の場合と同様のスイッチ機能を第17図
の場合と同様に簡易な構成で得ることが出来るという大
なるt¥f像を有するものである。但しこの場合、PN
PN型のサイリスタSのゲート電極としての電極E!1
が、第17図の場合の第2のゲートとしてのP型の半導
体層A4に附されているに代え、′Ij41のゲートと
してのN型の半導体層A5に附されているので、第18
図に対応せる第20図に示す如(、電源■1及びv2を
、第4図の場合と同様に、夫々電極E1及び82間、及
び電極E1及びE′!1間に、を極E5儒を負として接
続する様にして、第17図の場合と同様のスイッチ機能
を得ることが出来るものである。
るが、期る構成によれば、それが上述せる事項を除いて
はs17図の場合と同様の構成を有し、而して電@B3
がPNPNj!llサイリスタ8のゲート電極を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第17−の場合と同様のスイッチ機能を第17図
の場合と同様に簡易な構成で得ることが出来るという大
なるt¥f像を有するものである。但しこの場合、PN
PN型のサイリスタSのゲート電極としての電極E!1
が、第17図の場合の第2のゲートとしてのP型の半導
体層A4に附されているに代え、′Ij41のゲートと
してのN型の半導体層A5に附されているので、第18
図に対応せる第20図に示す如(、電源■1及びv2を
、第4図の場合と同様に、夫々電極E1及び82間、及
び電極E1及びE′!1間に、を極E5儒を負として接
続する様にして、第17図の場合と同様のスイッチ機能
を得ることが出来るものである。
尚上述に於ては、本願第1〜第5番目の発明の夫々につ
き2つの実施例を述べたに留まり、上述せるP型をN型
、N型をPWに読み替えた構成とすることも出来、その
他事発明の精神を脱することなしに種々の変型変更をな
し得るであろう。
き2つの実施例を述べたに留まり、上述せるP型をN型
、N型をPWに読み替えた構成とすることも出来、その
他事発明の精神を脱することなしに種々の変型変更をな
し得るであろう。
第1図及び第3図は夫々本願第1番目の発明による固体
光スイツチ装置の第1及びjf!2の実施例を示す路線
的斜視図、第2図及び第4図は夫々第1図及び第3図に
示す固体光スイツチ装置の等価回路を示す図、第5図及
び第7図は夫々本#iJA第2査目の発明による固体光
スイツチ装置の第1及び第2の実施例を示す路線的斜視
図、第6図及びw481は夫々第5図及び第7図に示す
固体光スイツチ装置の等価回路を示す酌、第9図及びw
411図は夫々本願第3番目の発明による固体光スイツ
チ装置の第1及び第2の実施例を示す路線的斜視図、第
10図及び第12図は夫々99図及び11/411図に
示す固体光スイツチ装置の勢価回路を示す図、第13図
及び第15図は夫々本願第4番目の発明による固体光ス
イツチ装置の$1及び#!2の実施例を示す路線的斜視
図、第14図及び第16図は夫々第13図及び第15図
に示す固体光スイツチ装置の等価回路を示す図、第17
図及び第19図は夫々本願11!511目の発明による
固体光スイツチ装置の第1及び第2の実施例を示す路線
的斜視図、第18図及びw420図は夫々第17図及び
11R19図に示す固体光スイツチ装置の等価回路を示
す図である。 図中、A1〜A6は半導体層、B1〜B5は半導体領域
、E1〜E3は電極、HJl及びHJ2はへテロ17i
c付、J1〜J8はPN接合を夫々示す◎ 出願人 日本電信電話公社 第1図 第2図 第;3図 第4図 第5図 第6図 ヒ1 第8図 第9図 第10図 第12図 第13囚 第14図 第16図 第17図 第18図
光スイツチ装置の第1及びjf!2の実施例を示す路線
的斜視図、第2図及び第4図は夫々第1図及び第3図に
示す固体光スイツチ装置の等価回路を示す図、第5図及
び第7図は夫々本#iJA第2査目の発明による固体光
スイツチ装置の第1及び第2の実施例を示す路線的斜視
図、第6図及びw481は夫々第5図及び第7図に示す
固体光スイツチ装置の等価回路を示す酌、第9図及びw
411図は夫々本願第3番目の発明による固体光スイツ
チ装置の第1及び第2の実施例を示す路線的斜視図、第
10図及び第12図は夫々99図及び11/411図に
示す固体光スイツチ装置の勢価回路を示す図、第13図
及び第15図は夫々本願第4番目の発明による固体光ス
イツチ装置の$1及び#!2の実施例を示す路線的斜視
図、第14図及び第16図は夫々第13図及び第15図
に示す固体光スイツチ装置の等価回路を示す図、第17
図及び第19図は夫々本願11!511目の発明による
固体光スイツチ装置の第1及び第2の実施例を示す路線
的斜視図、第18図及びw420図は夫々第17図及び
11R19図に示す固体光スイツチ装置の等価回路を示
す図である。 図中、A1〜A6は半導体層、B1〜B5は半導体領域
、E1〜E3は電極、HJl及びHJ2はへテロ17i
c付、J1〜J8はPN接合を夫々示す◎ 出願人 日本電信電話公社 第1図 第2図 第;3図 第4図 第5図 第6図 ヒ1 第8図 第9図 第10図 第12図 第13囚 第14図 第16図 第17図 第18図
Claims (1)
- 【特許請求の範囲】 1 @1の導電型を有する第1の半導体層と、該第1
の半導体層上に、それとの間で第1のへテロ接合を形成
すべ(形成されたl1i1の導it型又はll!1の導
電型とは逆の第2の導電型を有する11!2の半導体層
と、該II!2の半導体層上に、それとの間で第2のへ
テロ接合を形成すべく形成された#!2の導電型を有す
る第3の半導体層とを具備し、 上記第5の半導体層上にそれとの間で第1のPN接合を
形成すべく第1の導電型を有する第4の半導体層が形成
され、該#!4の半導体層内にそれとの間で第2のPN
接合を形成すべく第2の導電型を有するallの半導体
領域が形成され、該#!1の半導体領域内にそれとの間
で第6のPH1合を形成すべ(第1の導電型を有する第
2の半導体領域が形成され、該第2の半導体領域内にそ
れとの間で第4のPN接合を形成すべく第2の導電型を
有する第3の半導体領域が形成され、 上′記第1の半導体層に第1の電極がオーミックに附さ
れ、上゛記第3の半導体領域に@2の電極がオーミック
に附され、上記第2又は第1の半導体領域に第3の電極
かオーミックに附され、 上記第1及び第2の電極間で、上記第1、第2及び$3
の半導体層を含んで構成せるレーザダイオードと、上記
#44の半導体層、及び上記第1、第2及び第3の半導
体領域を含んで構成され且上記第3の電極をゲート電極
とせるサイリスタとの直列回路が構成され、上記サイリ
スタがオンに制御され且上記し一ザダイオードが光の入
射を受けている場合□に於てのみ、上記レーザダイオー
ドより光の出射が得られる様になされてなる事を特徴と
する固体光スイツチ装置。 2、第1の導電型を有するtRlの半導体層と、#第1
の半導体層上に、それとの閣で第1のペテロ接合を形成
すべく形成された第1の導電型又は第1の導電型とは逆
の第2の導電型を有する第2の半導体層と、該第2の半
導体層上に、それとの間で第2のへテロ接合を形成すべ
く形成された第2の導電型を有する第3の半導体層とを
具備し、 上記第3の半導体層上に第2の導電型を有する第5の半
導体層が形成され、該第5の半導体層内にそれとの間で
a[5のPN接合を形成すべく第1の導電型を有する#
!2の半導体領域が形成され、該第2の半導体領域内に
それとの間で第4のPH1合を形成すべく第2の導電型
を有する第3の半導体領域が形成され、 上記第1の半纏体層に第1の電極がオーミックに附され
、上記第3の半導体領域に第2の電極がオーミックに附
され、上記第2の半導体領域又は上記第5の半導体層に
第3の電極がオーミックに附され、 上記第1及び第2の電極間で、上記第1、第2及び第5
の半導体層を含んで構成せるレーザタイオードと、上記
第2、第3及び第5の半導体層又は上記第1、第2、第
3及び第5の半導体層及び上記第2及び第3の半導体領
域を含んで構成され且上記第3の電極をゲート電極とせ
るサイリスタとの直列回路が構成され、 上記サイリスタがオンに制御され且上記レーザダイオー
ドが光の入射を受けている場合に於てのみ、上記レーザ
タイオードより光の出射が得られる様になされてなる革
を特徴とする1体元スイッチ装置。 ′5. 第1の4′#lLf!1を有する第1の半導
体層と、該記1の半導体層上に、それとの間でwJlの
へテロ接合を形成すべく形成された第1の導電型又は第
1の導電型とは逆の第2の導電型を有する第2の半導体
層と、該鉛2の半導体層上に、それとの間で第2のへテ
ロ接合を形成すべく形成された第2の導I11.mを有
する第3の半導体層とを具備し、 該第3の半導体1層内にそれとの間で第6のPN接合を
形成すべく第1の導電型を有する第2の半導体領域が形
成され箋該1[2の半導体領域内にそれとの間で第4の
PH1合を形成すべく第2の導電型を有する第5の半導
体irt斌が形成され、 上記a11の半導体層に第1の電極がオーミックに附さ
れ、上記l!30半導体領域に第2のW極がオーミック
に附され、上記側2の半導体領域又は上記I13の半導
体層に第5の電極がオーミックに附され、 上記all及び第2の電極間で、上記#11、第2及び
aI3の半導体層を含んで構成せるレーザダイオードと
、上記第2及び第3の半導体層又は上記$1.第2及び
第3の樗体層及び上記第2及び第3の半導体領域を含ん
で構成され且上記第3の電極をゲート電極とせるサイリ
スタとの直列回路が構成され、 上記サイリスタがオンに1IlIIlされ且上記レーザ
ダイオードが光の入射を受けている場合に於てのみ、上
記レーザダイオードより光の出射が得られる様になされ
てなる事を特徴とする固体光スイツチ装置。 4、第1の導電型を有する第1の半導体層と、##!1
の半導体層上に、それとの間で1Is1のへテロ接合を
形成すべく形成された第1の導電型又は第1の導電型と
は逆の第2の導電型を有する第2の半導体層と、該第2
の半導体層上に、それとの間で第2のへテロ接合を形成
すべく形成された#!2の導msを有する第3の半導体
層とを具備し、 上記第6の半導体層上にそれとの間で第1のPH1合を
形成すべ(第1の導電型を有する#!4の半導体層が形
成され、該第4の半導体層内にそれとの間で第7のPN
接合を形成すべくIf!2の導電型を有する第3の半導
体領域が形成され、 上記第1の半導体層に第1の電極がオーミックに附され
、上記第3の半導体領域に第2の電極がオーミックに附
され、上記#!4の牛導体層ノ又は上記第Sの半導体層
に第3の電極宰オーンツクに附され、 上記第1及び第2の電極間て、上記第1、第2及び第3
の半導体層を含んで構成せるレーザダイオードと、上記
第2、第3及び第4の半導体層又は上記第1、第2、W
43及び第4の半導体層、及び上記第3の半導体領域を
含んで構成され且上記第3の電極をゲート電極とせるサ
イリスタとの直列回路が構成され、上記サイリスタがオ
ンに制御され且上記レーザダイオードが光の入射を受け
ている場合に於てのみ、上記レーザダイオードより光の
出射が得られる様になされてなる事を特徴とする固体光
スイツチ装置。 5、第1の導電型を有する第1の半導体層と、該第1の
半導体層上に1それとの間で第1のへテロ接合を形成す
べく形成された$1!1の導電型又は第1の導電型と□
は逆の第2の導電型を有する第2の半導体層と、該第2
の半導体層上に、それとの間で第2のへテロ接合を形成
された第2の導電型を有する第5の半導体層とを具備し
、 上記第3の半導体層上にそれとの間で第1のPN接合を
形成すべく第1の導電型を有する第4の半導体層が形成
され、該第4の半導体層上にそれとの間でW2BのPN
接合を形成すべ(第2の導電型を有する@6の半導体層
が形成され、 上記Il!1の半導体層に第1の電極がオーミックに附
され、上記第6の半導体層に第2の電極がオーミックに
附され、上記第4又は第3の半導体層にtig3の電極
がオーミックに附され、 上記第1及び第2の電極間で、上記第1、第2及び第3
の半導体層を含んで構成せるレーザダイオードと、上記
m2、第3、第4及び第6の半導体層又は上記wi1、
#I2、#!3、第4及び第6の半″尋体層を含んで構
成され且上記第3の電極をゲート電極とせるサイリスタ
との直列回路が構成され、 上記サイリスタがオンに制御され且上記レーザダイオー
ドが光の入射を受けている場合に於てのみ、上記レーザ
ダイ、オードより光の出射が得られる様になされてなる
事を特徴とする固体光スイツチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56151608A JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56151608A JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5853871A true JPS5853871A (ja) | 1983-03-30 |
Family
ID=15522244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56151608A Pending JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5853871A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61271886A (ja) * | 1985-05-27 | 1986-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ装置 |
JPS6219793U (ja) * | 1985-07-22 | 1987-02-05 |
-
1981
- 1981-09-25 JP JP56151608A patent/JPS5853871A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61271886A (ja) * | 1985-05-27 | 1986-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ装置 |
JPS6219793U (ja) * | 1985-07-22 | 1987-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212706A (en) | Laser diode assembly with tunnel junctions and providing multiple beams | |
GB1594656A (en) | Optical integrated semicxonductor circuits | |
KR950004668A (ko) | 반도체레이저 | |
JP2863773B2 (ja) | 面発光型半導体レーザ装置 | |
US5677552A (en) | Optical control circuit for an optical pnpn thyristor | |
JPH02103021A (ja) | 量子井戸光デバイス | |
JPS5853871A (ja) | 固体光スイツチ装置 | |
JPH02208067A (ja) | 光走査装置 | |
JPH07120782B2 (ja) | 半導体装置 | |
JP2757633B2 (ja) | 面発光半導体レーザ | |
JPH0541534A (ja) | 共鳴トンネル型フオトトランジスタ | |
CA2068339A1 (en) | Quantum well semiconductor laser device | |
JPS63124584A (ja) | 光トランジスタ | |
JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
JP3198169B2 (ja) | 光不安定装置 | |
Zhou et al. | Versatile bistable optical switches and latching optical logic using integrated photothyristors and surface-emitting lasers | |
JPS63269594A (ja) | 面発光型双安定半導体レ−ザ | |
JPS6257259A (ja) | 発光半導体素子 | |
JPH0254973A (ja) | 非線形光電変換装置 | |
JP3145138B2 (ja) | 全光学的光非線型素子 | |
JPS62188392A (ja) | 低電流半導体レ−ザ | |
JPH04213432A (ja) | 半導体光スイッチ | |
JPH02252283A (ja) | 双安定発光装置 | |
Cheng et al. | Reconfigurable optical switches with monolithic electrical-to-optical interfaces | |
JPH0620128B2 (ja) | 半導体素子 |