JPS5853871A - 固体光スイツチ装置 - Google Patents
固体光スイツチ装置Info
- Publication number
- JPS5853871A JPS5853871A JP56151608A JP15160881A JPS5853871A JP S5853871 A JPS5853871 A JP S5853871A JP 56151608 A JP56151608 A JP 56151608A JP 15160881 A JP15160881 A JP 15160881A JP S5853871 A JPS5853871 A JP S5853871A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- semiconductor
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 19
- 239000007787 solid Substances 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 228
- 239000004020 conductor Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 239000010985 leather Substances 0.000 claims 1
- 125000005842 heteroatom Chemical group 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 241000270666 Testudines Species 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
- H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、篤１の電気的入力が与えられている状態で、
一旦亀２の電気的入力がありさえすれば、爾后その第２
の電気的入力がなぐても、第１の電気的入力が継続して
いる限り、光の入射に応じて光の出射が得られる様に、
半導体を用いて構成された、新規な固体光スイッチ装置
に関し、以下図面を伴なって詳述する所より明らかとな
るであろう。
一旦亀２の電気的入力がありさえすれば、爾后その第２
の電気的入力がなぐても、第１の電気的入力が継続して
いる限り、光の入射に応じて光の出射が得られる様に、
半導体を用いて構成された、新規な固体光スイッチ装置
に関し、以下図面を伴なって詳述する所より明らかとな
るであろう。
第１図は本願第１番目の発明の第１の実施例を示し、例
えばＩｎＰてなる例えばＦｉｌの半導体層ム１と、その
半導体層ムラ上に、それとの間でヘテロ接合ＨＪ１を形
成すべく形成された、例えばＩｎＧａＡｓＰ系でなるＰ
ａ１（又はＮｌりでなる半導体層Ａ２と、その半導体層
Ａ２上に、それとの間でヘテロ接合）ＬＴ２を形成すべ
く形成された、例”えばＩｎＰでなるＮＷＩの半導体層
Ａ３とを具備する。この場合、半導体要人１〜Ａ３は、
それ自体は公知の例えばエピタキシャル成長法によって
形成されている。又半導体層Ａ２は、互に平行に相対向
する側面Ｉｊ１及び・−２と、それ等＠面一１及び“瘤
２と直交し、それ＃＃儒側面１及びｅ’ ２の幅に比し
例えば小なる幅を有し、互に平行に相対向し、且ファブ
リペロ−の反射面を形成している端面ｄ１及びｄ２とを
有し、従って例えば長方形を有する。艶に半導体層Ａ１
及びＡ５は、半導体層Ａ２の側面ｃ１及びｃ２の延長面
上に延長せる相対向する側面と、半導体Ａ２の端面ｄ１
及びｄ２の延長面上に延長せる相対向する端面を有し、
従って半導体要人２と同じ長方形を有して半導体層Ａ２
と丁度型なり合っている。ヘテロ接合ＨＪ１は、半導体
層Ａ２がＮ型である場合、ヘテロＰＮ接合を形成してい
る。又ヘテロ接合ＨＪ２はへテロＰＮ接合を形成してい
る。
えばＩｎＰてなる例えばＦｉｌの半導体層ム１と、その
半導体層ムラ上に、それとの間でヘテロ接合ＨＪ１を形
成すべく形成された、例えばＩｎＧａＡｓＰ系でなるＰ
ａ１（又はＮｌりでなる半導体層Ａ２と、その半導体層
Ａ２上に、それとの間でヘテロ接合）ＬＴ２を形成すべ
く形成された、例”えばＩｎＰでなるＮＷＩの半導体層
Ａ３とを具備する。この場合、半導体要人１〜Ａ３は、
それ自体は公知の例えばエピタキシャル成長法によって
形成されている。又半導体層Ａ２は、互に平行に相対向
する側面Ｉｊ１及び・−２と、それ等＠面一１及び“瘤
２と直交し、それ＃＃儒側面１及びｅ’ ２の幅に比し
例えば小なる幅を有し、互に平行に相対向し、且ファブ
リペロ−の反射面を形成している端面ｄ１及びｄ２とを
有し、従って例えば長方形を有する。艶に半導体層Ａ１
及びＡ５は、半導体層Ａ２の側面ｃ１及びｃ２の延長面
上に延長せる相対向する側面と、半導体Ａ２の端面ｄ１
及びｄ２の延長面上に延長せる相対向する端面を有し、
従って半導体要人２と同じ長方形を有して半導体層Ａ２
と丁度型なり合っている。ヘテロ接合ＨＪ１は、半導体
層Ａ２がＮ型である場合、ヘテロＰＮ接合を形成してい
る。又ヘテロ接合ＨＪ２はへテロＰＮ接合を形成してい
る。
又半導体層Ａ５上に、それとの間でＰＮ接合Ｊ１を形成
すべく、例えばシリコンでなるＰ型の半導体層Ａ４が形
成され、又その半導体層・・。
すべく、例えばシリコンでなるＰ型の半導体層Ａ４が形
成され、又その半導体層・・。
Ａ４内に、その半導体属人５儒とは反対側より、半導体
層Ａ４との間でＰＮｉｌ＊Ｊ２を形成すべく、Ｎｌ！の
半導体領域Ｂ１が形成され、更にその半導体ｉｌｉ械Ｂ
１内に、半導体要人３１１とは反対側より、半導体領域
Ｂ１との間でＰＮ接合Ｊ３を形成すべく ｓ Ｐ ａｉ
の半導体領域Ｂ−２が形成され、尚更にその半導体領域
Ｂ２内に、半導体層ム５儒とは反対側より、半導体領域
Ｂ２との閣でＰＮｍ＊Ｊ４を形成スヘく、Ｎ＠ｆ）半導
体領域Ｂ３が影威されている。この場合、半導体層Ａ４
は、半導体層ム１〜ム３の形成に続いてこれと同様の方
法に１よって形成されている。
層Ａ４との間でＰＮｉｌ＊Ｊ２を形成すべく、Ｎｌ！の
半導体領域Ｂ１が形成され、更にその半導体ｉｌｉ械Ｂ
１内に、半導体要人３１１とは反対側より、半導体領域
Ｂ１との間でＰＮ接合Ｊ３を形成すべく ｓ Ｐ ａｉ
の半導体領域Ｂ−２が形成され、尚更にその半導体領域
Ｂ２内に、半導体層ム５儒とは反対側より、半導体領域
Ｂ２との閣でＰＮｍ＊Ｊ４を形成スヘく、Ｎ＠ｆ）半導
体領域Ｂ３が影威されている。この場合、半導体層Ａ４
は、半導体層ム１〜ム３の形成に続いてこれと同様の方
法に１よって形成されている。
又半導体層Ａ４も、半導体層Ａ２の側面−１及びｃ２、
及び端面ｄ１及び４２の実長面上に延長せる相対向する
儒画、及びＪＩｌｌｌｉＩｉを有し、従って半導体Ａ２
と同じ長方形を有して、半導体層Ａ２と丁度型なり合っ
ている。更に半導体領域Ｂ１、Ｂ２、及びＢ３は、夫々
半導体層Ａ４、半導体領域Ｂ１、及びＢ２内に、それ自
体は公知の方法でＮ型、ＰＩｌｌ、及びＮ型不純物を導
入せしめることによって形成されている。尚更に半導体
領域Ｂｌ、Ｂ２及びＢ５は、半導体層Ａ４の相対向する
端面間に例えばそれ等端画迄延長している。
及び端面ｄ１及び４２の実長面上に延長せる相対向する
儒画、及びＪＩｌｌｌｉＩｉを有し、従って半導体Ａ２
と同じ長方形を有して、半導体層Ａ２と丁度型なり合っ
ている。更に半導体領域Ｂ１、Ｂ２、及びＢ３は、夫々
半導体層Ａ４、半導体領域Ｂ１、及びＢ２内に、それ自
体は公知の方法でＮ型、ＰＩｌｌ、及びＮ型不純物を導
入せしめることによって形成されている。尚更に半導体
領域Ｂｌ、Ｂ２及びＢ５は、半導体層Ａ４の相対向する
端面間に例えばそれ等端画迄延長している。
更に、半導体層Ａ１に、その半導体層Ａ２儒とは反対側
の面上に於て、電極Ｅ１がオーミックに附され、又半導
体領域Ｂ３にその半導体要人３１１とは反対側の面上に
於て電極Ｅ２がオーミックに附され、尚更に半導体領域
Ｂ２にその半導体層Ａ３１１とは反対側の面上に於て電
極Ｂ３がオーミックに附されている。この場合、電＠１
４２は、半導体領域Ｂ３の両端間に例えばそれ等両端迄
小なる幅を以って延長している。
の面上に於て、電極Ｅ１がオーミックに附され、又半導
体領域Ｂ３にその半導体要人３１１とは反対側の面上に
於て電極Ｅ２がオーミックに附され、尚更に半導体領域
Ｂ２にその半導体層Ａ３１１とは反対側の面上に於て電
極Ｂ３がオーミックに附されている。この場合、電＠１
４２は、半導体領域Ｂ３の両端間に例えばそれ等両端迄
小なる幅を以って延長している。
電極Ｂ１は、電極Ｅ２と対向して、小なる幅を以って、
半導体層Ａ、１０両端間に例えばそれ等端面迄延長して
いる。更に電極Ｅ５は半導体領域Ｂ３の一方の端面側に
於て、電極Ｅ１及びＢ２より小なる長さで延長している
。
半導体層Ａ、１０両端間に例えばそれ等端面迄延長して
いる。更に電極Ｅ５は半導体領域Ｂ３の一方の端面側に
於て、電極Ｅ１及びＢ２より小なる長さで延長している
。
以上で杢願第１番目の発明の第１の実施例の構成の概略
は明らかとなったが、斯る構成に於て、半導体層ＡＩ、
Ａ２及びＡ３は、それ等を夫々閉込層、活性層及び閉込
層とせる、所期ダブルへテロ接合型半導体レーずダイオ
ードＤを構成しているものである。又半導体層Ａ４．半
導体領域Ｂ１、Ｂ２及びＢ５は、それ等を夫々アノード
、ｊｌＦ！１ゲート及びカソードとせ−る、所期ＰＮＰ
Ｎ型のサイリスタ８を構成しているものである。又電極
Ｂ３はサイリスタ８のゲート電極を構成しているもので
ある。
は明らかとなったが、斯る構成に於て、半導体層ＡＩ、
Ａ２及びＡ３は、それ等を夫々閉込層、活性層及び閉込
層とせる、所期ダブルへテロ接合型半導体レーずダイオ
ードＤを構成しているものである。又半導体層Ａ４．半
導体領域Ｂ１、Ｂ２及びＢ５は、それ等を夫々アノード
、ｊｌＦ！１ゲート及びカソードとせ−る、所期ＰＮＰ
Ｎ型のサイリスタ８を構成しているものである。又電極
Ｂ３はサイリスタ８のゲート電極を構成しているもので
ある。
従ってｍｉｓにて上述せる構成は、第２図の等価回路で
示す如く、電極Ｅ１及び′ＩＡ２閲で、半導体層ム１、
Ａ２及びム３を含んで構成せるレーザダイオードＤと、
半導体層Ａ４、及び半導体領域Ｂ１．Ｂ２及びＢ３を含
んで構成され置型＠１ｉｉ５をゲート電極とせるサイリ
スタ８との直列回路を構成しているものである。
示す如く、電極Ｅ１及び′ＩＡ２閲で、半導体層ム１、
Ａ２及びム３を含んで構成せるレーザダイオードＤと、
半導体層Ａ４、及び半導体領域Ｂ１．Ｂ２及びＢ３を含
んで構成され置型＠１ｉｉ５をゲート電極とせるサイリ
スタ８との直列回路を構成しているものである。
この為、第２＠に示す如（、電極Ｂ１及びＢ２間にスイ
ッチ間及び抵抗Ｒ１を通じて電極Ｅ１＠を正とせる直流
電源■１を接続し得る様にし、又電極Ｅ２及び８６間に
スイッチｙ２及び抵抗Ｒ２を通じて電極Ｅ２＠を負とす
る直流電流■２を接続し得る様にし、而してスイッチ８
Ｗ１を閉じて電極Ｂ１及び８２間に電源■１を接続せる
状態で、スイッチ８Ｗ２を閉じれば、サイリスタ８がタ
ーンオンするものである。又斯（サイリスタ８がターン
オンすれば、レーザダイオードＤに電源ｖ１の電源が供
給された状態になり、この為レープダイオードＤを構成
せる活性層としての半導体層Ａ２に電流が流れ、その導
体体層ム２が活性化されるものである。この場合、半導
体領域Ｂ５、電極Ｂ１及びＢ２が、半導体層Ａ２に比し
小なる幅を以って対向しているので、半導体＠Ａ２に流
れる電ｇ（これを一般にＩとする）は、半導体層Ａ２の
幅に比し小なる幅の領域Ｇが他の領域に比し大なる電流
密度を有するものとして流れ、従ってその領域Ｇが他部
に比しより活性化するものである。従って、半導体層Ａ
２に流れる電流ｌが大となる様に抵抗Ｒ１の興を小とす
れば、電流ｌがある値（これを閾値電流Ｉｔｈ （！：
する）に達したとき、領域Ｇで発光が得られ、その光が
領域Ｇを、閉込層としての半導体層ム１及びＡ２にて閉
込まれた態様で、端面ｄ１及びｄ２迄伝播し、そして反
射し、次で再度領域Ｇを伝播し、以下同様のことを繰返
し、結局レーザ発振（この発振波長λ。とする）が得ら
れ“、そのレーザ発振光が例えば端面ｄ１を通じて外部
に出射されるものである。
ッチ間及び抵抗Ｒ１を通じて電極Ｅ１＠を正とせる直流
電源■１を接続し得る様にし、又電極Ｅ２及び８６間に
スイッチｙ２及び抵抗Ｒ２を通じて電極Ｅ２＠を負とす
る直流電流■２を接続し得る様にし、而してスイッチ８
Ｗ１を閉じて電極Ｂ１及び８２間に電源■１を接続せる
状態で、スイッチ８Ｗ２を閉じれば、サイリスタ８がタ
ーンオンするものである。又斯（サイリスタ８がターン
オンすれば、レーザダイオードＤに電源ｖ１の電源が供
給された状態になり、この為レープダイオードＤを構成
せる活性層としての半導体層Ａ２に電流が流れ、その導
体体層ム２が活性化されるものである。この場合、半導
体領域Ｂ５、電極Ｂ１及びＢ２が、半導体層Ａ２に比し
小なる幅を以って対向しているので、半導体＠Ａ２に流
れる電ｇ（これを一般にＩとする）は、半導体層Ａ２の
幅に比し小なる幅の領域Ｇが他の領域に比し大なる電流
密度を有するものとして流れ、従ってその領域Ｇが他部
に比しより活性化するものである。従って、半導体層Ａ
２に流れる電流ｌが大となる様に抵抗Ｒ１の興を小とす
れば、電流ｌがある値（これを閾値電流Ｉｔｈ （！：
する）に達したとき、領域Ｇで発光が得られ、その光が
領域Ｇを、閉込層としての半導体層ム１及びＡ２にて閉
込まれた態様で、端面ｄ１及びｄ２迄伝播し、そして反
射し、次で再度領域Ｇを伝播し、以下同様のことを繰返
し、結局レーザ発振（この発振波長λ。とする）が得ら
れ“、そのレーザ発振光が例えば端面ｄ１を通じて外部
に出射されるものである。
又抵抗Ｒ１の値が、半導体層Ａ２に流れる電流ｌが上述
せる閾値電流Ｉｔｈより小であるが、その−値電流”ｔ
ｈに近い値（これを電流１１ とする）が得られるべ
く予め調整されている状態で、半導体層Ａ２に、その例
えば１ｌｌｉｌｊｌを介して外部より上述せる波長λ。
せる閾値電流Ｉｔｈより小であるが、その−値電流”ｔ
ｈに近い値（これを電流１１ とする）が得られるべ
く予め調整されている状態で、半導体層Ａ２に、その例
えば１ｌｌｉｌｊｌを介して外部より上述せる波長λ。
又はこれに近い波長を有する光を入射せしめれば、その
光が半導体層Ａ２、特にその領域Ｇに吸収されるので、
半導体層Ａ２の領域Ｇがより活性化し、そしてその活性
化は外部よりの光の強さを大とするに応じてより進み、
而して外部よりの光の強さがある値に達したとき、領域
Ｇで発光が得られ、その光が、上述せる様に端面ｄ１及
び４２間で反射伝播し、波長λ。を有するレーザ発振が
得られ、そのレーザ発振光が端面ｄ１を通じて外部に出
射されるものである。
光が半導体層Ａ２、特にその領域Ｇに吸収されるので、
半導体層Ａ２の領域Ｇがより活性化し、そしてその活性
化は外部よりの光の強さを大とするに応じてより進み、
而して外部よりの光の強さがある値に達したとき、領域
Ｇで発光が得られ、その光が、上述せる様に端面ｄ１及
び４２間で反射伝播し、波長λ。を有するレーザ発振が
得られ、そのレーザ発振光が端面ｄ１を通じて外部に出
射されるものである。
更にサイリスタＳは、それが上述せる如くして一旦ター
ンオンすれば曽・−両層、スイッチＳＷ１を開にしない
限り、スイッチ８Ｗ２を開にしてもターンオンの状態を
継続しているものである。
ンオンすれば曽・−両層、スイッチＳＷ１を開にしない
限り、スイッチ８Ｗ２を開にしてもターンオンの状態を
継続しているものである。
尚更に、スイッチ８Ｗ１を閉じず、従って電極Ｂ１及び
８２間に電源■１を接続せざる状態に於て、スイッチ８
Ｗ２を閉じても、サイリスタ８はターンオンせず、従っ
てレーずダイオードＤの半導体層ム２は活性化されてい
ないこと明らかであるが、斯る活性化されていない状態
で、半導体層ム２に、その側面・Ｃ１を介して外部より
波長λ。又はそれに近い波長を有する光を入射せしめれ
ば、この場合、半導体層Ａ２、特にその領域Ｇのエネル
ギーバンドギャップが、半導体層Ａ２に上述せる電流１
１ が流れている場合に比し大となっているので、そり
光が半導体層Ａ２を通りｌＩ画七°２を介して外部に出
射し、端面ｄ１及びｄ２の何れにも光の出射は得られな
いものである。
８２間に電源■１を接続せざる状態に於て、スイッチ８
Ｗ２を閉じても、サイリスタ８はターンオンせず、従っ
てレーずダイオードＤの半導体層ム２は活性化されてい
ないこと明らかであるが、斯る活性化されていない状態
で、半導体層ム２に、その側面・Ｃ１を介して外部より
波長λ。又はそれに近い波長を有する光を入射せしめれ
ば、この場合、半導体層Ａ２、特にその領域Ｇのエネル
ギーバンドギャップが、半導体層Ａ２に上述せる電流１
１ が流れている場合に比し大となっているので、そり
光が半導体層Ａ２を通りｌＩ画七°２を介して外部に出
射し、端面ｄ１及びｄ２の何れにも光の出射は得られな
いものである。
依って３１１１図にて上述せる本願Ｗ４１番目の発明の
第１の実施例の構成によれば、ＩＩ２図にて前述せる如
（、電極ｌ！ｉ１及び１２間にスイッチ８Ｗ１及び抵抗
Ｒ１を介して電源ｖ１をｍａｔ、。
第１の実施例の構成によれば、ＩＩ２図にて前述せる如
（、電極ｌ！ｉ１及び１２間にスイッチ８Ｗ１及び抵抗
Ｒ１を介して電源ｖ１をｍａｔ、。
得る様にし、又電極′ＩＡ２及びＢ５間にスイッチＳＷ
２及び抵抗Ｒ２を介して電源ｖ２を接続し得る様にし、
而してスイッチ８Ｗ１を閉じた状態で、スイッチ８Ｗ２
を瞬時的に閉じ、レーザダイオードＤを構成せる半導体
層Ａ２に例えばその側面ｅ１より上述せる波長λ。又は
それに近い波長を有する光Ｌ１を入射せしめれば、半導
体層Ａ２の端面ｄ１より、波長λ。を有する光Ｌ２の出
射を得る仁とが出来るものである。
２及び抵抗Ｒ２を介して電源ｖ２を接続し得る様にし、
而してスイッチ８Ｗ１を閉じた状態で、スイッチ８Ｗ２
を瞬時的に閉じ、レーザダイオードＤを構成せる半導体
層Ａ２に例えばその側面ｅ１より上述せる波長λ。又は
それに近い波長を有する光Ｌ１を入射せしめれば、半導
体層Ａ２の端面ｄ１より、波長λ。を有する光Ｌ２の出
射を得る仁とが出来るものである。
そして斯る光Ｌ２の出射を、スイッチ８Ｗ１を開かない
限り得ることが出来るものである。然し乍らスイッチＳ
Ｗ１が閉じた状態で、スイッチ８Ｗ２が閉じられない限
り、半導体層Ａ２に光Ｌ１を入射せしめても、半導体層
Ａ２の端面ｄ１より上述せる光Ｌ２の出射を得ることが
出来ないものである。勿論スイッチ８Ｗ１が開いている
状態、及び半導体層Ａ２への光Ｌ１の入射がない場合は
、上述せる光Ｌ２の出射を得ることが出来ないものであ
る。
限り得ることが出来るものである。然し乍らスイッチＳ
Ｗ１が閉じた状態で、スイッチ８Ｗ２が閉じられない限
り、半導体層Ａ２に光Ｌ１を入射せしめても、半導体層
Ａ２の端面ｄ１より上述せる光Ｌ２の出射を得ることが
出来ないものである。勿論スイッチ８Ｗ１が開いている
状態、及び半導体層Ａ２への光Ｌ１の入射がない場合は
、上述せる光Ｌ２の出射を得ることが出来ないものであ
る。
従ってｔＩ！４１図にて上述せる本願ｗ４１番目の発明
の１１１１！１の実施例の構成によれば、スイッチ８Ｗ
１及び１９Ｗ２を閉じることを夫々第１及びｗ４２の電
気的入力を与えられることに意味づけることにより、！
／Ｒ１の電気的入力が与えられている状態で、一旦第２
の電気的入力がありさえすれば、両層そのＣ２の電気的
入力がなくても、第１の電気的入力が継続している限り
、光の入射に応じて光の出射が得られるという、新規な
スイッチ機能を得ることが出来るという大なる特徴を有
するものである。又斯るスイッチ機能を、半導体層Ａ１
−ム４と、半導体領域Ｂ１〜Ｂ３と、電極ＦＳ１〜Ｂ３
とのみなる極めて簡単な固体化構成で得ることが出来る
大なる特徴を有するものである。
の１１１１！１の実施例の構成によれば、スイッチ８Ｗ
１及び１９Ｗ２を閉じることを夫々第１及びｗ４２の電
気的入力を与えられることに意味づけることにより、！
／Ｒ１の電気的入力が与えられている状態で、一旦第２
の電気的入力がありさえすれば、両層そのＣ２の電気的
入力がなくても、第１の電気的入力が継続している限り
、光の入射に応じて光の出射が得られるという、新規な
スイッチ機能を得ることが出来るという大なる特徴を有
するものである。又斯るスイッチ機能を、半導体層Ａ１
−ム４と、半導体領域Ｂ１〜Ｂ３と、電極ＦＳ１〜Ｂ３
とのみなる極めて簡単な固体化構成で得ることが出来る
大なる特徴を有するものである。
次に１ｆ！３図を伴なって本願＃！１番台の発明の＃Ｉ
２の実施例を述べるに、第１図との対応部分には同一符
号を附し、詳細説明はこれを省略するも、第１図にて上
述せる構成に於て、電極ｇ６が、半導体領域Ｂ２にオー
ミックに＃されテイルに代え、半導体領域Ｂ１にオーミ
ッタに附されていることを除いては、１ｓ １ ｗＡの
場合と＃Ｆ１様の構成を有する。但し図に於ては半導体
領域Ｂ１が、第１ａｉｌの場合に比し＠狭の場合が示さ
れている。
２の実施例を述べるに、第１図との対応部分には同一符
号を附し、詳細説明はこれを省略するも、第１図にて上
述せる構成に於て、電極ｇ６が、半導体領域Ｂ２にオー
ミックに＃されテイルに代え、半導体領域Ｂ１にオーミ
ッタに附されていることを除いては、１ｓ １ ｗＡの
場合と＃Ｆ１様の構成を有する。但し図に於ては半導体
領域Ｂ１が、第１ａｉｌの場合に比し＠狭の場合が示さ
れている。
以上が本願ｓ１番目の発明の＄２の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
Ｂ１図の場合と一様の構成を有し、而して電極１３がＰ
ＮＰＮＩ！Ｉサイリスタ８のゲート電極を構成している
こと明らかであるので、詳細説明はこれを省略するも、
１１１図の場合と同様のスイッチ機能を＃！１図の場合
と同様に簡易な構成で得ることが出来るという大なる特
徴を有するものである。但しこの場合、ＰＮＰＮ型のサ
イリスタ８のゲート電極としての電極Ｅ３が、Ｉｌ！１
図の場合の第２のゲートとしてのＰ型の半導体領域Ｂ２
に附されているに代え、第１のケートとしてのＮ型の半
導体領域Ｂ１に附されているので、９２図に対応せる第
４図に示す如（、電源■１を、ｗ４１図の場合と同様に
、スイッチＳＷ１及び抵抗Ｒ１を通じて電極Ｅ１及び８
２間に接続する様にするも、電源ｖ２を、スイッチ８Ｗ
２及び抵抗Ｒ２を通じて電極Ｅ１及び８３間に、電１ｋ
Ｅ３＠を負として接続する様にし、而してスイッチ８Ｗ
１を閉じた状態でスイッチ８Ｗ２を閉じれば、サイリス
タ８がターンオンすること明らかであるので、第１図の
場合と同様のスイッチ機能を得ることが出来るものであ
る。尚第４６！Ｊに於ては電源ｖ２がスイッチ８Ｗ２を
も介して電極Ｅ１及びＥＳ開に接続されている場合が示
されている。
が、斯る構成によれば、それが上述せる事項を除いては
Ｂ１図の場合と一様の構成を有し、而して電極１３がＰ
ＮＰＮＩ！Ｉサイリスタ８のゲート電極を構成している
こと明らかであるので、詳細説明はこれを省略するも、
１１１図の場合と同様のスイッチ機能を＃！１図の場合
と同様に簡易な構成で得ることが出来るという大なる特
徴を有するものである。但しこの場合、ＰＮＰＮ型のサ
イリスタ８のゲート電極としての電極Ｅ３が、Ｉｌ！１
図の場合の第２のゲートとしてのＰ型の半導体領域Ｂ２
に附されているに代え、第１のケートとしてのＮ型の半
導体領域Ｂ１に附されているので、９２図に対応せる第
４図に示す如（、電源■１を、ｗ４１図の場合と同様に
、スイッチＳＷ１及び抵抗Ｒ１を通じて電極Ｅ１及び８
２間に接続する様にするも、電源ｖ２を、スイッチ８Ｗ
２及び抵抗Ｒ２を通じて電極Ｅ１及び８３間に、電１ｋ
Ｅ３＠を負として接続する様にし、而してスイッチ８Ｗ
１を閉じた状態でスイッチ８Ｗ２を閉じれば、サイリス
タ８がターンオンすること明らかであるので、第１図の
場合と同様のスイッチ機能を得ることが出来るものであ
る。尚第４６！Ｊに於ては電源ｖ２がスイッチ８Ｗ２を
も介して電極Ｅ１及びＥＳ開に接続されている場合が示
されている。
次に第５図を伴なって本願第２番目の発明の＃！１の実
施例を述べるに、第１図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第１図にて上述せる
構成に於て、Ｐ型の半導体層Ａ４がＮｌｌの半導体層Ａ
５に置換され、これに応じてＮａｌの半導体領域Ｂ１が
省略され、従ってＰＪＩＩの半導体領域Ｂ２が半導体層
ム５内にそれとの間でＰＮ＠合Ｊ５を形成すべく、形成
されていることを除いては、ｗＡ１図の一場合と同様の
構成を有する。
施例を述べるに、第１図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第１図にて上述せる
構成に於て、Ｐ型の半導体層Ａ４がＮｌｌの半導体層Ａ
５に置換され、これに応じてＮａｌの半導体領域Ｂ１が
省略され、従ってＰＪＩＩの半導体領域Ｂ２が半導体層
ム５内にそれとの間でＰＮ＠合Ｊ５を形成すべく、形成
されていることを除いては、ｗＡ１図の一場合と同様の
構成を有する。
以上が本願第２番目の第１の実施例の構成であるが、斯
る構成によれば、それが上述せる事項を除いては第１図
の場合と同様の構成を有し、而して半導体層ム２がＰｌ
ｉである場合、半導体層Ａ２：Ａ５及びＡ５；半導体領
域Ｂ２：及びＢ５を夫々アノード；第１ゲート；第２ゲ
ート；及びカソードとし、又導体体要人２がＮ型である
場合、半導体層ム１；ム２、Ａ３及び人５；半導体領域
Ｂ２；及びＢ３を夫々７ノード；謝１ゲート；第２ゲー
ト：及びカソードとせる、所謂ＰＮＰＮ型のすイリスタ
Ｓを構成していること明らかであるので、詳細説明はこ
れを省略するも、第１図の場合と同様に、電源ｖ１及び
ｖ２を、第２図に対応する第６図に示す如く接続する様
にすることによって、第１図の場合と同様のスイッチ機
能を得ることが出来、又そのスイッチ機能を、半導体層
Ａ１〜Ａ３及びＡ５と、半導体領域Ｂ２及びＢ３と、電
極Ｅ１〜Ｅ５とのみよりなる、第１図の場合に比し梃に
簡易な構成で得る大なる特徴を有するものである。
る構成によれば、それが上述せる事項を除いては第１図
の場合と同様の構成を有し、而して半導体層ム２がＰｌ
ｉである場合、半導体層Ａ２：Ａ５及びＡ５；半導体領
域Ｂ２：及びＢ５を夫々アノード；第１ゲート；第２ゲ
ート；及びカソードとし、又導体体要人２がＮ型である
場合、半導体層ム１；ム２、Ａ３及び人５；半導体領域
Ｂ２；及びＢ３を夫々７ノード；謝１ゲート；第２ゲー
ト：及びカソードとせる、所謂ＰＮＰＮ型のすイリスタ
Ｓを構成していること明らかであるので、詳細説明はこ
れを省略するも、第１図の場合と同様に、電源ｖ１及び
ｖ２を、第２図に対応する第６図に示す如く接続する様
にすることによって、第１図の場合と同様のスイッチ機
能を得ることが出来、又そのスイッチ機能を、半導体層
Ａ１〜Ａ３及びＡ５と、半導体領域Ｂ２及びＢ３と、電
極Ｅ１〜Ｅ５とのみよりなる、第１図の場合に比し梃に
簡易な構成で得る大なる特徴を有するものである。
次に第７図を伴なって本願第２番目の発明の第２の実施
例を述べるに、ｗ４５図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第５図にて上述せる
構成に於て、電極Ｅ３が、半導体領域Ｂ２にオーミック
に附されているに代え、半導体層Ａ５にオーミックに耐
されていることを除いては、１１ｇ５図の場合と同様の
構成を有する。
例を述べるに、ｗ４５図との対応部分には同一符号を附
し、詳細説明はこれを省略するも、第５図にて上述せる
構成に於て、電極Ｅ３が、半導体領域Ｂ２にオーミック
に附されているに代え、半導体層Ａ５にオーミックに耐
されていることを除いては、１１ｇ５図の場合と同様の
構成を有する。
以上が本願第２番目の発明の第２の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
第５図の場合と同様の構成を有し、而して電極Ｆｉ５が
ＰＮＰＮ型サイリスタＳのゲート電極を構成しているこ
と明らかであるので、詳細説明はこれを省略するも、第
５図の場合と同様のスイッチ機能を第１図の場合と同様
に簡易な構成で得ることが出来るという大なる特徴を有
するものである。但しこの場合、ＰＮＰＮＩ！のサイリ
スタ８のゲート電−としての電極Ｆｉ３が、第ｓｅａの
場合の第２のゲートとしてのＰｆｉの半導体領域８２に
附されているに代え、ｔＨｌのゲートとしてのＮ型の半
導体層Ａ５に附されているので、第６図に対応せる第８
図に示す如く、電１１Ｖ１及びｖ２を、第４図の場合と
同様に夫々電極Ｂ１及び８２間、及び′Ｂ１及び８３間
に１１１！する様にすることにより、第５図の場合と同
様のスイッチ機能を第５図の場合と同様に簡易な構成で
得ることが出来るものである。
が、斯る構成によれば、それが上述せる事項を除いては
第５図の場合と同様の構成を有し、而して電極Ｆｉ５が
ＰＮＰＮ型サイリスタＳのゲート電極を構成しているこ
と明らかであるので、詳細説明はこれを省略するも、第
５図の場合と同様のスイッチ機能を第１図の場合と同様
に簡易な構成で得ることが出来るという大なる特徴を有
するものである。但しこの場合、ＰＮＰＮＩ！のサイリ
スタ８のゲート電−としての電極Ｆｉ３が、第ｓｅａの
場合の第２のゲートとしてのＰｆｉの半導体領域８２に
附されているに代え、ｔＨｌのゲートとしてのＮ型の半
導体層Ａ５に附されているので、第６図に対応せる第８
図に示す如く、電１１Ｖ１及びｖ２を、第４図の場合と
同様に夫々電極Ｂ１及び８２間、及び′Ｂ１及び８３間
に１１１！する様にすることにより、第５図の場合と同
様のスイッチ機能を第５図の場合と同様に簡易な構成で
得ることが出来るものである。
次に第９ＷＵを伴なって本願ｌ！５番目の発明の＃！１
の実施例を述べるｚ％ｇ１図との対応部分には同一符号
を附し、詳細説明はξれを省略するも、第１図にて上述
せる構成に於て、半導体層ム４が省略され、これに応じ
てＰ型の半導体領域Ｂ２が半導体層Ａ３内にそれとの間
でＰＮ接合Ｊ６を形成すべく、形成されていることを除
いては、第１図の場合と同様の構成を有する。
の実施例を述べるｚ％ｇ１図との対応部分には同一符号
を附し、詳細説明はξれを省略するも、第１図にて上述
せる構成に於て、半導体層ム４が省略され、これに応じ
てＰ型の半導体領域Ｂ２が半導体層Ａ３内にそれとの間
でＰＮ接合Ｊ６を形成すべく、形成されていることを除
いては、第１図の場合と同様の構成を有する。
以上が本願ｊＩ３番目の発明の第１の実施例の構成であ
るが、斯る構成によれば、それが上述せる事項を除いて
は第１図の場合と同様の構成を有し、而して半導体層Ａ
２がＰ型である場合、半導体層Ａ２ ：Ａ５ ：半導体
領域Ｂ２；及びＢ５を夫々アノード；第１ケート；第２
ゲート：及びカソードとし、又半導体層Ａ２がＮＩＭで
ある場合、半導体層Ａ１：Ａ２及びＡ３；半導体層ｆｉ
Ｂ２：及びＢ３を夫々アノード；第１ゲート：第２ゲー
ト；及びカソードとせる、１ＰＮＰＮ＠のサイリスタＳ
を構成していること明らかであるので、詳細説明はこれ
を省略するも、第１図の場合と同様に、電源ｖ１及びｖ
２を、第２図に対応する第１０図に示す如く接続する様
にすることによって、１１１図の場合と同様のスイッチ
機１を得ることが如来、又そのスイッチ機能を、半導体
層Ａ１〜ム５と、半導体領域Ｂ２及びＢ３と、電極Ｂ１
〜Ｂ３とのみよりなる、＠１ａｉｌの場合に比し更に簡
易な構成で得る大なる特徴を有するものである。
るが、斯る構成によれば、それが上述せる事項を除いて
は第１図の場合と同様の構成を有し、而して半導体層Ａ
２がＰ型である場合、半導体層Ａ２ ：Ａ５ ：半導体
領域Ｂ２；及びＢ５を夫々アノード；第１ケート；第２
ゲート：及びカソードとし、又半導体層Ａ２がＮＩＭで
ある場合、半導体層Ａ１：Ａ２及びＡ３；半導体層ｆｉ
Ｂ２：及びＢ３を夫々アノード；第１ゲート：第２ゲー
ト；及びカソードとせる、１ＰＮＰＮ＠のサイリスタＳ
を構成していること明らかであるので、詳細説明はこれ
を省略するも、第１図の場合と同様に、電源ｖ１及びｖ
２を、第２図に対応する第１０図に示す如く接続する様
にすることによって、１１１図の場合と同様のスイッチ
機１を得ることが如来、又そのスイッチ機能を、半導体
層Ａ１〜ム５と、半導体領域Ｂ２及びＢ３と、電極Ｂ１
〜Ｂ３とのみよりなる、＠１ａｉｌの場合に比し更に簡
易な構成で得る大なる特徴を有するものである。
次に第１１図を伴なって本願第５番目の発明の第２の実
施例を述べるに、ｗ４９図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第９ｗ；Ｊにて上
述せる構成に於て、電極Ｅ３が、半導体領域Ｂ２にオー
ミックに附されているに代え、牛等体層ム３にオーミッ
クに附されていることを除いては、第９１の場合と同様
の構成を有する。
施例を述べるに、ｗ４９図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第９ｗ；Ｊにて上
述せる構成に於て、電極Ｅ３が、半導体領域Ｂ２にオー
ミックに附されているに代え、牛等体層ム３にオーミッ
クに附されていることを除いては、第９１の場合と同様
の構成を有する。
以上が本願集３番目の発明の第２の実施例の構成である
が、斯る構成によれば、それが上達せる事項を除いては
１１８９１％！ｌの場合と同様の構成を有し、而して電
極Ｅ３がＰＮＰＮｇサイリスタＳのゲート電電を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第９図の場合と同様のスイッチ機能を第１図の場
合と同様に簡易な構成で得る仁とが出来るという大なる
４１１ｍを有するものである。但しこの場合、ＰＮＰＮ
型のサイリスタＳのゲート電極としての電極Ｂ３が、＃
！９図の場合の第２のゲートとしてのＰＪの半導体領域
Ｂ２に附されているに代え、第１のゲートとしてのＮ型
の半導体層Ａ３に附されているので、第１０図に対応せ
るｌ１１２図に示す如＜、ｔｌｉＶｌ及びＶ２を、１１
１１４図の場合と同様に、夫々電極Ｅ１及びＢ２藺、及
び電極Ｅ１及びＢ３間に、電極１３側を負として接続す
る様にすることにより、第９図の場合と同様のスイッチ
機能を得ることが出来るものである。
が、斯る構成によれば、それが上達せる事項を除いては
１１８９１％！ｌの場合と同様の構成を有し、而して電
極Ｅ３がＰＮＰＮｇサイリスタＳのゲート電電を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第９図の場合と同様のスイッチ機能を第１図の場
合と同様に簡易な構成で得る仁とが出来るという大なる
４１１ｍを有するものである。但しこの場合、ＰＮＰＮ
型のサイリスタＳのゲート電極としての電極Ｂ３が、＃
！９図の場合の第２のゲートとしてのＰＪの半導体領域
Ｂ２に附されているに代え、第１のゲートとしてのＮ型
の半導体層Ａ３に附されているので、第１０図に対応せ
るｌ１１２図に示す如＜、ｔｌｉＶｌ及びＶ２を、１１
１１４図の場合と同様に、夫々電極Ｅ１及びＢ２藺、及
び電極Ｅ１及びＢ３間に、電極１３側を負として接続す
る様にすることにより、第９図の場合と同様のスイッチ
機能を得ることが出来るものである。
次にｌ１１３図を伴なって本願ＩＩ４番目の発明の第１
の実施例を述べるに、第１因との対応部分には同一符号
を附し、詳細説明はこれを省略するも、第１図にて上述
せる構成に於て、半導体領域Ｂ１及びＢ２が省略され、
これに応じてＮＭの半導体領域Ｂ３がＰｊＪの半導体層
ム４内にそれとの間でＰＮ接合Ｊｎを形成すべく、形成
されていることを除いては、第１図の場合と同様の構成
を有する。
の実施例を述べるに、第１因との対応部分には同一符号
を附し、詳細説明はこれを省略するも、第１図にて上述
せる構成に於て、半導体領域Ｂ１及びＢ２が省略され、
これに応じてＮＭの半導体領域Ｂ３がＰｊＪの半導体層
ム４内にそれとの間でＰＮ接合Ｊｎを形成すべく、形成
されていることを除いては、第１図の場合と同様の構成
を有する。
以上が本願第４番目の発明の第１の実施例の構成である
が、斯る構成によれば、それが上述せる事項を除いては
１１１図の場合と同様の構成を有し、而して半導体層ム
２がＰｌｊｌである場合、半環体層ム２ ：Ａ、５ ：
ム４；及び半導体゛領域Ｂ３を夫々７ノード；第１ゲー
ト：ｌＩ２ゲート；及びカソードとし、又半導体層Ａ２
がＮ型である場合、半導体層Ａ１：Ａ２及びムロ；Ａ４
：及び半導体領域Ｂ３を夫々アノード；第１ゲート：第
２ゲート；及びカソードとせる、ＰＮＰＮＩＩのサイリ
スタ８を構成していること明らかであるので、詳ｌＩＡ
説明はこれを省略するも、＃！１＃Ａの場合と同様に、
電源ｖ１及び■２を、＃Ｉ２図に対応するｌ１１４図に
示す如く接続する様にすることｋよって、第１図の場合
と同様のスイッチ機能を得る仁とが出来、又そのスイッ
チ機能を、半導体層Ａ１〜Ａ４と、半導体層Ｂ３と、電
極Ｅ１〜Ｅ３とのみよりなる、第１図の場合に比し更に
簡易な構成で得る大なるＩｌ！！像を有するものである
。
が、斯る構成によれば、それが上述せる事項を除いては
１１１図の場合と同様の構成を有し、而して半導体層ム
２がＰｌｊｌである場合、半環体層ム２ ：Ａ、５ ：
ム４；及び半導体゛領域Ｂ３を夫々７ノード；第１ゲー
ト：ｌＩ２ゲート；及びカソードとし、又半導体層Ａ２
がＮ型である場合、半導体層Ａ１：Ａ２及びムロ；Ａ４
：及び半導体領域Ｂ３を夫々アノード；第１ゲート：第
２ゲート；及びカソードとせる、ＰＮＰＮＩＩのサイリ
スタ８を構成していること明らかであるので、詳ｌＩＡ
説明はこれを省略するも、＃！１＃Ａの場合と同様に、
電源ｖ１及び■２を、＃Ｉ２図に対応するｌ１１４図に
示す如く接続する様にすることｋよって、第１図の場合
と同様のスイッチ機能を得る仁とが出来、又そのスイッ
チ機能を、半導体層Ａ１〜Ａ４と、半導体層Ｂ３と、電
極Ｅ１〜Ｅ３とのみよりなる、第１図の場合に比し更に
簡易な構成で得る大なるＩｌ！！像を有するものである
。
次に第１５図を伴なって本願第４番目の発明の第２の実
施例を述べるに、第１３図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第１３図にて上述
せる構成に於て、電極Ｅ３が、半導体ＮＡ４にオーイン
クに附されているに代え、半導体層Ａ３にオーミックに
附されていることを除いては、第１図の場合と同様の構
成を有する。但し図に於ては半導体層Ａ４が、第１３鮪
の場合に比し幅狭の場合が示されている。
施例を述べるに、第１３図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、第１３図にて上述
せる構成に於て、電極Ｅ３が、半導体ＮＡ４にオーイン
クに附されているに代え、半導体層Ａ３にオーミックに
附されていることを除いては、第１図の場合と同様の構
成を有する。但し図に於ては半導体層Ａ４が、第１３鮪
の場合に比し幅狭の場合が示されている。
以上が本願第４番目の発明のｌｌ１４２の実施例の構成
であるが、斯る構成によれば、それが上述せる事項を除
いてはＩ１３図の場合と同様の構成を有し、而して電＆
Ｅ３がＰＮＰＮ型サイリスタ８のゲート電極を構成して
いること明らかであるので、峰細説明はこれを省略する
も、第１５図の場合と同様のスイッチ機能を！１３図の
場合と同様に簡易な構成で得ることが出来るという大な
る４ＩｇＩＩＩを有するものである。但しこの場合、Ｐ
ＮＰＮ型のサイリスタＳのゲート電極としての電極Ｅ３
が、第１３図の場合の第２のゲートとしてのＩＩＪＩの
半導体層Ａ４に附されているに代え、＃！１のゲートと
してのＮ型の半導体層Ａ３に附されているので、第１４
図に対応せる第１６図に示す如く、電１ｊＶ１及びｖ２
を、第４図の場合と同様に、夫々電極Ｂ１及びＢ２間、
及び電極Ｂ１及びＢ３間に、電極Ｂ６肯を負として接続
する様にすることにより、第１３図の場合と同様のスイ
ッチ機能を得ることが出来るものである。
であるが、斯る構成によれば、それが上述せる事項を除
いてはＩ１３図の場合と同様の構成を有し、而して電＆
Ｅ３がＰＮＰＮ型サイリスタ８のゲート電極を構成して
いること明らかであるので、峰細説明はこれを省略する
も、第１５図の場合と同様のスイッチ機能を！１３図の
場合と同様に簡易な構成で得ることが出来るという大な
る４ＩｇＩＩＩを有するものである。但しこの場合、Ｐ
ＮＰＮ型のサイリスタＳのゲート電極としての電極Ｅ３
が、第１３図の場合の第２のゲートとしてのＩＩＪＩの
半導体層Ａ４に附されているに代え、＃！１のゲートと
してのＮ型の半導体層Ａ３に附されているので、第１４
図に対応せる第１６図に示す如く、電１ｊＶ１及びｖ２
を、第４図の場合と同様に、夫々電極Ｂ１及びＢ２間、
及び電極Ｂ１及びＢ３間に、電極Ｂ６肯を負として接続
する様にすることにより、第１３図の場合と同様のスイ
ッチ機能を得ることが出来るものである。
次に４１７図を伴なって本願第５番目の発明の第１の実
施例を述べるに、第１図との対応部分には同一符号を附
し、ｔＰＩａｗｉ、ｅＡはこれを省略するも、第１図に
て上述せる構成に於て、半導体領域Ｂ１、Ｂ２及びＢ３
が省略され、これに応じてＮ型の半導体層Ａ６が半導体
層Ａ４上にそれとの間でＰＮ接合Ｊ８を形成すべく、形
成され、又電極Ｂ２が半導体ψ域Ｂ３に附されているに
代え半導体層Ａ６にオーミックに附され、更に電極Ｅ５
が半導体領域Ｂ２に附されているに代え半導体層Ａ４に
附されていることを除いては、第１図の場合と同様の構
成を有する。
施例を述べるに、第１図との対応部分には同一符号を附
し、ｔＰＩａｗｉ、ｅＡはこれを省略するも、第１図に
て上述せる構成に於て、半導体領域Ｂ１、Ｂ２及びＢ３
が省略され、これに応じてＮ型の半導体層Ａ６が半導体
層Ａ４上にそれとの間でＰＮ接合Ｊ８を形成すべく、形
成され、又電極Ｂ２が半導体ψ域Ｂ３に附されているに
代え半導体層Ａ６にオーミックに附され、更に電極Ｅ５
が半導体領域Ｂ２に附されているに代え半導体層Ａ４に
附されていることを除いては、第１図の場合と同様の構
成を有する。
以上が本願第２番目の発明のＩ４１の実施例の構成であ
るが、斯る構成によれば、それが上述せる事項を除いて
は第１図の場合と同様の構成を有し、而して半導体層Ａ
２がＰＭである場合、半導体鳩ム１及びム２；ム３：Ａ
４：及びＡ６を夫々７ノード；第１ゲート；第２ゲート
；及びカソードとし、又半導体層Ａ２がＮ型である場合
、半導体層Ａ１；人２及びＡ５：Ａ４；及びＡ６を夫々
アノード；讃１ゲート；第２ゲート：及びカソードとせ
る、ＰＮＰＮ型のサイリスタＳを構成していること明ら
かであるので、詳細説明はこれを省略するも、Ｉ４１図
の場合と同様に、電源ｖ１及びｖ２を、第２図に対応す
る第１８図に示す如く接続する様にすることによって、
第１図の場合と同様のスイッチ機能を得ることが出来、
又そのスイッチ機能を、半導体要人１〜Ａ４及びムロと
、電極Ｂ１〜Ｅ５とのみよりなる、第１図の場合に比し
更に簡易な構成で得る大なる特徴を有するものである０
次に第１９図を伴なって本願第５番目の発明の第２の実
施例を述べるに、第１７図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、ｌｌ！１７図にて
上述せる構成に於て、亀＠Ｐｉ３が、半導体要人４にオ
ーミックに附されているに代え、半導体層ム３にオーミ
ックに附されていることを除いては、ｊｌｉ１図の場合
と同様の構成を有する。
るが、斯る構成によれば、それが上述せる事項を除いて
は第１図の場合と同様の構成を有し、而して半導体層Ａ
２がＰＭである場合、半導体鳩ム１及びム２；ム３：Ａ
４：及びＡ６を夫々７ノード；第１ゲート；第２ゲート
；及びカソードとし、又半導体層Ａ２がＮ型である場合
、半導体層Ａ１；人２及びＡ５：Ａ４；及びＡ６を夫々
アノード；讃１ゲート；第２ゲート：及びカソードとせ
る、ＰＮＰＮ型のサイリスタＳを構成していること明ら
かであるので、詳細説明はこれを省略するも、Ｉ４１図
の場合と同様に、電源ｖ１及びｖ２を、第２図に対応す
る第１８図に示す如く接続する様にすることによって、
第１図の場合と同様のスイッチ機能を得ることが出来、
又そのスイッチ機能を、半導体要人１〜Ａ４及びムロと
、電極Ｂ１〜Ｅ５とのみよりなる、第１図の場合に比し
更に簡易な構成で得る大なる特徴を有するものである０
次に第１９図を伴なって本願第５番目の発明の第２の実
施例を述べるに、第１７図との対応部分には同一符号を
附し、詳細説明はこれを省略するも、ｌｌ！１７図にて
上述せる構成に於て、亀＠Ｐｉ３が、半導体要人４にオ
ーミックに附されているに代え、半導体層ム３にオーミ
ックに附されていることを除いては、ｊｌｉ１図の場合
と同様の構成を有する。
以上が本願Ｗｌｓ番目の発明の第２の実施例の構成であ
るが、期る構成によれば、それが上述せる事項を除いて
はｓ１７図の場合と同様の構成を有し、而して電＠Ｂ３
がＰＮＰＮｊ！ｌｌサイリスタ８のゲート電極を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第１７−の場合と同様のスイッチ機能を第１７図
の場合と同様に簡易な構成で得ることが出来るという大
なるｔ￥ｆ像を有するものである。但しこの場合、ＰＮ
ＰＮ型のサイリスタＳのゲート電極としての電極Ｅ！１
が、第１７図の場合の第２のゲートとしてのＰ型の半導
体層Ａ４に附されているに代え、′Ｉｊ４１のゲートと
してのＮ型の半導体層Ａ５に附されているので、第１８
図に対応せる第２０図に示す如（、電源■１及びｖ２を
、第４図の場合と同様に、夫々電極Ｅ１及び８２間、及
び電極Ｅ１及びＥ′！１間に、を極Ｅ５儒を負として接
続する様にして、第１７図の場合と同様のスイッチ機能
を得ることが出来るものである。
るが、期る構成によれば、それが上述せる事項を除いて
はｓ１７図の場合と同様の構成を有し、而して電＠Ｂ３
がＰＮＰＮｊ！ｌｌサイリスタ８のゲート電極を構成し
ていること明らかであるので、詳細説明はこれを省略す
るも、第１７−の場合と同様のスイッチ機能を第１７図
の場合と同様に簡易な構成で得ることが出来るという大
なるｔ￥ｆ像を有するものである。但しこの場合、ＰＮ
ＰＮ型のサイリスタＳのゲート電極としての電極Ｅ！１
が、第１７図の場合の第２のゲートとしてのＰ型の半導
体層Ａ４に附されているに代え、′Ｉｊ４１のゲートと
してのＮ型の半導体層Ａ５に附されているので、第１８
図に対応せる第２０図に示す如（、電源■１及びｖ２を
、第４図の場合と同様に、夫々電極Ｅ１及び８２間、及
び電極Ｅ１及びＥ′！１間に、を極Ｅ５儒を負として接
続する様にして、第１７図の場合と同様のスイッチ機能
を得ることが出来るものである。
尚上述に於ては、本願第１〜第５番目の発明の夫々につ
き２つの実施例を述べたに留まり、上述せるＰ型をＮ型
、Ｎ型をＰＷに読み替えた構成とすることも出来、その
他事発明の精神を脱することなしに種々の変型変更をな
し得るであろう。
き２つの実施例を述べたに留まり、上述せるＰ型をＮ型
、Ｎ型をＰＷに読み替えた構成とすることも出来、その
他事発明の精神を脱することなしに種々の変型変更をな
し得るであろう。
第１図及び第３図は夫々本願第１番目の発明による固体
光スイツチ装置の第１及びｊｆ！２の実施例を示す路線
的斜視図、第２図及び第４図は夫々第１図及び第３図に
示す固体光スイツチ装置の等価回路を示す図、第５図及
び第７図は夫々本＃ｉＪＡ第２査目の発明による固体光
スイツチ装置の第１及び第２の実施例を示す路線的斜視
図、第６図及びｗ４８１は夫々第５図及び第７図に示す
固体光スイツチ装置の等価回路を示す酌、第９図及びｗ
４１１図は夫々本願第３番目の発明による固体光スイツ
チ装置の第１及び第２の実施例を示す路線的斜視図、第
１０図及び第１２図は夫々９９図及び１１／４１１図に
示す固体光スイツチ装置の勢価回路を示す図、第１３図
及び第１５図は夫々本願第４番目の発明による固体光ス
イツチ装置の＄１及び＃！２の実施例を示す路線的斜視
図、第１４図及び第１６図は夫々第１３図及び第１５図
に示す固体光スイツチ装置の等価回路を示す図、第１７
図及び第１９図は夫々本願１１！５１１目の発明による
固体光スイツチ装置の第１及び第２の実施例を示す路線
的斜視図、第１８図及びｗ４２０図は夫々第１７図及び
１１Ｒ１９図に示す固体光スイツチ装置の等価回路を示
す図である。 図中、Ａ１〜Ａ６は半導体層、Ｂ１〜Ｂ５は半導体領域
、Ｅ１〜Ｅ３は電極、ＨＪｌ及びＨＪ２はへテロ１７ｉ
ｃ付、Ｊ１〜Ｊ８はＰＮ接合を夫々示す◎ 出願人 日本電信電話公社 第１図 第２図 第；３図 第４図 第５図 第６図 ヒ１ 第８図 第９図 第１０図 第１２図 第１３囚 第１４図 第１６図 第１７図 第１８図
光スイツチ装置の第１及びｊｆ！２の実施例を示す路線
的斜視図、第２図及び第４図は夫々第１図及び第３図に
示す固体光スイツチ装置の等価回路を示す図、第５図及
び第７図は夫々本＃ｉＪＡ第２査目の発明による固体光
スイツチ装置の第１及び第２の実施例を示す路線的斜視
図、第６図及びｗ４８１は夫々第５図及び第７図に示す
固体光スイツチ装置の等価回路を示す酌、第９図及びｗ
４１１図は夫々本願第３番目の発明による固体光スイツ
チ装置の第１及び第２の実施例を示す路線的斜視図、第
１０図及び第１２図は夫々９９図及び１１／４１１図に
示す固体光スイツチ装置の勢価回路を示す図、第１３図
及び第１５図は夫々本願第４番目の発明による固体光ス
イツチ装置の＄１及び＃！２の実施例を示す路線的斜視
図、第１４図及び第１６図は夫々第１３図及び第１５図
に示す固体光スイツチ装置の等価回路を示す図、第１７
図及び第１９図は夫々本願１１！５１１目の発明による
固体光スイツチ装置の第１及び第２の実施例を示す路線
的斜視図、第１８図及びｗ４２０図は夫々第１７図及び
１１Ｒ１９図に示す固体光スイツチ装置の等価回路を示
す図である。 図中、Ａ１〜Ａ６は半導体層、Ｂ１〜Ｂ５は半導体領域
、Ｅ１〜Ｅ３は電極、ＨＪｌ及びＨＪ２はへテロ１７ｉ
ｃ付、Ｊ１〜Ｊ８はＰＮ接合を夫々示す◎ 出願人 日本電信電話公社 第１図 第２図 第；３図 第４図 第５図 第６図 ヒ１ 第８図 第９図 第１０図 第１２図 第１３囚 第１４図 第１６図 第１７図 第１８図
Claims (1)
- 【特許請求の範囲】 １ ＠１の導電型を有する第１の半導体層と、該第１
の半導体層上に、それとの間で第１のへテロ接合を形成
すべ（形成されたｌ１ｉ１の導ｉｔ型又はｌｌ！１の導
電型とは逆の第２の導電型を有する１１！２の半導体層
と、該ＩＩ！２の半導体層上に、それとの間で第２のへ
テロ接合を形成すべく形成された＃！２の導電型を有す
る第３の半導体層とを具備し、 上記第５の半導体層上にそれとの間で第１のＰＮ接合を
形成すべく第１の導電型を有する第４の半導体層が形成
され、該＃！４の半導体層内にそれとの間で第２のＰＮ
接合を形成すべく第２の導電型を有するａｌｌの半導体
領域が形成され、該＃！１の半導体領域内にそれとの間
で第６のＰＨ１合を形成すべ（第１の導電型を有する第
２の半導体領域が形成され、該第２の半導体領域内にそ
れとの間で第４のＰＮ接合を形成すべく第２の導電型を
有する第３の半導体領域が形成され、 上′記第１の半導体層に第１の電極がオーミックに附さ
れ、上゛記第３の半導体領域に＠２の電極がオーミック
に附され、上記第２又は第１の半導体領域に第３の電極
かオーミックに附され、 上記第１及び第２の電極間で、上記第１、第２及び＄３
の半導体層を含んで構成せるレーザダイオードと、上記
＃４４の半導体層、及び上記第１、第２及び第３の半導
体領域を含んで構成され且上記第３の電極をゲート電極
とせるサイリスタとの直列回路が構成され、上記サイリ
スタがオンに制御され且上記し一ザダイオードが光の入
射を受けている場合□に於てのみ、上記レーザダイオー
ドより光の出射が得られる様になされてなる事を特徴と
する固体光スイツチ装置。 ２、第１の導電型を有するｔＲｌの半導体層と、＃第１
の半導体層上に、それとの閣で第１のペテロ接合を形成
すべく形成された第１の導電型又は第１の導電型とは逆
の第２の導電型を有する第２の半導体層と、該第２の半
導体層上に、それとの間で第２のへテロ接合を形成すべ
く形成された第２の導電型を有する第３の半導体層とを
具備し、 上記第３の半導体層上に第２の導電型を有する第５の半
導体層が形成され、該第５の半導体層内にそれとの間で
ａ［５のＰＮ接合を形成すべく第１の導電型を有する＃
！２の半導体領域が形成され、該第２の半導体領域内に
それとの間で第４のＰＨ１合を形成すべく第２の導電型
を有する第３の半導体領域が形成され、 上記第１の半纏体層に第１の電極がオーミックに附され
、上記第３の半導体領域に第２の電極がオーミックに附
され、上記第２の半導体領域又は上記第５の半導体層に
第３の電極がオーミックに附され、 上記第１及び第２の電極間で、上記第１、第２及び第５
の半導体層を含んで構成せるレーザタイオードと、上記
第２、第３及び第５の半導体層又は上記第１、第２、第
３及び第５の半導体層及び上記第２及び第３の半導体領
域を含んで構成され且上記第３の電極をゲート電極とせ
るサイリスタとの直列回路が構成され、 上記サイリスタがオンに制御され且上記レーザダイオー
ドが光の入射を受けている場合に於てのみ、上記レーザ
タイオードより光の出射が得られる様になされてなる革
を特徴とする１体元スイッチ装置。 ′５． 第１の４′＃ｌＬｆ！１を有する第１の半導
体層と、該記１の半導体層上に、それとの間でｗＪｌの
へテロ接合を形成すべく形成された第１の導電型又は第
１の導電型とは逆の第２の導電型を有する第２の半導体
層と、該鉛２の半導体層上に、それとの間で第２のへテ
ロ接合を形成すべく形成された第２の導Ｉ１１．ｍを有
する第３の半導体層とを具備し、 該第３の半導体１層内にそれとの間で第６のＰＮ接合を
形成すべく第１の導電型を有する第２の半導体領域が形
成され箋該１［２の半導体領域内にそれとの間で第４の
ＰＨ１合を形成すべく第２の導電型を有する第５の半導
体ｉｒｔ斌が形成され、 上記ａ１１の半導体層に第１の電極がオーミックに附さ
れ、上記ｌ！３０半導体領域に第２のＷ極がオーミック
に附され、上記側２の半導体領域又は上記Ｉ１３の半導
体層に第５の電極がオーミックに附され、 上記ａｌｌ及び第２の電極間で、上記＃１１、第２及び
ａＩ３の半導体層を含んで構成せるレーザダイオードと
、上記第２及び第３の半導体層又は上記＄１．第２及び
第３の樗体層及び上記第２及び第３の半導体領域を含ん
で構成され且上記第３の電極をゲート電極とせるサイリ
スタとの直列回路が構成され、 上記サイリスタがオンに１ＩｌＩＩｌされ且上記レーザ
ダイオードが光の入射を受けている場合に於てのみ、上
記レーザダイオードより光の出射が得られる様になされ
てなる事を特徴とする固体光スイツチ装置。 ４、第１の導電型を有する第１の半導体層と、＃＃！１
の半導体層上に、それとの間で１Ｉｓ１のへテロ接合を
形成すべく形成された第１の導電型又は第１の導電型と
は逆の第２の導電型を有する第２の半導体層と、該第２
の半導体層上に、それとの間で第２のへテロ接合を形成
すべく形成された＃！２の導ｍｓを有する第３の半導体
層とを具備し、 上記第６の半導体層上にそれとの間で第１のＰＨ１合を
形成すべ（第１の導電型を有する＃！４の半導体層が形
成され、該第４の半導体層内にそれとの間で第７のＰＮ
接合を形成すべくＩｆ！２の導電型を有する第３の半導
体領域が形成され、 上記第１の半導体層に第１の電極がオーミックに附され
、上記第３の半導体領域に第２の電極がオーミックに附
され、上記＃！４の牛導体層ノ又は上記第Ｓの半導体層
に第３の電極宰オーンツクに附され、 上記第１及び第２の電極間て、上記第１、第２及び第３
の半導体層を含んで構成せるレーザダイオードと、上記
第２、第３及び第４の半導体層又は上記第１、第２、Ｗ
４３及び第４の半導体層、及び上記第３の半導体領域を
含んで構成され且上記第３の電極をゲート電極とせるサ
イリスタとの直列回路が構成され、上記サイリスタがオ
ンに制御され且上記レーザダイオードが光の入射を受け
ている場合に於てのみ、上記レーザダイオードより光の
出射が得られる様になされてなる事を特徴とする固体光
スイツチ装置。 ５、第１の導電型を有する第１の半導体層と、該第１の
半導体層上に１それとの間で第１のへテロ接合を形成す
べく形成された＄１！１の導電型又は第１の導電型と□
は逆の第２の導電型を有する第２の半導体層と、該第２
の半導体層上に、それとの間で第２のへテロ接合を形成
された第２の導電型を有する第５の半導体層とを具備し
、 上記第３の半導体層上にそれとの間で第１のＰＮ接合を
形成すべく第１の導電型を有する第４の半導体層が形成
され、該第４の半導体層上にそれとの間でＷ２ＢのＰＮ
接合を形成すべ（第２の導電型を有する＠６の半導体層
が形成され、 上記Ｉｌ！１の半導体層に第１の電極がオーミックに附
され、上記第６の半導体層に第２の電極がオーミックに
附され、上記第４又は第３の半導体層にｔｉｇ３の電極
がオーミックに附され、 上記第１及び第２の電極間で、上記第１、第２及び第３
の半導体層を含んで構成せるレーザダイオードと、上記
ｍ２、第３、第４及び第６の半導体層又は上記ｗｉ１、
＃Ｉ２、＃！３、第４及び第６の半″尋体層を含んで構
成され且上記第３の電極をゲート電極とせるサイリスタ
との直列回路が構成され、 上記サイリスタがオンに制御され且上記レーザダイオー
ドが光の入射を受けている場合に於てのみ、上記レーザ
ダイ、オードより光の出射が得られる様になされてなる
事を特徴とする固体光スイツチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151608A JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151608A JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853871A true JPS5853871A (ja) | 1983-03-30 |
Family
ID=15522244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151608A Pending JPS5853871A (ja) | 1981-09-25 | 1981-09-25 | 固体光スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271886A (ja) * | 1985-05-27 | 1986-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ装置 |
| JPS6219793U (ja) * | 1985-07-22 | 1987-02-05 |
-
1981
- 1981-09-25 JP JP56151608A patent/JPS5853871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271886A (ja) * | 1985-05-27 | 1986-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ装置 |
| JPS6219793U (ja) * | 1985-07-22 | 1987-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212706A (en) | Laser diode assembly with tunnel junctions and providing multiple beams | |
| GB1594656A (en) | Optical integrated semicxonductor circuits | |
| KR950004668A (ko) | 반도체레이저 | |
| JP2863773B2 (ja) | 面発光型半導体レーザ装置 | |
| US5677552A (en) | Optical control circuit for an optical pnpn thyristor | |
| JPH02103021A (ja) | 量子井戸光デバイス | |
| JPS5853871A (ja) | 固体光スイツチ装置 | |
| JPH02208067A (ja) | 光走査装置 | |
| JPH07120782B2 (ja) | 半導体装置 | |
| JP2757633B2 (ja) | 面発光半導体レーザ | |
| JPH0541534A (ja) | 共鳴トンネル型フオトトランジスタ | |
| CA2068339A1 (en) | Quantum well semiconductor laser device | |
| JPS63124584A (ja) | 光トランジスタ | |
| JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
| JP3198169B2 (ja) | 光不安定装置 | |
| Zhou et al. | Versatile bistable optical switches and latching optical logic using integrated photothyristors and surface-emitting lasers | |
| JPS63269594A (ja) | 面発光型双安定半導体レ−ザ | |
| JPS6257259A (ja) | 発光半導体素子 | |
| JPH0254973A (ja) | 非線形光電変換装置 | |
| JP3145138B2 (ja) | 全光学的光非線型素子 | |
| JPS62188392A (ja) | 低電流半導体レ−ザ | |
| JPH04213432A (ja) | 半導体光スイッチ | |
| JPH02252283A (ja) | 双安定発光装置 | |
| Cheng et al. | Reconfigurable optical switches with monolithic electrical-to-optical interfaces | |
| JPH0620128B2 (ja) | 半導体素子 |