JPS5852710A - スイツチングレギユレ−タにおける突入電流防止回路 - Google Patents
スイツチングレギユレ−タにおける突入電流防止回路Info
- Publication number
- JPS5852710A JPS5852710A JP15234581A JP15234581A JPS5852710A JP S5852710 A JPS5852710 A JP S5852710A JP 15234581 A JP15234581 A JP 15234581A JP 15234581 A JP15234581 A JP 15234581A JP S5852710 A JPS5852710 A JP S5852710A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching regulator
- circuit
- switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチングレギュレータのターンオン時の突
入電流を防止する回路に関する。
入電流を防止する回路に関する。
１１１図は従来のスイッチングレギュレータノもっとも
代表的な例を示す回路である。従来のスイッチングレギ
ュレータは第１図に示すように１抵坑ＩＬＩ ）ラン
ジスタＱ２よりなるｔントリイツタを有し、ダーリント
ン接続されたスイッチング索子Ｑ３．ＱＩＫより入力Ｄ
ＣをチョッピングしＣＲＩ 、 Ｌｌ 、 Ｃ２回路罠
より平ｍ化されたＤＣ出力を％、出力電圧検出（ロ）路
Ｒ５，Ｒ６および自励発振器Ｏ８Ｃ出力を３角波に変換
するＲ７．ＣＩ（！＄路とコンパレータＩＣＩ Ｋより
ＰＷＭ（パルス１Ｊ変調）波を発生する機能を有する。
代表的な例を示す回路である。従来のスイッチングレギ
ュレータは第１図に示すように１抵坑ＩＬＩ ）ラン
ジスタＱ２よりなるｔントリイツタを有し、ダーリント
ン接続されたスイッチング索子Ｑ３．ＱＩＫより入力Ｄ
ＣをチョッピングしＣＲＩ 、 Ｌｌ 、 Ｃ２回路罠
より平ｍ化されたＤＣ出力を％、出力電圧検出（ロ）路
Ｒ５，Ｒ６および自励発振器Ｏ８Ｃ出力を３角波に変換
するＲ７．ＣＩ（！＄路とコンパレータＩＣＩ Ｋより
ＰＷＭ（パルス１Ｊ変調）波を発生する機能を有する。
帰還回路により出力電圧のレギュレーション特性を得る
ように構成されていたが、電源投入時の突入１［ｔＩｔ
を防ぐための方策が性別ＫＩＭされていなかった。
ように構成されていたが、電源投入時の突入１［ｔＩｔ
を防ぐための方策が性別ＫＩＭされていなかった。
この棟の回路でにターンオン時の突入Ｗ流防止のため、
カレントリイツトの応答を早くしてもその応答速度は遅
く、その効果は望めない、これを解決する方法として抵
抗Ｒ２，Ｒ３をＭＪ４整しトランジスタＱｌのベース電
流ηスイッチング特性を多少悪クシ、ターンオン時の突
入電流を防ぐ方法もある。
カレントリイツトの応答を早くしてもその応答速度は遅
く、その効果は望めない、これを解決する方法として抵
抗Ｒ２，Ｒ３をＭＪ４整しトランジスタＱｌのベース電
流ηスイッチング特性を多少悪クシ、ターンオン時の突
入電流を防ぐ方法もある。
しかしこの方法は抵抗Ｒ２，Ｒ３を大きくし、トランジ
スタＱ１のペース電ｆｌＬを制限しているため、スイッ
チング特性も悪くなり、トランジスタＱｌのベースｖ１
ｍを十分Ｋｆｉす場合に比ベレギュレーションの範囲も
狭くなると云う欠点がめった。
スタＱ１のペース電ｆｌＬを制限しているため、スイッ
チング特性も悪くなり、トランジスタＱｌのベースｖ１
ｍを十分Ｋｆｉす場合に比ベレギュレーションの範囲も
狭くなると云う欠点がめった。
本発明の目的はスイッチ／グ特性等レギュレータの性能
を損なうことなく、電源投入時に突入電流を防止するこ
とができる回路を提供することｆ：ある。
を損なうことなく、電源投入時に突入電流を防止するこ
とができる回路を提供することｆ：ある。
前記目的を達成する几めに本発明によるスイッチングレ
ギュレータにおける突入電流防止回路はスイッチングレ
ギュレータ電源投入と同時に動作を開始する時定数−路
と、スイッチングレギュレータのスイッチング素子にバ
イアスを与える分割抵抗回路Ｋｊ４１人され、前記時定
数１路の一定時間後の出力により抵抗値が変えられる可
変抵抗体とからなシ、スイッチレギュレータの電源投入
時はスイッチング素子［浅いバイアスを与え、スイッチ
ングレギュレータが定常スイッチング前作に達した後は
スイッチング素子Ｋｐいバイアスを与えるように構成し
である。
ギュレータにおける突入電流防止回路はスイッチングレ
ギュレータ電源投入と同時に動作を開始する時定数−路
と、スイッチングレギュレータのスイッチング素子にバ
イアスを与える分割抵抗回路Ｋｊ４１人され、前記時定
数１路の一定時間後の出力により抵抗値が変えられる可
変抵抗体とからなシ、スイッチレギュレータの電源投入
時はスイッチング素子［浅いバイアスを与え、スイッチ
ングレギュレータが定常スイッチング前作に達した後は
スイッチング素子Ｋｐいバイアスを与えるように構成し
である。
前記構成によれば電源投入の際のスイッチングレギュレ
ータの突入電流に防止でき、本発明の目的は完全に達成
される。
ータの突入電流に防止でき、本発明の目的は完全に達成
される。
以下、図面等を診照して本発明をさらに詳しく説明する
。第２図は本発明による美人電流防止回路の一実施例を
示す回路図で、第１図の従来のスイッチングレギュレー
タに、本発明による突入電流防止回路Ａを付加したもの
である。
。第２図は本発明による美人電流防止回路の一実施例を
示す回路図で、第１図の従来のスイッチングレギュレー
タに、本発明による突入電流防止回路Ａを付加したもの
である。
この回路は４の両癩を短絡すれは、従来の回路と全く同
じになる。第２図において時定数１路１はスイッチング
レギュレータの電源投入スイッチＳＷに１９動作を開始
する。アナログスイッチ素子３はダイオード２を介して
供給される電圧値により、その抵抗値をある電圧付近で
烏、速に変える＠抵抗体４に抵抗Ｒ２，Ｒ３とともに分
割抵抗回路を形成している。アナログスイッチ素子３と
抵抗体４の並列回路は前記時だ数回路出力により抵抗ｆ
１Ｍが変わる可変抵抗体と同じ働きをする。今、入力Ｄ
Ｃ電源が印加されている状態において電源スィッチＳＷ
をＯＦＦ状態からＯＨ２態へ切替えると、その瞬間、コ
ンパレータＩＣＩへ電源が投入される。この時ＩＣｌ０
入力端子ムに抵抗Ｒ６を介して接地されているので、コ
ンノ（レータＩＣＩ出力すなわち抵櫨、Ｒ４への出力ｔ
ＺＨレベルとなり、トランジスタＱ４はオンとなる。
じになる。第２図において時定数１路１はスイッチング
レギュレータの電源投入スイッチＳＷに１９動作を開始
する。アナログスイッチ素子３はダイオード２を介して
供給される電圧値により、その抵抗値をある電圧付近で
烏、速に変える＠抵抗体４に抵抗Ｒ２，Ｒ３とともに分
割抵抗回路を形成している。アナログスイッチ素子３と
抵抗体４の並列回路は前記時だ数回路出力により抵抗ｆ
１Ｍが変わる可変抵抗体と同じ働きをする。今、入力Ｄ
Ｃ電源が印加されている状態において電源スィッチＳＷ
をＯＦＦ状態からＯＨ２態へ切替えると、その瞬間、コ
ンパレータＩＣＩへ電源が投入される。この時ＩＣｌ０
入力端子ムに抵抗Ｒ６を介して接地されているので、コ
ンノ（レータＩＣＩ出力すなわち抵櫨、Ｒ４への出力ｔ
ＺＨレベルとなり、トランジスタＱ４はオンとなる。
一方、時定数回路ｌに電源スィッチ８Ｗを介して充電を
開始し、出力電圧は接地電位より入力電源電圧に向って
規定の時定数（ｒ、とする）で上昇はの出力は、ダイオ
ード２を介しアナログスイッチ３の入力ｍｉｏに印加さ
れる。
開始し、出力電圧は接地電位より入力電源電圧に向って
規定の時定数（ｒ、とする）で上昇はの出力は、ダイオ
ード２を介しアナログスイッチ３の入力ｍｉｏに印加さ
れる。
第３図はアナログスイッチ３０入力電圧波形（上段）ト
ドラン′ジスタＱ４オン時におけるアナログスイッチ３
と抵抗体４の並タリ抵抗値の変化を示し−ｍ図である。
ドラン′ジスタＱ４オン時におけるアナログスイッチ３
と抵抗体４の並タリ抵抗値の変化を示し−ｍ図である。
トランジスターＱ４のオン時コレクタ・エイツタ電圧ｖ
、’４無視した場合の分割抵抗が作るＶ、電圧は第３図
上段に示す値に設定されており、１０番端子の電圧がＶ
、電圧より低いとき扛アナログスイッチ３扛オフで抵抗
値は−であり、１０番端子の電圧がＶ、よりも低い時間
０〜１．においてはアナログスイッチ３と抵抗体４の並
列抵抗線抵抗値４そのものにほぼ等しくなる１、この時
トランジスタＱ３のベース電位は８２と（抵抗値４＋Ｒ
３）の分割比Ｙ−エクトランジスタＱ３を浅くノ（イア
スし、トランジスタＱ１のベース電流を制限する一方ｔ
１！９時間が経過した時点では、１０番端子の電位は、
■、の電位（Ｑ４オン時→エク大きくなりアナログスイ
ッチ３はＯＮとなりアナログスイッチ３と抵抗体４の並
列抵抗値は岨に近くなりトランジスタＱ３のベース電位
は８２とＲ３０分割比［エフアナログスイッチ３のカッ
トオフ時より深くバイアスがかけられトランジスタＱｌ
＆Ｃ十分なベース電流が供給され定常のスイッチング動
作を行なう、。
、’４無視した場合の分割抵抗が作るＶ、電圧は第３図
上段に示す値に設定されており、１０番端子の電圧がＶ
、電圧より低いとき扛アナログスイッチ３扛オフで抵抗
値は−であり、１０番端子の電圧がＶ、よりも低い時間
０〜１．においてはアナログスイッチ３と抵抗体４の並
列抵抗線抵抗値４そのものにほぼ等しくなる１、この時
トランジスタＱ３のベース電位は８２と（抵抗値４＋Ｒ
３）の分割比Ｙ−エクトランジスタＱ３を浅くノ（イア
スし、トランジスタＱ１のベース電流を制限する一方ｔ
１！９時間が経過した時点では、１０番端子の電位は、
■、の電位（Ｑ４オン時→エク大きくなりアナログスイ
ッチ３はＯＮとなりアナログスイッチ３と抵抗体４の並
列抵抗値は岨に近くなりトランジスタＱ３のベース電位
は８２とＲ３０分割比［エフアナログスイッチ３のカッ
トオフ時より深くバイアスがかけられトランジスタＱｌ
＆Ｃ十分なベース電流が供給され定常のスイッチング動
作を行なう、。
本発明を付加したスイッチングレギュレータでは自励発
振回路Ｏ８Ｃはｔ源投入時、トランジスタＱｌが浅いバ
１アスにより動作し、ＣＲＩ、Ｌｌ’に介してＣ２にｖ
ｌ荷か蓄わ見られ出力−圧が上昇し、一定電圧に・達し
たとき定常発振を始めるが、この定常発振を始める時間
エフ前記のｔ、を後に設定することにより、突入電流を
制限し定状態でスイッチングレギュレータの定常スイッ
チング動作を行いうる状態までもってくることがｏＪ能
常スイッチング動作を開始した以後はトランジスタＱｌ
に十分ベース電流が供給された状態でスイッチング動作
が行なわれる。
振回路Ｏ８Ｃはｔ源投入時、トランジスタＱｌが浅いバ
１アスにより動作し、ＣＲＩ、Ｌｌ’に介してＣ２にｖ
ｌ荷か蓄わ見られ出力−圧が上昇し、一定電圧に・達し
たとき定常発振を始めるが、この定常発振を始める時間
エフ前記のｔ、を後に設定することにより、突入電流を
制限し定状態でスイッチングレギュレータの定常スイッ
チング動作を行いうる状態までもってくることがｏＪ能
常スイッチング動作を開始した以後はトランジスタＱｌ
に十分ベース電流が供給された状態でスイッチング動作
が行なわれる。
以上詳しく説明したように、本発＃ＵＫよればスイッチ
ングレギュレータの突入電流の減少を計ることができる
。また定常状態において社十分なスイッチング動作が得
られるので、出力電圧のレギュレーション範囲の下限近
く迄使用が可能である。さらに回路が簡単であるので小
型軽量化にも適している。
ングレギュレータの突入電流の減少を計ることができる
。また定常状態において社十分なスイッチング動作が得
られるので、出力電圧のレギュレーション範囲の下限近
く迄使用が可能である。さらに回路が簡単であるので小
型軽量化にも適している。
第４図は従来のスイッチングレギュレータの回路図、第
２図は本発明による突入電流防止回路の一実施例を示す
回路図、第３図は第２図の各部の電圧抵抗値の時間変化
を示す図である。 Ｑｌ〜Ｑ４・・・トランジスタ Ｒ１へＲ８−抵抗Ｓ
Ｗ・・・スイッチ ＣＲＩ〜２・・・ダイオードＣ１
〜Ｃ２・・・コンデンサ ＩＣＩ・・・コンパレータ
ＯＳＣ・・・自励発振回路 Ｌｌ・・・コイルト・・
時定数回路 ２・・・ダイオード ３・・・アナロ
グスイッチ素子 ４・・・抵抗体 ５・・・１の入
力端子 ６・・・接続端子 ７・・・出力端子８・
・・７の入力端子 ９川出力端子 １ｏ・・・３０
入力端子 １１ 、１２・・・３の出力１子特許出願
人 日本電気株式会社 代理人 弁理士 井ノロ 壽 牙１図 １′２図 才５図
２図は本発明による突入電流防止回路の一実施例を示す
回路図、第３図は第２図の各部の電圧抵抗値の時間変化
を示す図である。 Ｑｌ〜Ｑ４・・・トランジスタ Ｒ１へＲ８−抵抗Ｓ
Ｗ・・・スイッチ ＣＲＩ〜２・・・ダイオードＣ１
〜Ｃ２・・・コンデンサ ＩＣＩ・・・コンパレータ
ＯＳＣ・・・自励発振回路 Ｌｌ・・・コイルト・・
時定数回路 ２・・・ダイオード ３・・・アナロ
グスイッチ素子 ４・・・抵抗体 ５・・・１の入
力端子 ６・・・接続端子 ７・・・出力端子８・
・・７の入力端子 ９川出力端子 １ｏ・・・３０
入力端子 １１ 、１２・・・３の出力１子特許出願
人 日本電気株式会社 代理人 弁理士 井ノロ 壽 牙１図 １′２図 才５図
Claims (1)
- スイッチングレギュレータ電源投入と同時に動作を開始
する時定数回路と、スイッチングレギュレータのスイッ
チング索子にバイアスを与える分割抵抗回路に挿入され
、前記時定数回路の一足時間後の出力により抵ｆｆＬ、
ｍが変えられる可変抵抗体とからなり、スイッチレギュ
レータの電源投入時はスイッチング素子に浅いバイアス
を与え、スイッチングレギュレータが定常スイッチング
動作に達した後はスイッチング素子に深いバイアスを与
えるように構成したスイッチングレギュレータにおける
突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15234581A JPS5852710A (ja) | 1981-09-25 | 1981-09-25 | スイツチングレギユレ−タにおける突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15234581A JPS5852710A (ja) | 1981-09-25 | 1981-09-25 | スイツチングレギユレ−タにおける突入電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852710A true JPS5852710A (ja) | 1983-03-29 |
Family
ID=15538504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15234581A Pending JPS5852710A (ja) | 1981-09-25 | 1981-09-25 | スイツチングレギユレ−タにおける突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015109796A (ja) * | 2013-12-03 | 2015-06-11 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | バッテリーシステム及びバッテリーの連結方法 |
-
1981
- 1981-09-25 JP JP15234581A patent/JPS5852710A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015109796A (ja) * | 2013-12-03 | 2015-06-11 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | バッテリーシステム及びバッテリーの連結方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610096B2 (ja) | ブースト・コンバータ | |
| US4552118A (en) | Control circuit for controlling output pulse width using negative feedback signal | |
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| JP3163712B2 (ja) | インバータ装置 | |
| JPH11341791A (ja) | スイッチング電源回路およびそれを実装する半導体集積回路 | |
| JPS5852710A (ja) | スイツチングレギユレ−タにおける突入電流防止回路 | |
| US3967216A (en) | Pulse generator stabilized for change of ambient temperature and source voltage | |
| JPS613215A (ja) | 実効値負荷平均電圧制御装置用の集積化可能な負荷電圧サンプリング回路 | |
| JPH10293617A (ja) | 定電圧電源装置及び突入電流防止回路 | |
| JPS625687Y2 (ja) | ||
| KR890001042Y1 (ko) | 캐스케이딩방식의 스위칭 레귤레이터 | |
| JPS609857Y2 (ja) | 電源装置 | |
| JPH01311385A (ja) | ２乗回路及びこの２乗回路付きのＩ↑２ｔ保護回路 | |
| JPS5847444Y2 (ja) | 直流電源回路における過電流保護回路 | |
| SU1228285A1 (ru) | Устройство преобразовани напр жени в интервал времени | |
| JPH064157A (ja) | 定電圧電源装置 | |
| SU463957A1 (ru) | Непрерывно-импульсный стабилизатор напр жени посто нного тока | |
| SU790310A1 (ru) | Импульсное реле | |
| JPS5844404Y2 (ja) | 安定化電源回路 | |
| JPH0847248A (ja) | 電子化電圧コンバータ | |
| JPS586013Y2 (ja) | 直流電源回路における保護回路 | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| SU1083172A2 (ru) | Источник питани посто нного напр жени с защитой | |
| SU684699A1 (ru) | Источник питани переменного напр жени |