JPS5850776A - ゲ−ト・タ−ンオフサイリスタ - Google Patents
ゲ−ト・タ−ンオフサイリスタInfo
- Publication number
- JPS5850776A JPS5850776A JP56150250A JP15025081A JPS5850776A JP S5850776 A JPS5850776 A JP S5850776A JP 56150250 A JP56150250 A JP 56150250A JP 15025081 A JP15025081 A JP 15025081A JP S5850776 A JPS5850776 A JP S5850776A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gto
- type
- impurity concentration
- type emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ゲート・ターンオアサイリスクの１ターレ
オフ能力の改善に関するものである。
オフ能力の改善に関するものである。
ゲート・ターンオフす・イリスタ（以下、「ＧＴＯ」と
配す）は、ゲート信号によって電流をオン・オフするこ
とがり能であるため、イ／バータやチョッパ装置に用い
る場合、強制転流回路を必要とする通常のサイリスタに
比べて、装置の小形＠量化および高効率化が可能となる
ため、噛力のある半導体装置と言える。しかし、ＧＴＯ
はターノオ７時に主電流の導通面積の縮小が生じるため
、局部的な電流集中が起こりやすく、大電流をター７オ
フさせることが−かしい。
配す）は、ゲート信号によって電流をオン・オフするこ
とがり能であるため、イ／バータやチョッパ装置に用い
る場合、強制転流回路を必要とする通常のサイリスタに
比べて、装置の小形＠量化および高効率化が可能となる
ため、噛力のある半導体装置と言える。しかし、ＧＴＯ
はターノオ７時に主電流の導通面積の縮小が生じるため
、局部的な電流集中が起こりやすく、大電流をター７オ
フさせることが−かしい。
以下、従来のＧＴＯの問題点を説明する。
第１図は従来の大電力ＧＴＯの素子の断面図である。第
１図において、（１１はｎ形で高比抵抗のシリコン基板
の中間層からなるｎ形ベース領域、（２）および（３）
はそれぞれシリコ７崖板の両生面部にガリウム（Ｇａ）
などのｐ形不純物を拡散などの方法で導入して形成した
ｐ形エミッタ領域およびｐ形ベース領域である。シリコ
／基板のｐ形不純物が拡散されなかった領域がｎ形Ｑ−
ス領域（１）となる。゛（４１はｎ形エミッタ領域でｐ
形ベース領域＋ａ）上に複数個の分離独立した島状に形
成されている。（５）。
１図において、（１１はｎ形で高比抵抗のシリコン基板
の中間層からなるｎ形ベース領域、（２）および（３）
はそれぞれシリコ７崖板の両生面部にガリウム（Ｇａ）
などのｐ形不純物を拡散などの方法で導入して形成した
ｐ形エミッタ領域およびｐ形ベース領域である。シリコ
／基板のｐ形不純物が拡散されなかった領域がｎ形Ｑ−
ス領域（１）となる。゛（４１はｎ形エミッタ領域でｐ
形ベース領域＋ａ）上に複数個の分離独立した島状に形
成されている。（５）。
（６Ｊおよび（７）はそれぞれｐ形エミッタ領域（２）
、 ｎ形エミッタ領域（４）およびｐ形ベース領域［
３Ｊにオーミック接触しているアノード電極、カソード
電極およびゲート電極である。
、 ｎ形エミッタ領域（４）およびｐ形ベース領域［
３Ｊにオーミック接触しているアノード電極、カソード
電極およびゲート電極である。
ここで、ＧＴＯのターン第１）現象を考えると、ターン
第／しているＧＴＯのゲート電極（７）・カソード電極
（６）間にゲート電極（７］が負になるような電圧を′
印加すると、ｐ形エミッタ領域（２）からｎ形ペース領
域（１１を通ってｐ形ペース領域（３」に運ばれたホー
ルの一部がゲート電極（７）から引き抜かれ、ｎｐｎ
）う／ジスタ部およびｐｎｐ トランジスタ部の電流増
幅率をそれぞれαｌおよびα２とするとき、（αｌ＋α
嘗）の値が低下して１以下になると、Ｇｒｏ゛は導通状
態を維持できなくなりター７オ７する。このとき、ｎ形
エミツク領域（４）のゲート電極（７）に近い部分から
ター／オフが起こり始め、ｎ形エミッタ領域（４）の中
心部へと広がっていく。このため、ター／オフ期間中°
の一時期には阻止領域と導通領域とが共存し、収縮した
狭い導通領域への電流集中が起こり素子が破壌するとい
う現象が生じる。素子を破壊に至らすことなくクー／オ
フすることができる最大陽極電流が可制御陽極電流（工
ＴＧＱ ）である。
第／しているＧＴＯのゲート電極（７）・カソード電極
（６）間にゲート電極（７］が負になるような電圧を′
印加すると、ｐ形エミッタ領域（２）からｎ形ペース領
域（１１を通ってｐ形ペース領域（３」に運ばれたホー
ルの一部がゲート電極（７）から引き抜かれ、ｎｐｎ
）う／ジスタ部およびｐｎｐ トランジスタ部の電流増
幅率をそれぞれαｌおよびα２とするとき、（αｌ＋α
嘗）の値が低下して１以下になると、Ｇｒｏ゛は導通状
態を維持できなくなりター７オ７する。このとき、ｎ形
エミツク領域（４）のゲート電極（７）に近い部分から
ター／オフが起こり始め、ｎ形エミッタ領域（４）の中
心部へと広がっていく。このため、ター／オフ期間中°
の一時期には阻止領域と導通領域とが共存し、収縮した
狭い導通領域への電流集中が起こり素子が破壌するとい
う現象が生じる。素子を破壊に至らすことなくクー／オ
フすることができる最大陽極電流が可制御陽極電流（工
ＴＧＱ ）である。
この発明は、ｎ形エミツク領域を周辺部の少なくともゲ
ート電極に近い部分に形成した高不純物濃度領域とこの
高不純物濃度領域が少なくとも一組の相対する側面に接
する低不純物濃度領域とで構成することによって町制御
陽極這流を増大させたＧＴＯを提供することを目的とし
たものである。
ート電極に近い部分に形成した高不純物濃度領域とこの
高不純物濃度領域が少なくとも一組の相対する側面に接
する低不純物濃度領域とで構成することによって町制御
陽極這流を増大させたＧＴＯを提供することを目的とし
たものである。
以下、実施例に基づいてこの発明を説明する。
第２図はこの発明によるＧＴＯの一実Ｍ例の素子の断面
図である。第２図において、８ｇ１図と同一符号は第１
図にて示したものと同様の゛ものを表わしている。０υ
はｎ形エミッタ領域（４）のゲート電極（７）に近い周
辺部を構成する高不純物濃度の第１の領域、に）はｎ形
エミツク領域（４）の中央部を構成する低不純物一度の
第２の領域である。第２の領域（６）は第１の領域（ロ
）によって取り囲まれている。なお、ｐ形ベース領域（
３］の表面不純物濃度に対して第１の領域（６）および
第２の領域−の表面不硼物濃度はそれぞれ１００倍以上
および１〜１００倍であることが望ましい。
図である。第２図において、８ｇ１図と同一符号は第１
図にて示したものと同様の゛ものを表わしている。０υ
はｎ形エミッタ領域（４）のゲート電極（７）に近い周
辺部を構成する高不純物濃度の第１の領域、に）はｎ形
エミツク領域（４）の中央部を構成する低不純物一度の
第２の領域である。第２の領域（６）は第１の領域（ロ
）によって取り囲まれている。なお、ｐ形ベース領域（
３］の表面不純物濃度に対して第１の領域（６）および
第２の領域−の表面不硼物濃度はそれぞれ１００倍以上
および１〜１００倍であることが望ましい。
いま、ｎ形エミッタ領域（４）の第２の領域４１ａｐ形
ペース領域ｔ３１ 、 ｎ形ペース領域ｔｌｌおよびｐ
形エミッタ頭域（２）が構成するＧＴＯをＡＧＴＯ，ｎ
形エミッタ領域（４）の第１の領域（６）、ｐ形ベース
饋域（３１゜ｎ形ペース領域（１）およびｐ形エミッタ
領域（２）が形成するＧＴｏ ８ ＢＧＴＯとする。こ
の場合、ＡＧＴＯの第２の領域−９ｐ形ベース領域（３
）およびｎ形ベース領域ｆｉ＋が構成するトランジスタ
部の電流増幅率♂はＢＧＴＯの第１の領域（ロ）、ｐ形
ベース領域（３３およびｎ形ベース饋域（１）が構成す
るトランジスタ部の電流増幅率αよりも小さいため、こ
のＧＴＯのターンオフ時に、ＡＧＴＯがＢＧＴＯより先
にαｌ＋α２く１の条件に達するため、ＡＧＴＯがまず
阻止領域になる。
ペース領域ｔ３１ 、 ｎ形ペース領域ｔｌｌおよびｐ
形エミッタ頭域（２）が構成するＧＴＯをＡＧＴＯ，ｎ
形エミッタ領域（４）の第１の領域（６）、ｐ形ベース
饋域（３１゜ｎ形ペース領域（１）およびｐ形エミッタ
領域（２）が形成するＧＴｏ ８ ＢＧＴＯとする。こ
の場合、ＡＧＴＯの第２の領域−９ｐ形ベース領域（３
）およびｎ形ベース領域ｆｉ＋が構成するトランジスタ
部の電流増幅率♂はＢＧＴＯの第１の領域（ロ）、ｐ形
ベース領域（３３およびｎ形ベース饋域（１）が構成す
るトランジスタ部の電流増幅率αよりも小さいため、こ
のＧＴＯのターンオフ時に、ＡＧＴＯがＢＧＴＯより先
にαｌ＋α２く１の条件に達するため、ＡＧＴＯがまず
阻止領域になる。
このため、従来のＧＴＯがｎ形エミツク領域（４）の中
心領域に導通領域が縮小されるのに対して、実施例のＧ
ＴＯでは、ＡＧＴ ＯとＢＧＴＯとの境界領域に導通領
域が縮小されるために、従来のＧＴＯに比べて実施例の
ＧＴＯは縮小導通領域が広くなるので、電流の集中が緩
和され、可制御陽極ｌＩ！流を大きく取れるようになる
。
心領域に導通領域が縮小されるのに対して、実施例のＧ
ＴＯでは、ＡＧＴ ＯとＢＧＴＯとの境界領域に導通領
域が縮小されるために、従来のＧＴＯに比べて実施例の
ＧＴＯは縮小導通領域が広くなるので、電流の集中が緩
和され、可制御陽極ｌＩ！流を大きく取れるようになる
。
第３図は上記の実施例の一つのｎ形エミッタ領域を示す
平面図である。第４図はこの発明の他の実施例の一つの
ｎ形エミッタ饋域の平面図である。
平面図である。第４図はこの発明の他の実施例の一つの
ｎ形エミッタ饋域の平面図である。
第３図および第４図において、（ロ）はｎ形エミッタ領
域（４）の高不純物濃度の第１の領域、明示のために交
差斜線を施したに）はｎ形エミッタ領域（４）の低不純
＠濃度の第２の領域である。第４図の実施例においては
、ＡＧＴＯがＢＧＴＯを二つの部分に分離しているが、
この構造でも所期の効果を発揮することかできる。
域（４）の高不純物濃度の第１の領域、明示のために交
差斜線を施したに）はｎ形エミッタ領域（４）の低不純
＠濃度の第２の領域である。第４図の実施例においては
、ＡＧＴＯがＢＧＴＯを二つの部分に分離しているが、
この構造でも所期の効果を発揮することかできる。
以上詳述したように、この発明によるＧＴＯはｎ形エミ
ッタ領域の周辺部の少なくともゲート電極に近い部分に
形成した高不純物濃度領域とこの妬不１刈物濃度領域が
少なくとも一組の相対する＠面に接する低不純物濃度領
域とで構成したので、ターンオフ時の縮小導通領域が上
記の高不純物濃度領域と低不純物濃度領域との境界領域
に形成されるため、縮小導通領域が広くなり、可制御陽
極電流が増大する。
ッタ領域の周辺部の少なくともゲート電極に近い部分に
形成した高不純物濃度領域とこの妬不１刈物濃度領域が
少なくとも一組の相対する＠面に接する低不純物濃度領
域とで構成したので、ターンオフ時の縮小導通領域が上
記の高不純物濃度領域と低不純物濃度領域との境界領域
に形成されるため、縮小導通領域が広くなり、可制御陽
極電流が増大する。
第１図は従来のＧＴＯの素子の断面図、第２図および第
３図はこの発明によるＧＴＯの一実施例の素子の断面図
および一つのｎｉミニミッタ域の平面図、第４図はこの
発明の他め実施例の一つのエミッタ領域の平面図である
。 図において、（１）はｎ形ベース領域、（２）はｐ形エ
ミッタ領域、（３Ｊはｐ形ベース領域、（４）はｎ形エ
ミッタ領域、に）および四はそれぞれｎ形エミッタ領域
（４１の第１の領域（高不純物濃度領域）および第２の
鎖酸（低不純物濃度領域） 、（７３はゲート電極であ
る。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛野信−（外１名） 第１６図 第２図 第３図 第、１図
３図はこの発明によるＧＴＯの一実施例の素子の断面図
および一つのｎｉミニミッタ域の平面図、第４図はこの
発明の他め実施例の一つのエミッタ領域の平面図である
。 図において、（１）はｎ形ベース領域、（２）はｐ形エ
ミッタ領域、（３Ｊはｐ形ベース領域、（４）はｎ形エ
ミッタ領域、に）および四はそれぞれｎ形エミッタ領域
（４１の第１の領域（高不純物濃度領域）および第２の
鎖酸（低不純物濃度領域） 、（７３はゲート電極であ
る。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛野信−（外１名） 第１６図 第２図 第３図 第、１図
Claims (1)
- 【特許請求の範囲】 １１＋ ｐ形ニオツク領域、ｎ形ベース饋域およびｐ
形ペース領域が噴火相接して形成され、上記ｐ形ベース
領域の所定箇所の上にｎ形エミッタ嫡域が形成されてい
ると共にｐ形ベース憩域の露出表ゲート電極に近い部分
に形成された高不純物一層領域とこの高不純物ａＩＩＩ
ｔ顧域が少なくとも１組の相対する側面に接する低不純
物一層領域とで構成したことを特徴とするゲート−ター
ンオアサイリスク。 （２） 二ｉツク領域の低不純ｉ１５＊ｍ饋域が一不
純物磯度唄域によって取り囲まれていることを特徴とす
る特許請求の範囲第１項記載のゲート・ターンオフサイ
リスク。 （Ｊ 工ζツタ饋域の低不純物一層領域が高不純物濃
度領域によって挾まれていることを特徴とする特許請求
の範囲第１項記載のゲート・ターンオフサイリスク。 （４）ｎ形エミッタ領域の嬌不純物濃度領域および低不
純物濃度領域の表面不純物濃度がそれぞれｐ形ベース領
域の表面不純物ｌ１１度の１００倍以上および１〜Ｚｏ
ｏ倍であることを特徴とする特許Ｎ求の範囲第１項ない
し第３項のいずれかに記載のゲート・ターンオアサイリ
スク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150250A JPS5850776A (ja) | 1981-09-21 | 1981-09-21 | ゲ−ト・タ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150250A JPS5850776A (ja) | 1981-09-21 | 1981-09-21 | ゲ−ト・タ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850776A true JPS5850776A (ja) | 1983-03-25 |
| JPS6362909B2 JPS6362909B2 (ja) | 1988-12-05 |
Family
ID=15492832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150250A Granted JPS5850776A (ja) | 1981-09-21 | 1981-09-21 | ゲ−ト・タ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850776A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112465U (ja) * | 1975-03-06 | 1976-09-11 | ||
| JPS5386582A (en) * | 1976-12-20 | 1978-07-31 | Philips Nv | Transistor |
-
1981
- 1981-09-21 JP JP56150250A patent/JPS5850776A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112465U (ja) * | 1975-03-06 | 1976-09-11 | ||
| JPS5386582A (en) * | 1976-12-20 | 1978-07-31 | Philips Nv | Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362909B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| EP0424710B1 (en) | Thyristor and method of manufacturing the same | |
| JP2585505B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US3166448A (en) | Method for producing rib transistor | |
| JPS62232167A (ja) | 半導体装置 | |
| JPS6276671A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS5850776A (ja) | ゲ−ト・タ−ンオフサイリスタ | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP3738127B2 (ja) | 高耐圧半導体デバイス | |
| US3331000A (en) | Gate turn off semiconductor switch having a composite gate region with different impurity concentrations | |
| JPS62283669A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US4609933A (en) | Gate turn-off thyristor having P+ gate and emitter | |
| JPS61123184A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| JPS58151061A (ja) | タ−ンオン及びタ−ンオフできる半導体装置 | |
| JPH0281476A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5856983B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3278498B2 (ja) | 絶縁ゲート型電力用半導体装置 | |
| JP3244292B2 (ja) | トランジスタ | |
| JPS59211272A (ja) | 高耐圧半導体装置 | |
| JPH0136259B2 (ja) | ||
| JPS61283168A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2604874B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS592371A (ja) | ゲ−トタ−ンオフサイリスタ |