JPS58502124A - ウエハ大集積回路における、または関する改良 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ウェハ大集積回路における、または関する改良本発明はウェハ大の声積回路に関 する。

一般にウェハ大束ａ回路は、普通直径が数インチの同じ半導体ウェハ上に多数の データ処理セルとともに１つまたはそれし一上のデータボートを含む。そのセル の製造欠陥率がそのウェハ上で許容できるように、セル間の相互接続は不確定の 状態でおかれており、各セルは選択できる隣のどのセルとも結合が可能である。

１つまたはそれ以上のポートＩＪｌら始まって、そのポートに隣接邊るセルはテ ストされて、もし機能するならば、そのポートと結合される。その後同様に、そ れらの結合されたセルは、テストされて機能することが確められた隣接するセル と結合されて合同する。

機能テストに通らなかったセルは回路の全体の働きには組込まれず、それに代わ り他のセルが捜される。テストと結合の過程が終わると、データ処理をする１つ またはそれ以上のセルのチェインがウェハ大集積回路の表面上に形成される。

成るセルが、そのセル固有の製造欠陥のために機能テストに落ちることがある。

この種の欠陥は集積回路製造においてよく知られておりパッケージの段階の前に 廃棄チップとされる。ウェハ大集積回路の場合には、結果はより重大となり得る 。

ウェハ大集積回路の本質において成る信号はセル間で伝達し、また成る信号はす べてのセルに共通である。たとえば、デー・夕信号は一般に１つの特定のセルか ら他のセルへ伝達し、一方、電力供給やクロック同期信号は一般にすべてのセル に共通である。共通な信号は一般に゛グローバル信号″として知られており、ウ ェハ大回路についてグローバル＠を通して送られる。

グローバル線の欠陥は１つ以上のセルに影響する。たとえば、切断したあるいは 短絡した電力供給線は、欠陥２」実際に起こったセルのみならずその線に電力供 給せ依存ターる近隣の多くのでルをも不能にする。

種々の案が提案されて、それによってグローバル線の欠陥の効果が軽減され得る 。特に、電ｎ１海；よ、過剰の１流が流れたときに溶けるヒユーズを含むことに より、届格の存在によってτつ１ス上のセルが不能になること・？防止すること ができる。そのような対策はヒユーズを電力１ブはどの充分な電力を運ぶ腺に４ ５（゛ては可能Ｃあるが、池のグローバル信＠線の場合には、そ・のような防御 を連成するほどのエネルギ；よな（・。

したがって、ワエへ大集積回路上の箇能して刊用ｒ−ざ得るセルの故を最大ｉ＝ 　するたうに、低電力のグロー・パル１ｇ号線の故を最小ｌこすることが望まれ る。

奴発明は、少なくとも前記セルのいくつがか、データ転送のために前記ポートか ら出発してセルのチェイ〉・を形成するために隣接するセルとつなげられ、峙記 チェーーン中の前記セル間の前記データの転送が、前記データと同じ通路に沿っ て前記チェイン中をセルからセルへ伝達するクロック信号によって制御されるこ とを特徴とする。データポートと多数のデータ処理セルを″ｙ導体ウつハ上に含 む集積回路にある。

好ましい実施例において、ウェハ大集積回路は多数のシフト１７ジスタ；／モリ ストレージセルからなる。結合するポートから始まって、セルは個々にテストさ れる。そしてその後、それらが機能テスｈを通過１〕だ場合、そのポートから始 まる一連のシフトレジスタメモリに結合される。一度シフトレジスタメモリに組 込まれると各セルは、隣接するセルがまだ結合されていない場合５．テストとそ れに引き続いて、（の隣接するセルが機能する言合に、そのシフトレジスタメモ リにその隣接するセルを組込むために、隣接する選択可能な（ニルと結合するこ とが不能である。このテストと組込みの繰返しの結果、そのウェハ大回路上に１ つあるいはそれ以上のデータストレージチェインが確立され、そのあるいはそれ らのチェインは、それらが出発したポートと同じポートで終わる。ストレージセ ルは前進データストレージシフトレジスタと逆進データストレージシフトレジス タからなり、その場合データは、そのセルからチェインのポートに次に近い成る 特定のセルを通って前進レジスタを経由していく、そしてチェイン中の次に遠い セルから逆進レジスタを経由してポートに向けて逆戻りする。チェインの最後の セル中の前進レジスタから出ていくデータは、その最後のセルの逆進レジスタに 帰還する。成る特定のセルの前進レジスタの出力を受けるデータストレージセル は、その特定のセルの逆進レジスタに入力を供給するでルである６ 各セルは、チェー（ン中のポートに次に近いセルｔＪ１らマスタクロック信号を 受取るクロック発生回路を含んでいる。

クロック発生器は、データの叉容と前進レジスタに沿ったデータの動きを制御す る第１のグロック信号を供給し、またデータの受百と逆進レジスタに沿ったデー タの助ざを制卸する第２のクロック信号を供給する。

各特定のセルは、チェイン中の防接する次に遠いセルのうちの選択できる１つに データを結合させるのを醜ｊ御するだめのデータステアリング回路を含んでｗ’ る。その揚台、ゲータステアリング回路のデータ結合によって決定される沃１こ 、ヂエノン士のポートから次に遼ｂＮＦｌ接するセノーへ、のマスタクロ：ｒり の入力として、ポートにそのセルから次に）＝いその特定のセルによって受ノー れられるマスクゴ？０＝Ｉり信号を供給するためにクロックステアリング回路を も含んででハる。

一例として添付された６面と関係した以下の記述によつ本発明をさらに説明する 。

第１図ば、１枚の半導体サブストレー１〜上に脂されたウェハ大集積回路を示す 。

第２図は、ウェハ上の個々のセルのチェインの構造を示す・　特表昭５８−５ｔ Ｊ２１２４（３）第３図はセル間結合を示す。

第４図はセルの内部構造を示ｔ、。

第５図は、一本のチェインとして結合されたセルの単純化した概略図を示す。

第１図はウェハ大集積回路の物理的配置を示す。

円形の半導体・ウェハサブストレート１０は、その上に多数の四角いシフトレジ スタデータストレージセル１２が作られている。それらのセル１２は、ウェハ１ ０の表面で規則正しいモザイク模様を形成し、例外として結合ポート１４を形成 するために、そのモザイク模様から１つのｔ　ｉｔｔ　Ｉｆ’除かれている。そ の結合ボート１４は必ずしもウェハ１０の中心またはその遅くにある必要はない 。結合ボート１４を縁どっているセル１２は、外界とつなげられる結合バンド１ ６が供給されている。

Ｚル１２は、データをそこｌ＼、またはそこから私選するために、セル１２＝ｉ ？ｉ＝するどのセルへも某合し得る。ポート］４から出発して、ポート１４に隣 接するセル１２は、ポート１４から接続パッド１６を経由して、１詣テストが行 なわれる。セル１２がその１能テストを通った場合、それは次の隣接するセル１ ２に接続され、その次のセル１２がテストさ礼る。

第２図は、ウニへ上でセル１２がどのようにｖ’Ｕデ・−・タス５レージアエイ ン１８．こ溝数されるかを示しでいる。１能テストに通らなかったセル１２は、 それらの場所を迂回することによってチェイン１８から除かれ得ることを理解す べきである。

第３図は、１つのセル１２の境界における接′％、′ｆ：示している。

四角いセル１２は４つの境界を有しており、北の需界をＮ、南の境界をＳ、＊の 境界をＥそ１ノて西のｊ界ｉ　ｖ８；と名付げる。北の境界Ｎは第１の隣接する セル１２の南の北興Ｓと隣合っている。真の境界Ｅは第２のＦＡ接するセル−２ の西の境界Ｗと隣合っている。南の境界Ｓは第３の固接するセル１２の北の境界 Ｎと晴合っている。そして１、酉の境界Ｗは第４の隣接するセル１２の東の１界 Ｅと隣合って（゛・る。

各境界Ｎ、Ｓ、Ｅ、’Ｖ’／は、そのセル１２から隣接するセル１２ｔ＼データ を転だするために、それぞれ第１の績２ＯＮ、２０３．２ＱＥ、２０Ｗを持って いる。留境界Ｎ、　ＳｅＥ、’＃は、隣接するセル１２にマスククロツタ信号を 転送するために、それぞれ第２のＭ２２ｒＪ、２２Ｓ、２２Ｅ。

２２ＶＶを持つている。２各境Ｆ　Ｆｊ　＋　Ｓ　＋　Ｃ＋覧Ｎは、隣接するセ ルからマスタクロ・ｌり信号を受トデるた於に、それぞ１１第３０線２４Ｎ、２ ４３，２４Ｅ、２４Ｗを持っている。各境界Ｎ、Ｓ、Ｅ、Ｗは、隣接するセルか らデータを受けるために第４の綜２６　Ｎ　、　２６　Ｓ　、　２６　Ｅ　、　 ２６　’ｖＶを持っている。辰１は示され１＝柳と隣接するセルの線との拒否接 続を示している。

表１：セル間接続 ２ＯＮは北に隣接するセルの２６３に接続する２２Ｎは北に９接するセルの２４ Ｓに接続ｙる２−１Ｎば北に隣接するセルの２２３に接続する２　６　Ｎは北に 隣接するセルの２Ｏ８にａ決する２つεは東（、：隣接するセルの２６　Ｗに接 続する２２Ｅは東に隣接するセルの２４Ｗに接続する２　４Ｅは東に隣接するセ ルの２２　’ｖＶに接続する２６Ｅは泉に隣接するセルの２０Ｗに接続する２０ ３は南に隣接するでルーｒＪ２６　Ｎに接続する２２Ｓは南に隣接するセルの２ ４Ｎに接続する２４Ｓは南に騙接するぎルの２２　Ｎに接続する２　６．５は南 に隣接するセルの２０　Ｎに接続する２０Ｖゾ・よ西に隣接するセルの２３ｅに 接読する２２１Ｎは西に′Ａ叢するセルの２４２に接続する２　４　’ＡＩ　１ ．を西に隣接するセルの２２Ｅに接続ｙる２　６　’Ｖ’ｌ／　ハｆ５　ニ’５ ４　署すルセル’Ｊ）　２０　Ｅ　ｉ−ｊｆｉ、ａ　丈ル１つのセル１２は、デ ータ信号とタロツク信号とどの腎接するセル１２からも受取ることができるし、 また逆に゛それらに送ることもてざることがわかる。

第４図は１つのセル１２の四部ｐＡ造、２示す。

でル１２の入力および出力線は、因の簡明のために、それらの線が関係した境界 Ｎ、Ｓ、Ｅ、Ｗと無関係に示されている。

データ入力線２６Ｎ、２６３，２６Ｅ、２６Ｗは、前進データ入力ゲート３０と 逆進データ入力ゲート３２への入力として配置されている。データ出力線２ＯＮ 、２Ｏ８゜２０Ｅ、２０Ｖｖ’は、前進データ出カゲーｒ−３４と逆進データ出 力ゲート３６の出力として設置８孔でいる。

前進データ入力ゲート３０は、前進データンフトレジスタストア３８への入力の 供給のためにデータ入力線２６Ｎ。

２６３．２６Ｅ、２６Ｗの１つから信号を選択する。逆進データ入力ゲート３２ は、逆進データシフトレジスタストア４０パ＼のスカとしてデータ入力線２６Ｎ 、２６δ、２６Ｅ、２６Ｗのうろ他の］つの線から信号を選択する。

ｍｌ進データストア３８と逆進データストア４０は共に同じ長さであり得て、ま た各々は多数のシフトレジスタからなり、すなわち直テｊ１％：結８されたとッ トスル−ジセルである。またあるいは、それらは異なった艮ざのものであり得る 。前うって決められた数のクロックパルスが各ストア３８．４０へのクロック入 りとしで与えら（した後、それらのへ乃に元来存在している情報データか、それ らの出力に再現される。同様にしで、種々の提案されて知られているセルの配列 によっ【、ストア３８．４０はデータをストアするＤ−またはよそからデータを 回収する手段たり得る。すなわら、セル］２を通してチェイン１８に沿ってデー タが送られると同時に、セル１２中の主ストレージ素子である。

前進データストア３８の出力は、データ出力線２ＯＮ。

２　ＯＳ　、ｔ　ＯＥ　、　２０　Ｗのうちの選択できる１つの信号としてスト ア３８の出π・２引しｉｏるζころの前進データ出力ゲート３４に入力こして供 給されるｊ逆進データストア４０の出力は、データ出力ａ　２　Ｃ”　−２（Ｊ 　Ｓｅ　＋　ＩＪ　Ｅ　＊　２０Ｗの：・らの池の選択できる１）の信号として 逆進ス；〜７４０の出力−２供袷するところの逆進データ己カゲートへ、の人力 として供給されるア マスタクロック入力線２４　Ｎ　−４４Ｓｅ　２４ε、２４Ｗは、纏２−￥？ｉ 　ｍ　２４　Ｓｅ　２４ε、＝４￥ｗｔＤ選択’Ｔ：　８　ル１つの信号を供給 するところ・のマスタクＯンク入カゲートｌ＼の入力として供給される。葛スク クロブタ入力ゲートの出力は、マスタクロ：！クゲード６４　Ａ、の入力として まず第１に供給され、そりゲー、１−４４はその大力に闇する信号をその出力と し・てマス５４クロツク出力線２２　Ｎ　−２２５−２２６−２２１ｖの選択１ ′きる１つへ提供する。第２に、マスタクロック入力ゲート４２の出力は、クロ ック信号発生器４６への入力として供給される。クロック信号発生器４６は、前 進データ入力ゲート３０のデータ獲得活性と前進ストア３ε、のデータシフティ 〉グ活性をｖ′Ｊ御するたのの第１クロツク纏４８に第１クロンーク信号を発生 し、また逆進データ入力ゲート・３２のデータ獲得活性と逆進ストア４０のデー タシフディング活性を如１頻するための第２クロツク線５０に表でわかるように 、いつでも、セル１２の１つの面Ｎ。

Ｓ、ＥまたはＷが、マスタクロツタ信号のソースとして、また逆進データのため のシンクとして、さらに前進データのソースとして選択される。そして、セル１ ２の別の１つの面Ｎ、Ｓ、ＥまたはＷが前進データのためのシンクとして、また マスタクロック信号のためのシンクとして、ざらに逆進データのソースとして選 ばれる。

第５図はウェハ大回路上に形成されたメモリチェイン１８の簡略化した配列を示 す。

セル１２の前進レジスタ３８はＭ続して接続されている。

セル１２の逆進レジスタ４０は、同様に連続してつながれている。前進レジスタ ３８のチェインはデータをボート１４から最後のセル１２′へ導く。そして逆進 レジスタ４〇−のチェインはデータを最後のセル１２′からボート１４へ戻す、 １後のセル１２′はループデータ結合６Ｑを持ち、それによって前進レジスタ３ ８′のｆｆ１ｌのセルの出力が逆進レジス９４０′の最後のセルへの入力として 供給される。

すべてのセル１２はループ結合６０を形１求するための機能を持っている。しか しそのｔａ能はセル１２′がたまたまそのチェインのａｍである場合のみ用いら れる。

マスタクロック信号は、ボート１６から出てクロック発生？１１４６からクロッ ク発生器４６へ、チェイン１８に沿ってｆ＆後のセル１２−のクロック発生器４ ６まで接続されている。、最後のセル１２′を越えてセル１２が存在しない場合 、そのマスタクロック信号の伝達はそこで止まる。

マスタクロック信号はクロック発生器４６によってセル１２からセルへと送られ て、セル間で時間遅れを生じる。

セル１２間のクロック信号の伝搬における時間遅れをＴｄとすると、並列グロー バル線による普通の方法ですべてのセルに同時に伝搬する場合に比べて、そのク ロック信号は、ボートから第Ｎ番目のセルへＮ　Ｔ　ｄだけ遅れて到達するであ ろう。もしその最後のセル１２−がボート１４から数えて第Ｍｉ目のセルである 場合、前進データはその最後のセル１２−へＭＴｄだけ遅れて入る。しか１２、 その同じクロック信号は、逆進データの流れを制御するのに用いられる様に、前 進データの時間を計るのに用いられる。前進から逆進方向へデータが通るとき、 そのデータの流れは距離の増大に従ってすなわちＶ後のセル１２′からボート′ ｉ４の方向へ遠く錠れたセル１２では、伝達されたクロック信号に比べて進んだ 位置になる。

計時された＠進データば、ＲＶのセル１２−から逆戻りする構台、前進チェイン におけるデータの伝達の場合のような時間遅れの増大でなく、時間進みの増大を 伴なって、＃進するマスタクロック信号と出会う。この遅れや進みは、もちろん 、ボート１４でマスタクロック信号の最初のセル１２７＼の伝達のときを基準ど して計られる。そのデータがボート１４へ帰着するときまでに、その時間遅れの 丁べてを取返す。そしてボートにおけるチェイン１８への、またチェイン１８か らのデータの流れは、あたかもそのクロック信号が普通のグローバル的に接続さ れた方法においてセル１２へ送るかのように起こる。

計時回路の動作は、チェイン１８に沿った仮定的に一定な動きのデータの流れを 参照して述べられる。

本発明は、前進データ通路と逆進データ通路を持ったチェイン接続の可能な、ど のようなウニ八大集積回路においても等しくよく機能する。本技術の主要なもの は、この種のチェイン接読可能なウェハ大回路において多くの応用ができること に気付くであろう。

本発明は、データが１つのボートで一方向のチェインに入り別のボー１へから出 る、つまりそのデータがデータ入口ボートからデータ出口ボートへのその間で伝 達されるクロック信号であるところのウェハ大回路において等しくよく採用され 得るであろう。

本発明はまた、選択できるセルへのストアのためのチェインに沿ったデータの伝 達や、チェイン中の選択できるセルから記憶を呼び戻してボートへ送り返すそれ らの回路にも適用される。

本発明の適用に関して、クロック発生器４６は、特定のセルの作用と矛盾しない どのような種類のものであってもよいことに注意しなければならない。特に、ク ロック発生器４６が、マスタクロック信号がチェインに沿って進むとぎの漸進的 な衰弱を防ぐクロック低＠纏和手段を含んでいることは利点である。

セルは四角い必要はなく、そのクロックやデータ信号もセルの合縁を横切って伝 達するものである必要もない。セルは必ずしもすべてが同じ形あるいは同じ機能 である必要はない。本発明は、たとえばウェハ大のプロセッサ集積回路中の計算 ユニットに出入りするクロックデータにも等しく用いられ得るだろう。

１８ 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．１枚の半導体ウェハ上にデータボートと多数のデータ処理セルを含む集積回 路であって、少な（とも前記セルのいくつかが、データ転送のために、前記ポー トを出発点としてチェイン状のセルを形成するために、隣接するセルと接続可能 であって、前記集積回路がクロック信号によって制御される前記チェイン中の前 記セル間でデータを転送することによって特徴付けられ、また前記チェイン中の 前記各セルが前記チェインに沿ってセルからセルへ前記クロック信号を伝達する ためのクロック信号伝達手段を含んでいる集積回路。 ２、　クロック信号伝達手段が、隣接する第１のセルからの前記クロック信号を 受けるためのクロック信号入力ロジックと、前記クロック信号を他の選択できる １つの隣接するセルに供給するためのクロック信号出力ロジックとからなる請求 の範囲第１墳記載の集積回路。 ３、　前記クロック信号の入力ロジックが、前記隣接する第１のセルからの前記 クロック信号の受入れに続いて、他のどの隣接するセルからのｍｌｌツクロック 信号受入れをも防ぐ働きをする請求の範囲第２項記載の集積回路。 ４、　前記チェイン中の前記各セルか市記入カロジックと前記出力ロジックの間 で接続されたクロック発生器と含み、前記クロック発生器が前記入力ロジックか らの前記クロック信号を受けるためと、前記出力ロジックへ前記クロック信号を 送るためと、かつ前記入力ロジックからの前記クロック信号に応答して、前記チ ェイン中の前記各セル内で用いるための１つまたはそれ以上の内部クロック信号 を発生するために働く請求の範囲第３項記載の集積回路。 ５、　＃記チェイン中の前記各セルが、前記隣接する第１のセルからのデータを 受入れるためと、かつ前記隣接する第１のセルから受入れた前記データを前記選 択された他の１つのＩＬＬＳ！！するセルへ送るための第１のデータ通路を含み 、また前記選択された他の１つの隣接するセルからのデータを受入れるためと、 かつ前記選択された他の１つの隣公ｙるセルからのデータを前記ｆ１４接する第 １のセルへ送るための第２のデータ通路を含む請求の範囲！４項記載の集積回路 。 ６、　前記クロック発生器が、前記第１のデータ通路における前記ケータの！ｌ ｌきを制御するためのＭ１内部クロック信号を供給°丈るｌ；めの第１クロック 発生器と、前記第２データ通路における前記データの動きを制御するための第２ 内部クロック信号を供給する７ｅめの第２クロック発生器からなる請求の範囲第 ５項記載の集積回路。 ７、　前記第１ケータ通路が第１データストレージシフトレジスクを含み、また 前記第２データ通路が第２データストレージシフ１−レジスタを含む請求の範囲 第６項記載の果８回路。 ８、　前記チェイン中の前記各セルが、前記第２のデー夕通路への入力として、 前記第１のデータ通路の出力を接続するための選択できる他の１つの隣接するセ ルへ、前記クロック信号を供給するように前記クロック信号出力ロジックへの指 令がないときに働（ラップアラウンド（ｉｖｒａｐ−ａｒｏｕｎｄ）ロジックを 含む請求の範囲第５項、第６項または第７項記載の集積回路。 ９、　＠記セルが正方形で、前記ウェハ上で規則正しいモザイク模様を形成する 請求の範囲第８項記載の集積回路。 １０、前記ボートが、ｔｉＪ記モザイク模様から１つのセルを取除くことにより 、またそれに隣接する１つまたはそれ以上のセルと番統を施すことにより形成さ れる請求の範囲第９項記載の集積回路。 １１、　添付された図面を参照することにより本質的に記述され℃いる集積回路 。