JPS58501698A - デ−タ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、２進デジタル情報の伝送技術に関するもので、詳細には作動装置例え ばコンピュータープロセッサーと遠隔装置との間又は各々が他のコンピュータの メモリスペースにアクセスし得る多数のコンピュータ相互間において２進デジタ ルデータを通信する技術に関する。後に明らかになるように、本発明は、多数の 用途をもち、使用される通信プロトコルについても、システム目的に具体化する 回路についても、新規な特徴を有従来の２進デジタル伝送方法には、同期伝送と 非同期伝送とのどちらかが用いられるが、前者では同期キャラクタが使用され、 後者では開始ビットと停止ビットが使用されてキャラクタ同期のため伝送される 各ビットをフレーミングするため両モードを変換する能力はなかった。伝送され るキャラクタ−を絶えずチェツクし、必要ならば同期キャラクタ−の特性を保つ ために修整が必要であるので同期データ伝送に固有の同期キャラクタ−を使用す ると、データ伝送レートが制限される。

発明の開示 本発明によれば３進又はより高度のマルチレベルコードで新規な伝送プロトコー ルを使用し、また光フアイバーリンクのノイズのない特性を用いることにより、 上述した欠点が解消される。また本発明によれば、ドライバー作動において利点 をもつたけでなく、必要なエンコーディング回路を簡略化するマルチレベル信号 発生器の新規な駆動技術が提供される。

従来技術を使用すると、モード及び材料の分散によって光フアイバリンクの所定 長さあたりの最大伝送ビットレートが減少する。しかし光ファイバーのノイズの ない性質は、光出力損失と引換に大データスループットを得ることにより、３進 又はそれより高度のマルチレベルコードを使用して所定ビットレートに対するデ ータ伝送レートを増すことができる。１　ｋｍの光フアイバーリンクが受信回路 において一１８ｄｂｍの光出力を実現し、データが一３８ｄｂｍまで回復可能で あることを考えると、マルチレベルコードを使用するために、２ｏｄｂｍだけ余 分に利用できる。３進（３値）コードの使用は、伝送されるビットレートに等し い有効データビットレートを与え得る。伝送されるデータビットレートが伝送デ ータビットレートの２〜６倍になり得るように、より高度のレベルのコードを使 用してよく、この目的のため上述した２０ｄｂｍ余剰分が充分利用されるように 、９レベルまでのコードを使用することができる。

必要な構成要素を簡略にしかつ伝送レートを非常に高くするマルチレベルコード 化及び伝送プロトコルにアプローチすることにより、本発明は、トランスペアレ ントで高信頼性の非常に高速なデータ伝送を達成するために、光フアイバーリン クのこれらの性質を利用することを可能にする。

データビット群、例えばヒツト対を、伝送ライン上の対応する電圧レベル対に多 レベルにコード化することは知られている。これらの技術において、可能なビッ ト対組合せのコード化に使用されなかった余剰なステートは、ビット対同期化エ ラーを指示するために用いられる。対にされた選択６進エンコーデイングでは、 ３つの「違法口なステートが存在する。しかしビット対同期化の喪失を指示する 目的のためにこれらの３つの違法ステートを使用することは無駄である。それは 、同期化の喪失によりデータが損なわれだ場合、そのデータはいずれにしても再 伝送せねばならないため、伝送中の同期化回復能力が不要なことによる。６つの 違法なステートのうちのただ１つがデータ対同期のために使用される場合、数キ ャラクター以内にエラーが特定化され、トランザクンヨンは打切られる。

本発明は、広義には、選択されてグループ分けされたデータビットの第１の多数 のデータビットレーケンスカ、マルチレベル信号の異なるレベル対の第１群の一 義的に選択されたレベル対にＦ！ＪＡ訳され、上記グループになったデータ対の 残りのデ−タビノド７−ケンスが、第１翻訳モードにおいて、上記信号の異なる レベル対の第２群の一義的に選択されたレベル対に翻訳され、第２翻訳モードに おいて、上記信号の異なるレベル対の第６群の一義的に選択されたレベル対に翻 訳され、翻訳モードは上記残りのデータビットシーケンスのどれかが発生した後 に変更されるようにして、選択されグループ分けされたデータビットのマルチレ ベルエンコーディングによ＃）２進運次データを伝送する方法において、データ を表わす信号レベル対の伝送の前に、上記第１、第２及び第３の群に含まれない 上記信号の第１のレベル対を含む開始同期化信号を伝送し、データを表わす信号 レベル対の送信の後に、上記第１、第２及び第３の群に含まれない上記信号の第 ２のレベル対を含む終了同期化信号を伝送することを特徴とする伝送方法に存す る。

同期化信号対は、好ましくは、後述するように３進コードシステムにおける（− 一）対及び（＋＋）対、又はより高レベルのコードにおける（１１）、（−１− １）のように、信号レベルの変更を含捷ないものとする。この場合に有効データ ビット群に対応する全部の信号対がレベル遷移ピント群間期化を含む場合には、 同期化は容易に達せられる。

好１しくに、群同期を保ち、伝送ラインをモニターし得るようじ、翻訳モード反 転ビット群のうち選定された１つが、データの存在しない期間内に絶えず伝送さ れる。

ろ進コーディングの使用に関連して以下に本発明を説明するが、本発明はろ進よ り高いレベルのマルチレベルコード特に（２ｎ＋１）進のコードにも適用される 。これは本発明の詳細な説明において留意すべきである。同様に本発明は以下に データビット対の伝送に応用した例につき説明されているが、これ以外のしかた でグルシー１分けしたデータの伝送にも本発明を適用することができる０３進エ ンコーデイングへの応用において使用される好ましいデータエンコーデイングフ オーマノドは、対にされ透析された６進コーデイングであり、このシステムは一 例としてサイプレスにより「デジタル伝送ラインの新しい種類の選択ろ進パルス 伝送ブラン］、通信技術に関するＩＥＥＥ　）ランザクションズ、ｊＪ−１１９ ６５年９月、６６６〜３７２頁に記載されている。

対選択３進（Ｐ　８　Ｔ）コーディングにおいては、次のフォーマットによって ビット対がコープインここでビット対１１又はＯＯのいずれかが発生した直後に 翻訳モードが（ＡからＢ、ＢからＡへ）変化する。１１又は００はビット対であ り、それに対し６進翻訳が翻訳モードに従って変化する。

上表に示した特別のエンコーディングフォーマットは変形ＰＳＴ（ＭＰＳＴ）　 のフォーマントである。

ＭＰＳＴにおいて有効ビット対を表わさないろ通信号レベル対は、（＋＋）、（ ００）及び（−一）であり、これらは、３送信号レベルの変更を行なわない対で ある。本発明によれば、これらの３進レベル対のうちの２個は伝送プロトコルに おいて、同期伝送の任意のキャラクタ−シーケンス又は非同期伝送の例えば８デ ータビツトの１ノくイトのようなデータブロックの開始及び終了を指示するため に用いられる。このように伝送プロトコルは、可能なデータビット対と重ならな い一義的な同期化ビット対を用いる点で、完全にトランスペアレントであり、同 期伝送、非同期伝送又はこれらの混成伝送のどれにも適合され、達成可能なデー タ伝送レートに大きく寄与する。

３進エンコーデイングに適用される本発明は、２進データ対の可能な４つのビッ ト７−ケンスのうち２つが３送信号の６個の可能な次々の異なるレベル対のうち の２個のうち一義的に選択された１個に翻訳され、データ対の可能な４ビツトシ ーケンスのうち別の２個が、第１翻訳モードにおいて、上記ろ通信号の別の２個 の連続した異なるレベル対のうち一義的に選択されたそれぞれ１個に翻訳され、 第２翻訳モードにおいて、上記６進化号の残りの２個の連続した異なるレベル対 にそれぞれ翻訳され、翻訳モードは上記側の２個のビット７−ケンスのどちらか が発生した後に変更されるようにして、対選択６進エンコーデイングにより２進 運次データを伝送する方法において、１デ一タ単位を表わす上記６進化号の伝送 の前に、上記３進化号の連続する同一の第ルベルを含む２ビツトを伝送し、上記 ３進化号の伝送の後に上記３進化号の連続する同一の第２レベルを含む２ビツト を伝送することを特徴とする伝送方法にある。

この伝送システムは、対同期及びキャラクタ−同期が非常に高い伝送レートにお いて維持されることを可能にする。有効ビット対に対応する全部の６進レベル対 は、レベル遷移を含むので、ビット対間隔で規則的に伝送信号中に生ずる遷移の 順序を探知することによって、正確なピット対同期が実現される。ビット対フレ ーム指示はこれらの遷移のどちら側かで達成される。

同様に、不正確なピツト対同期は、非有効３進対（００）の存在により検出され る。

本発明の伝送システムの別の実施態様によれば、翻訳モード反転ビット対（１１ ）又は（００）のどちらか一方は、データが存在しない期間中に絶えず伝送され る。この手段によってピツト対同期が絶えず維持され、伝送ラインの故障又は劣 化も絶えずモニターされる。更にこのアイドル状態において、これらの信号の平 均直流レベルはｏ″″ｃあるから、受信データアンプには自動利得制御を組込み 、データ回復回路には交流結合を利用することができる。

データが不在の際にビット対同期化情報を維持するために、このアイドル信号を 用いたことと、データ伝送の間ビット対同期化情報が絶えず使用可能なこととの ため、非常に簡単な受信クロック回路によって安定性及び精度が非常に高くなる 。

図面の簡単な説明 添付図面を参照として、単なる例として本発明の実施例を以下に説明する。図に おいて第１Ａ図及び第１Ｂ図は本発明の好ましい実施例に用いられる伝送プロト コルを示す。

第２図は本発明を具体化した符号化及び伝送装置の略図である。

第３図はデータ伝送装置のコーディング及び信号ライン駆動部分の回路を示す。

第４図は本発明の実施において使用されるデータ受信回路の略図である。

第５図は第４図の受信回路のデコーダ部分の回路を示す。

第６図はマイクロコンピュータのバス延長部ニ本発明を適用することを示す。

第７図はコンピュータバス延長伝送装置の回路略図である。

第８図は第７図の回路に用いられるステートマシンの作用を示すステート線図で ある。

第９図はバス延長受信回路の回路略図である。

第１０図は第９図の回路に用いられるステートマシンの作用を説明するためのス テート線図である０ 第１１図はバス延長受信回路の回路略図である。

第１２図は第１１図の回路に用いられるステートマシンの作用を説明するだめの 線図である。

第１３図はバス延長伝送装置の回路略図である。

第１４図は第１３図の回路に用いられるステートマシンの作用を説明するだめの 線図である。

第１５図はマルチグロセッシングシステムニ本発明を適用することを示す。

第１Ａ、第１Ｂ図には、同期作動及び非同期作動と共に混成使用される、本発明 の好ましい実施例に用いられる伝送プロトコルがそれぞれ図示されている。非同 期作動は第１Ａ図に示され、８ビツトキヤラクタ２０の前方に、可変時間長のア イドル信号２１およびキャラクタ開始同期用の２ビツト（−組の（＋）３進化号 レベルから構成できる。）があり、後方には、キャラクタ終了同期信号（−一） の２ビツト２３があり、これによりシステムはアイドル信号２１にリターンする 。

同期作動は第１Ｂ図に示され、ここにプロトコルの同じ成分には同じ参照符号が 付され、２０は適当な長さ或いは任意に定め得る長さのデータバイトのス）　Ｉ Ｊングを示す。好ましくはデータ伝送の間の最小のアイドル信号は２ビツトであ る。伝送エラーのだめのチェックサムすなわち周期的冗長性チェックはは、ユー ザーの伝送ロジックによって得られる。しかしエラー発生率は１０９又は１０１ ２に対して１回というように低いので、適当な場合には、光ファイバの使用によ り、こうしたチェックを省くこともできる。

本発明によるデータコーディング−伝送装置は第２図に略示されている。このユ ニットは、並列データを受け、後述する光フアイバードライバーユニットへの印 加のために、データを符号化し、データノースとのデータ制御接続をする。８ピ ツトの並列データは、データ制御論理ユニット２５の制御の下に、データバッフ ァレジスター２４により受信される。ユニット２５は、データストローブ入力２ ６、データ要求出力２７及びオーバーラン出力２８を有し、オーバーラン出力２ ８はデータソースにオーバーラン信号を供給する。このオーバーラン状態は、送 信側が信号＠２７上のデータ要求に追い付いて行けない場合に生ずる。これは非 同期伝送で手間取ったときにも当然生じ得る。同期伝送の際のオーバーランはそ の時のデータブロックを終了させる。どちらの場合にも、オーバーランの発生は 、ブロック終了同期（−一）を伝送させ、その後にシフトレジスター３１．３２ のデータは０になり、これらは上述したアイドルパターンを発生させるために次 に使用される。恋のデータバイトが転送されるとブロック開始信号（＋＋）がデ ータの前方に送られることが理解されよう。

論理ユニット２５は出力２５．３０にデータ同期信号５ＳＹＮＣ、ＥＳＹＮＣを 送出し、信号線ドライバー回路にデータ開始信号（＋＋）及びデータ終了信号（ −一）を後述するように発生させる。

レジスタ２４からシフトレジスタ６１および３２には８ビット並列データが送ら れ、シフトレジスタ３１および３２はそれぞれデータピッ）１，３゜５、７　（ Ａ、）および２，４，６，８（Ａ、＋＋１）を受けるので、データはビット対と して直列にエンコーダ３３へ与えられる。下記のライン駆動回路中ではプーアル ドライバを使用しているので、従来技術で必要であったＲＯＭ又は複雑なロジッ ク回路の代わりにデジタルマルチプレクサからエンコーダ６６を使用できる。こ のようにデジタルマルチプレクサに置換したことにより伝送速度をより高速にで きるので、このことは本発明の重要な利点となっている。

エンコーダ３３には、トグルフリップフロップろ５によって制御される翻訳モー ド変更人力ろ４が設けられ、次に７リツプフロソブろ５はシフトレジスタ３１． ３２の出力端におけるモード変更ビット対１１．ＤＯを検出するよう作動する排 他ＯＲゲート３６によって作動される。

ソフトレジスタ６１および３２およびフリップフロップろ５はクロック発生器３ ８からのクロックパルスによって制御される。クロック発生器３８は、エンコー ダろろおよびライン駆動回路にもクロックパルスを送る。

第６図にろ進エンコーディングおよびライン駆動回路を詳細に示す。／フトレジ スタろ１および３２からの奇数および偶数データビン）　Ａ、（およびＡ１引は 、５ＳＹＮＣＨおよびＥＳＹＮＣＨと共に入力ラッチ３９に、すなわちエンコー ダ３３を含む一対のデジタルマルチプレクサ４０に印加される。

常にＡモードで伝送を開始する選択伝送プロトコルで必要な場合には翻訳モード のフリップフロップをＡモードにリセットするような入力信号ＡＭＲのだめの回 路手段も設ける。

エンコード及びライン駆動回路は、水晶発振器４２により発生され、水晶発振器 出力は、フリップフロップ４ろ及びそれぞれのパンファーゲート４４．４５から のコンプリメンタリ−クロック信号全送出する。ビットレートクロック信号も伝 送ディレィ等化ゲート４６から供給される。ケート４４からのクロ７ノク信号は 入力ラッチ３９、翻訳モードフリップフロップすなわちランチ３５及びマルチプ レクサ−４１に供給され、マルチプレクサ−４０はゲート４５からのコンプリメ ンタリクロック信号により制御される。

デュアル４人カマルチプレクサー４［：ｌ、４１は、翻訳モードのフリップフロ ップ３５及び他の制御人力ａ適切な設定により制御され、後述するＬＥＤを駆動 するデュアルエンド回路を適切に制御するように入力データに対しエンコードさ れた信号を、相互に接続されたＡ、Ｂ出力に供給する。

エンコーダ出力信号は、ネットワーク４６から導出されたピットレートクロック によりクロック同期されるフリップフロップ４９．５０にそれぞれ供給される。

フリップフロップ４９．５０のＱ出力はそれぞれＤ−フリップフロップ５１．５ ２に供給される。

２個のコンプリメンタリ−トランジスタ対５３゜５４は、Ｄフリップフロップ５ １．５２の出力によってそれぞれ駆動される。これらの同一のトランジスタ一対 は（トランジスター５３ａ、５３ｂ。

５４ａ、５４ｂ　を含み、発光ダイオード５７は、トランジスター５３ｂ、５４ ｂのコレクター電流を供給する。従ってＬＥＤ３８はトランジスター５３ｂ。

５４ｂが共にオフ（無電流）の場合に、３進出力信号の（−）レベルを生じ、共 にオン（全電流）の場合に（＋）レベルを生じ、どちらかがオンでどちらか他方 がオフ（利用可能な電流の１／２）の場合に（０）レベルを生ずる。従ってエン コーダ３乙のコーディング論理の設計に当り、（０）３進ドライブを実現するた めに、２つの二者択一的な出力モードの間で常に選択を行うことができ、２個の マルチプレクサ−４０，４１はフリップフロップ４９・５０に適正な駆動信号を 与えるように容易にコード化さ−れる。

開始同期信号と終了同期信号を重畳させる・には、５ＳＹＮＣＥＳＹＮＣの各信 号を入カラノチ３９によりそりぞれＤフリップフロップ５５．５６に転送させる 。開始同期フリップフロップ５５はフリップフロップ４９＼　５０のプリセット 入力に接続されており、終了同期フリップフロップ５６はこれらのフリップフロ ップのクリア入力に接続されている。このようにクリップフロップ４９、’５０ ０通常の作動を無視することによってそれぞれの同期化信号（＋＋）、（−一） が印加される。

出力ＬＥＤ電流の制御相に差動的に駆動されるトランジスタ一対を使用したこと により、従来技術によるシングルエンドの駆動回路において得られる作動速度に 比べて作動速度が高くなる。これは、より低い電流において動作するより高速の 飽和しないトランジスターが使用され、駆動回路のスイッチングの遅延がクロッ クパルスのタイミングについて同一であることによる。この回路構成の別の利点 は、ＬＥＤＯ順方向電圧降下及びこれらのＬＥＤ相互間の変動に対してＬＥＤ駆 動電流が比較的感知しないことにある。

第４図に本発明の実施に際して用いられるデータ受信回路の構成が略示されてい る。光フアイバーケーブル６０上に到来した信号は、レベル検出アンプ６２に交 流接続し得るＰＩＮダイオード６１及びこれに組合されたプリアンプのような適 当なトランスジー−サーによって回復される。レベル検出アンプ６２は１対の出 力６３．６４を送出し、第１の出力６３は３値化号の（＋）レベルと（０）レベ ルとを含み、第２の出力６４は３値化号の０レベルと（−）レベルトラ含む。

レベル検出アンプ６２の出力信号は、水晶発振器６６を位相ロックしてクロック パルスを再生するために使用されるエツジ検出回路６５に供給される。勿論別の 方法として、クロックパルス発生のために、ディレィライン回復回路を用いても 差支えない。

レベル検出アイプロ２の出力６ろ、６４はシフトレジスター６７．６８に供給さ れ、シフトレジスター６７．６８の出力はデコーダ６９によって用いられる。デ コーダ６９は、この場合は他の論理要素と組合されたデジタルマルチプレクサ− であってもよい。デコーダ６９の出力に生ずる信号７０．７１はそれぞれ奇数ビ ットデータと偶数ビノトデータを表わし、これらは５ＳＹＮＣ信号７２、ＥＳＹ ＮＣ信号７３、アイドル信号７４、翻訳モードを表わす信号７５．７６、並びに 、ビット対位相エラー又は比較器エラーを表わし得るエラー信号と共に送出され る。エラー信号７７は、水晶発振器６６により供給されたビノトレートクロノク パバスから、デコーダ６９のクロック同期を供給するクロック分周同期回路７８ に帰還される。

データ受信回路のデコーダ部分のより詳細な回路を第５図に示す。

第５図に示すように、（０）データ及び（＋）データを含む比較器６２からの出 力６６は、フリップフロップ６７ａ、６７ｂを含むシフトレジスター６７に供給 される。シフトレジスター６７の４つの出力はそれぞれＡ、ＡＸＢ、Ｂとして示 されている。同様に（０）データ及び（−）データを含む比較器６２の出力６４ は、フリップフロッグ６８Ｃ，６８ｄを含むソフトレジスター６８に供給される 。シフトレジスター６８の出力はＣ１ＣＸＤ、Ｄと示されている。これらの７７ トレジスター出力は、選択された論理により定まる組合せに従って、デコーダ− ６９の入力部に供給される。

ソフトレジスター６７．６８は回路９２からのビットレートクロック信号により クロック同期される。

デコーダ６９は２個の４人カマルチグレクサー７９．８０を含み、マルチプレク サ−７９，８０はゲート８１．８２．８３によって、Ａ、Ｄ、Ｂ、Ｃから導出さ れた信号と、シフトレジスター出力Ｃ，Ｃ，Ｄ、Ａ、Ｂ、Ｃ，Ｃの群を受ける。

デコーダ６９において要求される残りの論理機能は、ゲ　−　ト　８　４　（８ ＳＹＮＣ）　、　８　５　（ＥＳＹＮＣ）　、８６　（Ａモード）、８７（Ｂモ ード）８８　（・Ａ４刊）及び８９．８８．９０　（位相又は比較器エラー）に よって与えられる）。

各々のこれらの出力信号は、上述した出力を与えるために、８進ランチ９１に供 給てれる０ デコーダ６９によって実行される機能を真理値表やカルノー図により詳細に説明 することは当業者に熟知されており、またシステムロジノクにより当然明らかで めるので説明の簡略化のため省略する。

上述したシステムは、完全にトランスペアレントなリンクにおいて同期又は非同 期の並列２値データの高速伝送を与えるものである。これらの特徴は、データ処 理において相互作用する種々の装置の可能性を広くするようにリンク構造が働く ことを可能にする。

本発明によるリンクの使用によシ、スロービット及びバイト同期取得又は直列デ ータ伝送プロトコルトランザクションを介在させずに周辺装置を付加することが 可能になる。

本発明により提供される遠隔高速データ伝送は、ノンインテリジェント遠隔装置 がコンピューターのメモリスペースの一部となるだけでなく、アドオンメモリ及 び他の拡張装置例えば演算ユニット、コンボリューションユニット及びアレイプ ロセッサーがメモリロケーションともなることができる。

このように本発明によるリンクはコンピューター人出力及びアドレスバスのイク ステンダとして使用でき、多重コンピー−ター回路網においてコンピューターの メモリスペース間のダイレクトアクセスを行う。

本発明の伝送システムは、入出力ピンカウントを減少させるように、又はピンカ ウントを増大させることなく追加設備を与え得るように、シングルチップのコン ピー−ターの集積回路中に組込むことができる。

システムプロトコルがフレキシビリティヲ大キくしかつ簡略化するマイクロコン ピー−ターにおけるバスの延長部に本発明を適用することも同様に有利である。

第６図に示したこの形式の応用によれは、２個のトランスジューサーユニツ）１ ００．１０１は、光７７　（バーリンク６０ａ１６０ｂによって１個の上の遠隔 装置１０３とマイクロコンピー−ターチップ１０２との間の直接通信を可能にす る。

各々のトランスジューサーｉｏｏ、ｉｏｉは、上述した形式の送受信装置と、マ ルチプレクサ−１０４とを有し、マルチプレクサ−１０４は、マイクロコンピー ータ１０２の標準型のデータバス１０４及びアドレスバス１０５と、遠隔装置１ ０口のデータバス１０６及びアドレスバス１０７とに接続されている。マルチプ レクサ−間の接続は、マイクロコンピー−ターとその関連するトランスジュータ ーとの間のリード／ライト信号ライン１０８とウェイト信号ライン１０９とによ って完成される。

こうしたバス延長回路の構成において、本発明の伝送プロトコルは、「ステート マシン」に具体化されたデータフローの制御と組合せた場合に大きな利点をもっ ている。これらのステートマシンは、各々の連続する状態により提供されたデー タが次の状態のだめのアドレスとして用いられて外部データにより限定された状 態がデータ状態により通常発生するアドレスをリマッピングするように構成され たＲＯＭ及びラッチを含むことができる。

第７図は、１６ビツトアドレス及び８ビツトデータコンフイギユレーシヨンの場 合について、本発明の実施に当りステートマシンを組入れるバス延長送信器のコ ンピューターバスインターフエイ／フグを示す。２×８人カマルチプレクサー１ １７と２×４人カマルチプレクサー１１８とは、それぞれコンピューターアドレ スバス及びデータバスと接続芒れ、ステートマシン１１９の制御の下ＫＡア、Ａ ＝＋１　の各信号を送出する。ステートマシンはコンピューターバス上のリード ／ライト信号（Ｒ／Ｗ）及び有効メモリアドレス信号（ＶＭＡ）に応答し、後述 するバス延長受信回路のだめのＳＥＴ　ＷＡＩＴ　信号ト共Ｋ、５ＳＹＮＣ信号 及ヒＥｓＹＮｃ信号を送出する。半ピットレートのクロックパルスは送信クロッ ク発生器からステートマシンランチに供給される。

ステートマシン１１９の周期的な作動は第８図に示されている。ＶＭＡ信号を受 信するとステートマシン１１９は５ＳＹＮＣを送出し、アドレスのデータ対ＡＯ −１、Ａ２−３などを多重化する。

ステートマシンは次にコンピュータバスがらのリード／ライト信号をチェックす る。Ｒ／″Ｎが）ＬＥＡＤであれば、ステートマシンは後述するようにデータに 備えて受信回路をトリガーするためにＳＥＴ　ＷＡＩＴパルスと共にＥＳＹＮＣ を送出する。

Ｒ／ＷがＷＲＩＴＥ　であればステートマシンはデータを多重化した後にＥＳＹ ＮＣのみ送出する。

これらのどちらかの操作の後にステートマシンは次の某Δクルに待機するために リターンする。

第９図には関連するバス延長受信回路が図示されている。データ受信デコーダか らの信号Ａ、、ＡｙＬ＋１　はステートマシン１２２の制御の下にフリップフロ ップ１２０及びラッチ１２１に並列データーとして提示される。

データマシン１２２は受信デコーダから５ＳＹＮＣ。

ＥＳＹＮＣ，ＩＤＬＥ及びＥ　Ｒ，ＲＯＲの各信号を、再生されたクロック信号 と共に受ける。ステートマシン１１９からのＳＥＴ　Ｗ−ＡＩＴパルスは、ステ ートマシン１２２の操作を開始するようにフリップフロップ１２３をセントする 。フリップフロップ１２３は、ステートマシン１２２の動作が開始された時にス テートマシン１２２により発生するＰＲＯＣＥＳＳＯＲＷＡ　Ｔ　Ｔ信号により リセットされ、この信号はステートマシン１２２の動作サイクルの終了捷で残る 。

第１０図のステート線図（状態線図）は、ステートマシン１２２の作用を示して いる。ＲＥＡＤサイクルにおいてステートマシン１１９により供給されるＳＥＴ 　ＷＡＩＴ信号によるイニンエー／ヨンに際して、最初のチェックは、アイドル 信号の存在について行われ、マシン１１９は次に５ＳＹＮＣ待ちになる。Ｓ　Ｓ 　ＹＮＣが検出されると、マシン１１９は、ＥＳＹＮＣ信号の検出によってサイ クルが終了するまで、連続するデータ対ＤＯ４、Ｄ２５等をストロ−・ブする。

任意の時にＥＲＲＯＲ信号の検出によりエラーが指摘されるか又は適切な時にＩ ＤＬＥ、、ＳＳ’ＹＮＣ又はＥＳＹＮＣが検出されると、ステートマシンは再イ ニ７エーンヨンを待つために最初の状態にリターンし、ＥＴ（、ＲＯＲ出力を表 明する。

ステートマシンは、バス延長ラインの遠隔端でサブジェクト伝送プロトコルに関 連して同様に結合し得る。第１１図に再び１６ビツトアドレス及び８ビツトデー タのフォーマットについて、データ受信回路を遠隔装置にインターフェイノング する回路が略示されている。受信デコーダからのデータ信号へ２？　”）’Ｌ＋ １　は、デュアル１２ビツトのアドレス指定可能なラッチ１２４に供給され、こ のラッチは、１対の８ビツトのアドレス指定可能うッチと、１対の４ビツトのア ドレス指定可能ランチとを含み、これらのラッチ対は、ステートマシン１２５に よってストローブされた時、アドレスビットとデータビットとをそれぞれ提示す る。

ステートマシン１２５は、Ｒ／Ｗ及び開始（ＳＴＡＲＴ）の各信号を遠隔装置に 提示し、この遠隔装置からのＤＯＮＢ信号に応答する。ステートマシン１２５は 受信デコーダから５ＳＹＮＣ，ＥＳＹＮＣ。

ＥＲＲＯＲ及びＣＬＯＣＫの各信号も受ける。

第１２図のステート線図に示すように、ステートマシンは、５ＳＹＮＣを受信す るまで循環し、次にアドレス対ＡＯＩ、Ａ２３等において多重化に移行する。ア ドレス対がＥＳＹＮＣ信号によって完了すると、これは、ＲＥＡＤ指令と解釈さ れ、遠隔装置に対してＩ’ｔＥＡＤ及び５ＴＡＲＴが主張される。ステートマシ ンは次に遠隔装置からのＤＯＮＥ信号を待つ循環動作をし、次の５ＳＹＮＣを待 つためにリターンする。

データがアドレスピットの後にＥＳＹＮＣなしに継続していると、ステートマシ ン１２５はそのサイクルを続け、データ対Ｄｏ１、Ｄ２３等をストローブする。

ＥＳＹＮＣにおいて、５ＴＡＲＴ及びＷＲＩＴＥが表明され、ＤＯＮＢ信号が待 たれ、ステートマシンは５ＳＹＮＣを待つためにリターンする。ＥＲＲＯＲ最後 に、第１３．１４図を参照して、遠隔端インターフェイス回路の作用について説 明する。この場合ステートマシン１２６は遠隔端送信機からのクロックツくルス と、遠隔装置ノくスからのＲ／Ｗ及びＤＯＮＥ信号を受け１．複式の１オブ４マ ルチフ。

レクサー１２７を制御し、送信エンコーダに信号ＡＹＬ、Ａユ＋、を送出する。

ステートマシンは、遠隔装置から入力／出力ＤＯＮＢ及びＲＥＡＤ信号を受ける と、Ｓ　５ＹＮＣを発生し、次々のデータ対ＤＱ１、Ｄ２５等を送出し、最後に ＥＳＹＮＣを送出し、次の開始を待つためにリターンする。

以上に説明した構成は、非常に多くの形式の遠隔装置にプロトコールが適合され るため、設計及び応用に対してすぐれた柔軟性を与える゛。システムの可能な伝 送速度において、遠隔装置は、それ自身のメモリスペースの一部としてコンピュ ーターによりアドレス指定がされる。これは遠隔装置が危険な場所におけるロケ ーションを必要とする場合には特に有利である。−例として兵器又は工業用途例 えばプロセス制御におけるコンピー−ター周辺機器は、最小限の複雑さにて、ま たコンビーータ能力を失れずに、また割込みを要求し、高速でダイレクトメモリ アクセスを要求し、全ての機能が割込み形態で働くような能力をもって、遠隔コ ンピューターと通信し得る。

第１５−図に、伝送システムがマイクロプロセッサ−チップ中に組込まれ、外部 データ経路多重化ロジックと結合して用いられるマルチ処理システムに本発明を 応用した場合が略示されている。

マルチプロセッサー１１０は入力１１１及び出力１１２を有し、これらの人力と 出力はマルチプレクサ−１１６に直接接続され、マルチプレクサ−１１３は複数 の別のプロセッサー、メモリ装置、周辺装置又は光ファイ・＜−リンク１１４に ６進コード化された符号を、ＦＥＴ）ランシスターを介して送出する。マルチプ レクサ−１１３へのノ；ス及ヒマルチグレクサ−１１３からのノ々スは直接１ノ ンクと光フアイバーリンクとの混成を含み得る。

目的プロセッサーは、好ましくはプロセッサー内部のメモリマツピング又はマネ ージメント・システムに関連して、パスセレクト信号ライン１１５により選択さ れ、「ノぐスビジー」信号ライン１１６は選択されたパスが所要のデータトラン ザクションのために利用可能なことを通報する。データトランザクションの間に マイクロプロセッサ−１０、ティスクリプションマイクロプロセッサー又は他の ユニットがビジーであることがらり、マイクロプロセッサーはとしてそれ自身を 選択し、全ての要求に対しそれをビジーにすることができる。

光フアイバーリンクを用いた場合の実施例について以上に説明したが、他のリン ク形式、例えばトランス結合された同軸ケーブル及び光学的に遮断された電流リ ンクも短い距離について使用し得る。

本発明の伝送システムの他の用速は当業者にとっては自明であろう。−例として システムをマイクロコンピュータ−に組込み、その全ての周辺機器及びメモリに システムを介してアドレス指定し、マイクロコンピュータ−をわずか１６ピンの 小形のパッケージ中に収納することができる。本発明による伝送システムにイン ターフェースするようにマイクロコンピュータ−が適合されれば、濃側のマイク ロプロセッサ−の外部データ及びアドレスバスシステムについて周辺コントロー ラーヲ構成する必要なしに、いろいろのマイクロプロセッサ−及び標準周辺装置 を相互作用させることができる。このように本発明によれば種々の製品を使用す るに際に大きな柔軟性を与える。

手続補正書（白化） 昭和５と年６月２？幅船 特許庁長官若杉和犬　殿 １、事件の表示 ｐＣＴ／ＡＵ８２／Ｄ　Ｄ　１６６ （昭和５８年６月８日訓江た構出） ２、発明の名称　データ通信システム ３、補正をする者 事件との関係　特許出願人 プロブライエタリー・リミテッド ４、代理人 ５、補正命令の日付　自発 補正書（翻訳文）提出書 （十キ許堵賃１どｆ条の７茅１順Ｊ 昭和５８年６月８日 特許庁長官　若杉　和犬　殿 １、特許出願の表示　ＰＣＴ／ＡＵ８２１００１６６？９発明の名称　データ通 信システム ３、特許出願人 住所　オーストラリア、ニュー・サウス・ウェールズ　２０８Ｂ　、レーン拳コ ープ。

センテニアル・アヴエニュー　１５ 名称　クリエイティブ・ストラテジイズ・プロブライエタリー・リミテッド代表 者　ファース、アンソニー・ゴートン国籍　オーストラリア ６、添付書類の目録 （１）補正書（翻訳文）　１通 詞　請求　の　範　囲 １、（補正後）選択されグループ分けされたデータビットの第１の多数のデータ ビット７−ケンスが、マルチレベル信号のレベル対の第１群の一義的に選択され たレベル対に翻訳され、上記グループ分けされたデータ対の残りのデータビット シーケンスが、第１翻訳モードにおいて、上記信号のレベル対の第２群の一義的 に選択されたレベル対に翻訳され、第２翻訳モードにおいて、上記信号のレベル 対の一義的に選択されたレベル対に翻訳され、翻訳モードは上記残りのデータビ ットシーケンスのいずれかが発生した後に変更されるようにして、選択されグル ープ分けされたデータビットのマルチレベルエンコーティングにより２進遅次テ ータを伝送する方法において、データを表わす信号レベル対の伝送の前に、上記 第１、第２及び第６の群に含まれない上記信号の第１のレベル対を含む開始同期 化信号を伝送し、データを表わす信号レベル対の送信の後に、上記第１、第２及 び第５の群に含まれない上記信号の第２のレベル対を含む終了同期化信号を伝送 することを特徴とする伝送方法。

２、信号レベルの変更を含まｋいものの中から同期化信号対を選ぶことを特徴と する請求の範囲１に記載の伝送方法。

３　残りのデータビットシーケンスのうち選択された１つをデータが存在しない 期間中に連続的に伝送することを特徴とする請求の範囲１に記載の伝送方法。

４．２進テータ対の可能な４つのピットン−ケンスのうち２つが３通信号の６個 の可能な次々の異なるレベル対のうちの２個のうち独特に選択された１個に翻訳 され、データ対の可能な４ビツトシーケンスのうち別の２個が、第１翻訳モード において、上記３通信号の別の２個の連続した異なるレベル対のうち一義的に選 択されたそれぞれ１個に翻訳され、第２翻訳モードにおいて、上記３通信号の残 りの２個の連続した異なるレベル対にそれぞれ翻訳され、翻訳モードは上記別の ２個のピリドシーケンスのどちらかが発生しまた後に変更されるようにし７て、 対選択５進エンコーデイングにより２進運次データを伝送する方法において、１ デ一タ単位を表わす上記６通信号の伝送の前に、上記３通信号の連続する同一の 第ルベル ビツトを伝送し、上記伝送の後に上記３通信号の連続する同一の第２レベルを含 む２ビツトを伝送することを特徴とする伝送方法。

５　上記別の２個のピットシーケンスに対応する３通信号をデータが存在しない 期間内に伝送する請求の範囲４に記載の伝送方法。

６、（補正後）選択されグループ分けされたデータビットの第１の多数のデータ ビットシーケンスが、マルチレベル信号のレベル対の第１群の一義的に選択され たレベル対に翻訳され、上記グループになったデータ対の残りのデータビット７ −ケンスが、第１翻訳モードにおいて、上記信号のレベル対の第２群の一義的に 選択されたレベル対に翻訳され、第２翻訳モードにおいて、上記信号のレベル対 の第６群の一義的に選択されたレベル対に翻訳され、翻訳モードは上記残りのデ ータピノ（４） トシーケンスのどれかが発生した後に変更されるようにして、選択されグループ になったデータビットのマルチレベルエンコーディングにより２進運次データを 伝送する伝送装置において、データを表わす信号レベル対の伝送の前に、上記第 １、第２及び第３の群に含まれない上記信号の第２レベル対を含む開始同期化信 号を伝送し、上記伝送の後に、上記第１、第２及び第３の群に含まね，ない上記 信号の第２レベル対を含む終了同期化信号を伝送するための手段を更に有するこ とを特徴とする伝送装置。

２　データが存在しない時に上記残りのチータビノドシーケンスのうち選択され 、た１個を連続伝送する手段を特徴とする請求の範囲６に記載の伝送装置。

８、２進データ対の可能な４つのピノトン−ケンスのうち２つを３通信号の６個 の可能な連続した異なるレベル対のうちの２個のうち一義的に選択された１個に 翻訳し、データ対の可能な４ビツトンーケノスのうち他の２個を、第１翻訳モー ドにおいて、上記６通信号の別の２個の連続した異なるレベル対のうち一義的に 選択されたそれぞれ１個に翻訳し、第２翻訳モードにおいて、上記５通信号の残 りの２個の連続した翼なるレベル対にそれぞれ翻訳するための、エンコーディン グ手段と、上記別の２個のピットシーケンスのどちらかが発生した後に翻訳モー ドを変更する変更手段とを有する、対選択６進エンコーデイングにより２進運次 データを伝送する伝送装置において、１デ一タ単位を表わす上記５進信号の伝送 の前に、上記５通信号の連続する同一の第ルベルを含む２ビツトを伝送し、上記 伝送の後に上記６通信号の連続する同一の第２レベルを含む２ピントを伝送する ための伝送手段を更に含むことを特徴とする伝送装置。

９　上記別の２個のピットン−ケンスのうち１個に対応する５通信号をデータが 存在し々い期間中に伝送する伝送手段を特徴とする請求の範囲８に記載の伝送装 置。

１０　上記エンコーディング手段が、第１及び第２の駆動信号を占えるように上 記２進データをエンコーディグするデジタルマルチプレクサ一手段を有し、上記 ３通信号の１つのレベルに各々対応する６つのステートのうち１つを占め得る出 力手段があり、該出力手段のステートは第１及び第２の出力駆動回路により制御 され、上記第１駆動信号は上記第１の出力駆動回路に供給され、上記第２駆動信 号は上記第２の出力駆動回路に供給されるようにした請求の範囲８又は９に記載 の伝送装置。

１１、上記駆動信号の各々が第１ステートにある時に第１ステートに、上記駆動 信号の各々が第２ステートにある時に第２ステートに、上記駆動信号の一方が第 １ステートにあり他方が第２ステートにある時に第６ステートに、上記出力手段 がそれぞれ駆動されることを特徴とする請求の範囲１０に記載の伝送装置。

１２　上記駆動信号に応答してそのそれぞれのステートが制御される１対の半導 体装置を上記出力手段が有する請求の範囲１１に記載の伝送装置。

１６　上記出力装置が上記半導体装置に共通の負荷インピーダンスを含む請求の 範囲１２に記載の伝送装置。

１４、各々の上記半導体装置が、１対の差動接続されたトランジスタのうちの１ うであり、多対−の導通状態は上記第１及び第２の駆動信号によってそれぞれ動 作するフリップフロップにより制御される請求の範囲１５に記載の伝送装置。

１５　上記エンコーディング手段が、上記２進データの交互のデータビットをそ れぞれ含む２個の信号を与えるレジスタ一手段を含み、上記２個の信号は上記デ ジタルマルチプレクサニ手段に供給されることを特徴とする請求の範囲１０に記 載の伝送装置。

１６、上記第１及び第２駆動回路が、開始同期化手段と終了同期化手段とを含み 、該開始同期化手段はデータ伝送開始を指示する信号に応答し、て上記出力手段 に上記６進化号の上記第ルベルに対応するステートを取らせ、該終了同期化手段 はデータ伝送終了を指示する信号に応答して上記出力手段に上記３通信号の上記 第・２レベルに対応するステートを取らせることを特徴とする請求の範囲１０に 記載の伝送装置。

１Ｚ　上記第１及び第２の駆動回路が、データ伝送開始を指示する信号に応答し て、上記第１及び第２の′駆動信号により動作する上記フリップフロップの作動 を無視し、上記出力手段に上記６進化号の上記第ルベルに対応するステートを取 らせるようにしたフリップフロップと、データ伝送終了を指示する信号に応答し て、上記第１及び第２の駆動信号により動作する上記フリップフロップの作動を 無視し、上記出力手段に上記５通信号の上記第２レベルに対応する状態を取らせ るようにしたフリップフロップとを有する請求の範囲１４に記載の伝送装置。

１８　翻訳モードを変更する上記変更手段が、上記別の２個のビットシーケンス のうちどちらか一方の発生を検出するゲート手段と、該ゲート手段によって動作 し上記デジタルマルチプレクサ一手段の選択された制御入力の論理ステートを変 更する手段とを有することを特徴とする請求の範囲１０に記載の伝送装置。

１９　請求の範囲１又は乙に記載の方法又は装置により得ら−れる種類のマルチ レベル信号の受信装置において、上記信号から上記データビットを導出するデコ ード手段と、上記第１対のレベルを検出する手段と、上記第２対のレベルを検出 する手段とを有することを特徴とする受信装置。

２０　上記５通信号のレベル変化に応答する手段により同期化されるクロック信 号発生器を有する請求の範囲１９に記載の受信装置。

２１、請求の範囲２０に記載の装置によって得られる種類の６進デ一タ信号の処 理装置において、上記別の２個のビットシーケンスのうち上記１個のものの反復 を検出する手段と、上記受信の検出時にアイドル信号を発生する手段とを有して 成る処理装置。

２２、請求の範囲８に記載の伝送装置によって得られる種類の６進デ一タ信号の 処理装置において、該５進デ一タ信号の第ルベル及び第２レベルを表わす第１信 号と、該６進デ一タ信号の第２レペ（１０） ル及び第６レベルを表わす第２信号とを、上記５進デ一タ信号から導出する手段 を有し、上記第１信号は第１シフトレジスタ一手段に供給され、上記第２信号は 第２シフトレジスタ一手段に供給され、上記第１及び第２シフトレジスタ一手段 の出力はデコード手段に供給されるようにした処理装置。

２３　上記デコード手段がデジタルマルチプレクサ一手段を含む請求の範囲２０ による６進デ一タ信号の処理装置。

２４、（追加）対２進データの２個の可能な４ビツトシーケンスが３進化号の第 １及び第２のレベル対にそれぞれ翻訳され、対データの別の２個の可能な４ビツ トシーケンスが第１翻訳モードにおいて、上記６通信号の第３及び第４のレベル 対にそれぞわ一翻訳され、第２翻訳モードにおいて、上記３進化号の第５及び第 ６のレベル対にそれぞれ翻訳されるようにして、対選択６進エンコーデイングに より２進遅次データを伝送する方法において、１テ一タ単位を表わす上、記５通 信号の伝送の前に、上記６通信号の第７レベル対を含む２ビツトを伝送し、上記 １テ一タ単位を表わす上記６通信号の伝送の後に、上記６通信号の第８レベル対 を含む６ビツトを伝送することを特徴とする伝送方法。

２５、（追加）対２進テータの２個の可能な４ビツトシーケンスを６通信号の第 １及び第２のレベル対にそれぞれ翻訳し、対データの別の２個の可能な４ビット ７−ケンスを第１翻訳モードにおいて、上記６通信号の第６及び第４のレベル対 にそれぞれ翻訳し、第２翻訳モードにおいて、上記６通信号の第５及び第６のレ ベル対にそね、それ翻訳する手段と、上記側の２個のビットシーケンスのどちら かが発生した後に翻訳モードを変更する手段とを有する、対選択６進エンコーデ イングにより２進遅次データを伝送する伝送装置において、１テ一タ単位を表わ す６通信号の前に、上記信号の第７レベル対を含む２ビツトを伝送し、上記１デ 一タ単位を表わす６通信号の後に、上記５通信号の第８レベル対を含む２ビツト を伝送するための手段を更に有することを特徴とする伝送装置。

Claims (1)

1. 【特許請求の範囲】 １、　選択されクループ分けされたデータビットの第１の多数のデータビットシ ーケンスが、マルチレベル信号の異なるレベル対の第１群の一義的に選択された レベル対に翻訳され、上記グループ分けされたデータ対の残りのデータビットシ ーケンスが、第１１１ＦＪ！訳モードにおいて、上記信号の異なるレベル対の第 ２群の一義的に選択されたレベル対に翻訳され、第２翻訳モードにおいて、上記 信号の異なるレベル対の第６群の一義的に選択されたレベル対に翻訳され、翻訳 モードは上記残りのデータビットシーケンスのいずれかが発生した後に変更され るようにして、選択されグループ分けされたデータビットのマルチレベルコーデ ィングにより２進達次データを伝送する方法において、データを表わす信号レベ ル対の伝送の前に、上記第１、第２及び第６の群に含まれない上記信号の第１の レベル対を含む開始同期化信号を伝送し、データを表わす信号レベル対の送信の 後に、上記第１、第２及び第６の群に含まれない上記信号の第２のレベル対を含 む終了同期化信号を伝送することを特徴とする伝送方法。 ２　信号レベルの変更を行なわないものの中から同期化信号対を選ぶことを特徴 とする請求の範囲１に記載の伝送方法。 ６　残りのデータビットシーケンスのうち選択された１つをデータが存在しない 期間中に連続的に伝送することを特徴とする請求の範囲１に記載の伝送方法。 ４２進データ対の可能な４つのピット７−ケンスのうち２つが３進信号の６個の 可能な連続した異なるレベル対のうちの２個のうち一義的に選択された１個に翻 訳され、データ対の可能な４ピットン−ケンスのうち別の２個が、第１翻訳モー ドにおいて、上記６通信号の別の２個の連続した異なるレベル対のうち一義的に 選択されたそれぞれ１個に翻訳され、第２翻訳モードにおいて、上記６通信号の 残りの２個の連続した異なるレベル対にそれぞれ翻訳され、翻訳モードは上記別 の２個のビットシーケンスのいずれかが発生した後に変更されるようにして、対 選択６進エンコーデイングにより２進達次データを伝送する方法において、１デ 一タ単位を表わす上記６通信号の伝送の前に、上記６通信号の連続する同一の第 ルベルを含む２ビツトを伝送し、上記３通信号の伝送の後に上記６通信号の連続 する同一の第２レベルを含む２ビツトを伝送することを特徴とする伝送方法。 ５、　上記別の２個のピットシーケンスに対応する３通信号をデータが存在しな い期間内に伝送することを特徴とする請求の範囲４に記載の伝送方法。 ６　選択されグループ分けされたデータビットの第１の多数のデータビットシー ケンスが、マルチレベル信号の異なるレベル対の第１群の一義的に選択されたレ ベル対に翻訳され、上記グループになったデータ対の残りのチータビノド７−ケ ンスが、第１翻訳モードにおいて、上記信号の異なるレベル対の第２群の一義的 に選択されたレベル対に翻訳され、第２翻訳モードにおいて、上記信号の異なる レベル対の第６群の一義的に選択されたレベル対に翻訳され、翻訳モードは上記 残りのデータビットシーケンスのいずれかが発生した後に変更されるようにした 、選択されグループ分けさＦＬタテ−タビットノマルチレベルエンコーディング により２進達次データを伝送する伝送装置において、データを表わす信号レベル 対の伝送の前に、上記第１、第２及び第３の群に含まれない上記信号の第２レベ ル対を含む開始同期化信号を伝送し、上記伝送の後に、上記第１、第２及び第６ の群に含まれない上記信号の第２レベル対を含む終了同期化信号を伝送するため の手段を更に有することを特徴とする伝送装置。 Ｚ　データが存在しない時に上記残りのデータビットシーケンスのうち選択され た１個を連続伝送する手段を特徴とする請求の範囲６に記載の伝送装置。 ８２進データ対の可能な４つのピットシーケンスのうち２つを３通信号の６個の 可能な連続した異なるレベル対のうちの２個のうち一義的に選択された１個に翻 訳し、データ対の可能な４ビツトノーケンスのうち他の２個を、第１翻訳モード において、上記６通信号の別の２個の連続した異なるレベル対のうち一義的に選 択されたそれぞれ１個に翻訳し、第２翻訳モードにおいて、上記ろ通信号の残り の２個の連続した異なるレベル対にそれぞれ翻訳するための、エンコーディング 手段と、上記別の２個のビットシーケンスのいずれかが発生した後に翻訳モード を変更する変更手段とを有する、対選択３進エンコーデイングによυ２進逐次デ ータを伝送する伝送装置において、１デ一タ単位を表わす上記３通信号の伝送の 前に、上記ろ通信号の連続する同一の第ルベルを含む２ビツトを伝送し、上記伝 送の後に上記６通信号の連続する同一の第２レベルを含む２ビツトを伝送するた めの伝送手段を更に含むことを特徴とする伝送装置。 ９　上記別の２個のビットシーケンスのうち１個に対応する６通信号をデータが 存在しない期間中に伝送する伝送手段を特徴とする請求の範囲８に記載の伝送装 置。 １０　上記エンコーディング手段が、第１及び第２の駆動信号を与えるように上 記２進データをエンコーディングするデジタルマルチプレクサ一手段を有し、上 記３通信号の１つのレベルに各々対応する６つの状態のうち１つを占め得る出力 手段があり、該出力手段の状態は第１及び第２の出力駆動回路により制御され、 上記第１駆動信号は上記第１・゛の出力駆動回路に供給され、上記第２駆動信号 は上記第２の出力駆動回路に供給されるようにした請求の範囲８又は９に記載の 伝送装置。 １１、上記駆動信号の各々が第１ステートにある時に第１ステートに、上記駆動 信号の各々が第２ステートにある時に第２ステートに、上記駆動信号の一方が第 １ステートにあり他方が第２ステートにある時に第６ステートに、上記出力手段 がそれぞれ駆動されることを特徴とする請求の範囲１０に記載の伝送装置。 １２　上記駆動信号に応答してそのそれぞれのステートが制御される１対の半導 体装置を上記出力手段が有する請求の範囲１１に記載の伝送装置。 １６　上記出力装置が上記半導体装置に共通の負荷インピーダンスを含む請求の 範＠Ａ１２に記載の伝送装置。 １４　各々の上記半導体装置が、１対の差動接続されたトランジスタのうちの１ つであり、各対の導通状態は上記第１及び第２の駆動信号によってそれぞれ動作 するフリップフロップにより制御される請求の範囲１３に記載の伝送装置。 １５　上記エンコーディング手段が、上記２進データの交互のデータビットをそ れぞれ含む２個の信号を与えるレジスタ一手段を含み、上記２個の信号は上記デ ジタルマルチプレクサ一手段に供給されることを特徴とする請求の範囲１０に記 載の伝送装置。 １６　上記第１及び第２駆動回路が、開始同期化手段と終了同期化手段とを含み 、該開始同期化手段はデータ伝送開始を指示する信号に応答して上記出力手段に 上記３進化号の上記第ルベルに対応するステートを取らせ、該終了同期化手段は データ伝送終了を指示する信号に応答して上記出力手段に上記３進化号の上記第 ２レベルに対応するステートを取らせることを特徴とする請求の範囲１０に記載 の伝送装置。 １７　上記第１及び第２の駆動回路が、データ伝送開始を指示する信号に応答し て、上記第１及び第２の駆動信号により動作する上記フリップフロップの作動を 無視し、上記出力手段に上記６進化号の上記第ルベルに対応するステートを取ら せるようにしたフリップフロップと、データ伝送終了を指示する信号に応答して 、上記第１及び第２の駆動信号により動作する上記クリップフロップの作動を無 視し、上記出力手段に上記６進化号の上記第２レベルに対応するステートを取ら せるようにしたフリップフロップとを有する請求の範囲１４に記載の伝送装置。 １８　翻訳モードを変更する上記変更手段が、上記別の２個のビットシーケンス のうちいずれか一方の発生を検出するゲート手段と、該ゲート手段によって動作 し上記デジタルマルチプレクサ一手段の選択された制御入力の論理状態を変更す る手段とを有することを特徴とする請求の範囲１ｏに記載の伝送装置。 １９請求の範囲１又は乙に記載の方法又は装置により得られる種類のマルチレベ ル信号の受信装置において、上記信号から上記データビットを導出するデコード 手段と、上記第１対のレベルを検出する手段と、上記第２対のレベルを検出する 手段とを有することを特徴とする受信装置。 ２０、上記６進化号のレベル変化に応答する手段により同期化されるクロック信 号発生器を有する請求の範囲１９に記載の受信装置。 ２１　請求の範囲２０に記載の装置によって得られる種類の３進デ一タ信号の処 理装置において、上記別の２個のビットシーケンスのうち上記１個のものの反復 を検出する手段と、上記受信の検出時にアイドル信号を発生する手段とを有して 成る処理装置。 ２２請求の範囲８に記載の伝送装置によって得られる種類の３進デ一タ信号の処 理装置において、該３進デ一タ信号の第ルベル及び第２レベルを表わす第１信号 と、該ろ進データ信号の第２レベル及び第３レベルを表わす第２信号とを、上記 ６進デ一タ信号から導出する手段を有し、上記第１信号は第１シフトレジスタ一 手段に供給され、上記第２信号は第２シフトレジスタ一手段に供給され、上記第 １及び第２シフトレジスタ一手段の出力はデコード手段に供給されるようにした 処理装置。 ２３　上記デコード手段がデジタルマルチプレクサ一手段を含む請求の範囲２０ による３進デ一タ信号の処理装置。