JPS5848846B2

JPS5848846B2 - 計量方式

Info

Publication number: JPS5848846B2
Application number: JP12807481A
Authority: JP
Inventors: 勝彦村上; 哲雄池田
Original assignee: Ishida Scales Manufacturing Co Ltd
Current assignee: Ishida Scales Manufacturing Co Ltd
Priority date: 1981-08-14
Filing date: 1981-08-14
Publication date: 1983-10-31
Also published as: JPS5798815A

Description

【発明の詳細な説明】本発明は、根菜、野菜或は紡績用チーズ等の如き塊状物
品を設定個数（箱詰個数）且つ設定重量になる如く計量
する方式であって、その目的とするところは、品物の単
重のバラツキに左右されず、任意に設定された数量でそ
の総重量を許容誤差範囲内に収める計量方式に関するも
のである。

従来、所定個数の品物が１つの箱に箱詰された場合、中
に入っている品物の１個当たりの重量（以下、単重と称
す）にバラツキがあれば個々の箱の総重量もバラックも
のであって、この種の箱詰作業では常に箱毎の総重量の
バラツキが問題になる。

従って、その対策として箱詰数量を加減して総重量を合
わせるか、又は、単重差を利用して品物の入れ替え作業
を行ない総重量を合わせている。

しかし、前者の方法では往々にして箱詰個数が規制され
、後者の方法では品物の入れ替え作業が非常に難かしく
、いずれにしても手作業で非常に手間の掛かる作業であ
り、しかも総重量にバラツキが生じることは避けられな
い。

従って、絶えず入れ目（プラス目）の重量にて取引され
ている為、入れ目損失は相当な額となっている。

また、１箱当たりの箱詰個数が多い場合、１回の組合せ
演算で所定個数、所定重量の計量を行なうには精度的に
見て組合せ演算に要する品物の個数は（１．５〜２）ｎ
個必要となり、箱詰個数ｎは品物により変化する為、こ
の組合せ演算のプログラムを組むには電気回路的にも、
計量装置、搬入・搬出装置等の機構的にも複雑、かつ、
高価となり事実上不可能である。

本発明は前記従来の欠点に鑑みこれを改良除去したもの
で、前記手作業を自動的に処理し、単重差を利用して、
所定の詰合せ数量で、しかも総重量の入れ目を極力零に
近づけるようにし、もって、省力化、損失の減少、迅速
な箱詰化を得るようｌこしたものである。

以下、本発明の構或を図面について説明すると次の通り
である。

第１図に於いて、１は第１コンベアー、２は振分け用の
第２コンベアー、３は両コンベア−１，２の中間に設置
した第１計量器であって、品物は適当な移送手段（図示
せず）を介して第１コンベア−１から第１計量器３へ送
られ、その重量が計量され、その後に前記移送手段によ
って第２コンベア−２に送られる。

４は許容誤差重量以外の品物を排出する排出器、５はプ
ラス目の許容誤差重量を有する品物を排出する排出器、
６はマイナス目の許容誤差重量を有する品物を排出する
排出器であって、いずれも例えばエアーシリンダ一式の
ものを用い、第２コンベア−２の走行方向に沿って直交
状に動作するように設けてある。

７は許容誤差重量以外の品物を排出する排出コンベアー
、３はプラス目の許容誤差重量を有する品物を第２計量
器９へ送るプラスライン・コンベ７−、１０はマイナス
目の許容誤差重量を有する品物を第３計量器１１へ送る
マイナスライン・コンベアーであって、いずれも第２コ
ンベア−２の側面に直交状に、且つ、排出器４，５，６
に対向して設けてある。

１２は第２計量器９にて計量された品物をストツクする
為のプラスライン・ストックコンベアー、１３は同様に
第３計量器１１（こて計量された品物をストツクする為
のマイナスライン・ストックコンベアーである。

１４はプラスライン・ストックコンベア−１２上の品物
を集積コンベアー１５上に排出する排出器、１６は同様
ｌこマイナスライン・ストックコンベア−１３上の品物
を集積コンベア−１５上に排出する排出器である。

１７はシュート、１８はシュート１７の下位ｌこ、例え
ばコンベア−（図示せず月こよって運ばれて来る箱であ
る。

第２図ｌこ於いて、１９は第１計量器３の出力を入力と
する選別回路であって、平均単重大力Ｘ及び許容誤差入
力ｅとでもって品物の重量が箱詰重量を箱詰個数で除し
て平均単重Ｘよりもプラス目（誤差重量零を含む）、又
はマイナス目の許容誤差内にあるか、或いは許容誤差外
にあるかの３種の選別を行なうものである。

そして、選別結果（こよって、選別回路１９から排出器
４，５，６を動作させて第２コンベア−２上の品物を該
当するコンベア−７．８．１０上へ排出するようにして
ある。

２０，２１は各々第２、第３計量器９，１１の誤差重量
信号をＢＣＤコードに変換するＡ−Ｄ変換器であって、
各々の出力をプラス側レジスター２２、マイナス側レジ
スター２３に接続する。

両レジスター２２．２３は各々４個分のデーターを記憶
する容量があり、各データーを演算回路２４に接続して
ある。

２５は箱詰個数設定部であって、例えばダイヤル式、押
釦式等により１箱に５個、１０個又は２０個等の如く１
箱（こ詰める個数を設定する為のものである。

従って、箱詰個数を設定すれは、総重量が決定される。

２６は箱詰個数設定部２５の出力を入力とする組合せコ
ード演算回数設定回路であって、箱詰個数設定部２５番
こて箱詰個数が設定され、その出力によりプラス側，マ
イナス側レジスター２２．２３の計８個のコードのうち
５個組合せコード演算を何回、４個組合せコード演算を
伺回，又３個組合せコード演算を伺同行なうべきかを決
定する為のものである。

つまり、第４図の表に示したように箱詰個数が３個以上
の整数に対しては５，４．３個を組合わす事により得ら
れるから、例えば２２個の場合、５個組合せコード演算
回数は３回、４個組合せコード演算回数は１回、そして
、３個組合せコード演算回数は１回各々行なえば良いと
決定される。

尚、コードとは、前記プラス側、マイナス側レジスター
２２．２３の各４個の容量に対してＸ１’ ，Ｘ２
，Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｘ７，Ｘ８で付した番号で
あって誤差重量そのものを表わしているものではない。

また、前記組合せコード演算回数とは、今、両レジスタ
ー２２．２３の記憶容量が合計８個分設けてあるから、
５個の組合せは（Ｘ，十Ｘ２Ｉ−Ｘ３＋Ｘ４＋Ｘ５），（Ｘ１＋Ｘ２＋
Ｘ３十Ｘ４＋Ｘａ）ｔ（Ｘ１＋Ｘ２＋Ｘ３
＋Ｘ４＋Ｘ７），・・・（Ｘ４＋Ｘ５＋Ｘ６＋
Ｘ７＋Ｘ８）の如く計５６通りの組合せが存在し、５個組合せコード
演算回数が３回の場合は前記５６通りの演算を１回とし
てこれを３回行なうということであり、他の４個組合せ
コード演算回数及び３個組合せコード演算回数も、７０
通り、５６通りの各演算を１回として回数分だけ行なう
ということである。

２１は５個組合せコード演算回数制御部、２８は４個組
合せコード演算回数制御部、２９は３個組合せコード演
算回数制御部であって、各々、次の通りに構成してある
。

つまり、５個組合せコード演算回数制御部２１は、５６
通りの組合せ回路から成る５個組合せコード回路２７１
の出力をＡＮＤ回路２１２の入力に接続する。

そして、５個組合せコード演算回数検出回路２１３の出
力及び組合せコード演算回数設定回路２６の出力を一致
回路２７４の入力に各々接続し、その出力をＮＯＴ回路
２７５に接続し、その出力をＡＮＤ回路２７２及びＡＮ
Ｄ回路２７６の各人力ｌこ接続する。

また、４個組合せコード演算回数制御部２８及び３個組
合せコード演算回数制御部２９も同様に、各々７０通り
、５６通りの組合せ回路から成る４個組合せコード回路
２８１，３個組合せコード回路２９１の出力を各々、Ａ
ＮＤ回路２８２，２９２の入力に接続する。

そして、組合せコード演算回数設定回路２６の出力と、
４個組合せコード演算回数検出回路２８３の出力、３個
組合せコード演算回数検出回路２９３の出力とを対応す
る一致回路２８４，２９４の入力に接続し、これらの各
出力をＮＯＴ回路２８５，２９５｝こ接続し、それらの
各出力をＡＮＤ回路２８２，２８６及びＡＮＤ回路２
９２，２９６の各入力に対応接続する。

そして、前記各匁ＮＤ回路２７２，２８２，２９２の出
力をＯＲ回路３０の入力に接続し、その出力を演算回路
２４に接続すると共にＡＮＤ回路３１の１方の入力に接
続する。

一方、５個組合せコード演算回数制御部２１の一致回路
２γ４の出力を４個組合せコード演算回数制御部２８の
ＡＮＤ回路２８２と３個組合せコード演算回数制御部２
９のＡＮＤ回路２９２とＮＡＮＤ回路３２との各入力に
並列接続し、４個組合せコード演算回数制御部２８の一
致回路２８４の出力を３個組合せコード演算回数制御部
２９のＡＮＤ回路２９２とＮＡＮＤ回路３２との各入力
に並列接続し、更に３個組合せコード演算回数制御部２
９の一致回路２９４の出力をＮＡＮＤ回路３２の入力に
接続する。

前記、各組合せコード演算回数検出回路２７３，２８３
，２９３は演算回数をカウントし、このカウント出力と
組合せコード演算回数設定回路２６からの各組合せコー
ド演算回数の出力とを対応する一致回路２７４，２８４
，２９４で比較し、両出力が一致した時、各一致回路２
７４，２８４，２９４の出力はｒＨＪレベルとなる。

そして、一致しない時、出力はｒＬＪレベルとなる。

また、組合せコード演算回数設定回路２６からの出力が
零回の出力、つまり、演算を行なわなくても良いという
出力があれば、該当する一致回路２７４，２８４，２９
４の出力はｒＨＪレベルとなるように構成してある。

３３は箱詰開始信号ａを記憶する為の記憶回路であって
、セット人力Ｓにこの信号ａを接続し、リセット人力Ｒ
に前記ＮＡＮＤ回路３２の出力を接続する。

そして、この記憶回路３３のＱ出力をＡＮＤ回路３４の
１方の入力に接続すると共に、微分回路３５を介して、
前記各５個、４個、３個組合せコード演算回数検出回路
２７３，２８３，２９３と後述の第２レジスター６０の
名リセット入力ｌこ並列接続する。

ＡＮＤ回路３４の他方の入力にプラス側、マイナス側レ
ジスター２２，２３からの記憶満タン信号ｂを接続する
。

３６はＡＮＤ回路３４の出力を入力とする微分回路、３
７は各回演算終了信号Ｃを記憶する記憶回路であって、
そのセット人力Ｓに微分回路３６の出力を接続し、リセ
ット人力Ｒに各回演算終了信号Ｃを接続する。

そして、そのＱ出力を微分回路３８を介してＡＮＤ回路
３９．４０の各入力に接続すると共にＮＯＴ回路４１を
介して記憶回路４２のリセット入力Ｈに並列接続し、他
方のＱ出力をＡＮＤ回路４３．４４の各入力に並列接続
すると共に微分回路４５を介してＡＮＤ回路４６及び各
５個、４個、３個組合せコード演算回数制御部２７．２
８．２９の各ＡＮＤ回路２７６，２８６，２９６の各入
力に並列接続する。

前記、微分回路３５は記憶回路３３のＱ出力がｒＬ
ＪからｒＨＪレベルに変化した時に「Ｈ」レベルのトリ
ガパルスを出し、微分回路３６はＡＮＤ回路３４の出力
がｒＨＪレベルに変化した時にｒＬＪレベルのトリガパ
ルスを出し、微分回路３８及び微分回路４５は記憶回路
３７のＱ出力２及びＱ出力がｒＨＪレベルｌこなった時
１こ各々ｒＨＪレベルのトリガパルスを出すように各々
構成してある（第３図参照）。

４７は最終総重量の許容誤差重量を除いた各途中ｌこ於
ける組合せコード演算（例えば、５個組合せコード演算
の場合、５６通りの組合せコード演算）が終了した時
の許容誤差重量を設定する為の中間許容誤差重量設定回
路、４８は全ての組合せコード演算が終了した時の最終
総重量に対する総許容誤差重量を設定する為の総許容誤
差重量設定回路であって、後者に於ける許容誤差重量は
前者のそれよりも小さく設定してある。

４９は全組合せコード演算のうち、最終回の演算の開始
を検出する最終演算検出回路である。

そして、この最終演算検出回路４９の出力をＡＮＤ回路
５０の１方の入力に接続すると共に、ＮＯＴ回路５１を
介してＡＮＤ回路５２の１方の入力に並列接続する。

他方、中間許容誤差重量設定回路４７の出力をＡＮＤ回
路５２の他方の入力に接続し、総許容誤差重量設定回路
４８の出力をΔＮＤ回路５０の他方の入力に接続し、こ
れら両ＡＮＤ回路５０．５２の各出力をＯＲ回路５３の
入力に接続する。

５４は第１の比較回路、５５はＡＮＤ回路であって、演
算回路２４の出力をこの第１の比較回路５４の入力に接
続すると共にＡＮＤ回路５５の１方の入力に接続する。

そして、ＯＲ回路５３の出力を第１の比較回路５４の他
方の入力に接続し、この第１の比較回路５４の出力をＡ
ＮＤ回路５５の他方の入力ｌこ接続すると共にＮＯＴ回
路５６を介して，前記、記憶回路４２のセット人力Ｓに
接続する。

前記第１の比較回路５４は演算回路２４で行なわれてい
る各組合せコードの演算結果と、中間許容誤差重量設定
回路４７又は総許容誤差重量設定回路４８で設定された
各許容誤差重量とを比較するものである。

５７は第２の比較回路、５８はＡＮＤ回路、５９は第１
のレジスター、６０は第２のレジスター、また６１はコ
ード記憶レジスターである。

そして、前記ＡＮＤ回路５５の出力を第２の比較回路５
７の入力に接続すると共にＡＮＤ回路５３の１方の入力
に接続し、第２の比較回路５７の出力を２つのＡＮＤ回
路３１，５８の各他方の入力に並列接続する。

第２の比較回路５７は演算回路２４の演算結果と第１の
レジスター５９に記憶されている誤差重量とを比較する
もの、また、第１のレジスター５９は各演算結果のうち
、最小誤差重量を記憶する為のもの、更に、コード記憶
レジスター６１は最小誤差重量となるその組合せコード
を記憶する為のものである。

ｄは第１のレジスター５９を全てｒｌＪにプリセットす
る為のプリセット信号であって、ＡＮＤ回路４０の他方
の入力に接続し、このＡＮＤ回路４０の出力を第１のレ
ジスター５９のプリセット入力に接続する。

そして、ＡＮＤ回路５８の出力を第１のレジスター５９
の入力に接続し、その出力を第２の比較回路５１にフィ
ードバックすると共にＡＮＤ回路４６の１つの入力に接
続する。

一方、記憶回路４２のＱ出力を前記各５個、４個、３個
組合せコード演算回数制御部２７．２８，２９の各ＡＮ
Ｄ回路２７６，２８６，２９６の１つの入力に並列接続
すると共にＡＮＤ回路４６の１つの入力に並列接続する
。

そして、このＡＮＤ回路４６の出力を第２のレジスター
６０の入力に接続し、この出力を演算回路２４の入力に
接続する。

この第２のレジスター６０は組合せコード演算の前回ま
での最小誤差重量を記憶する為のものであって、この出
力を演算回路２４で加味、つまり、補正して演算する。

また、記憶回路４２のＱ出力をＡＮＤ回路４４の他方の
入力に接続し、このＡＮＤ回路４４の出力ｅは１回の演
算に於いて、その演算結果が全て許容誤差範囲外であっ
た場合、その全演算終了時ｔこ警報信号として取出され
る。

ｆはコード記憶レジスター６１を全てｒＯＪにプリセッ
トする為のプリセット信号であって、ＡＮＤ回路３９の
他方の入力に接続し、このＡＮＤ回路３９の出力をコー
ド記憶レジスター６１のプリセット入力に、そしてＡＮ
Ｄ回路３１の出力をコード記憶レジスター６１の入力ｌ
こ各々接続し、このコード記憶レジスター６１の出力を
ＡＮＤ回路４３の他方の入力ｌこ接続し、このＡＮＤ回
路４３の出力を排出信号ｇとして排出器１４．１６に送
り、該当する排出器１４．１６を作動させる。

同時に消去信号ｈとして、プラス側、マイナス側レジス
ター２２，２３に送り該当する記憶内容を消去する。

前記コード記憶レジスター６１は各組合せコード演算の
うち最小誤差重量となるコードの組合せを記憶する為の
ものである。

６２，６３．６４は各々ＡＮＤ回路であって、５個組合
せコード回路２７１の他方の出力とＮＯＴ回路２１５の
出力、４個組合せコード回路２８１の他方の出力とＮＯ
Ｔ回路２８５の出力、３個組合せコード回路２９１の他
方の出力とＮＯＴ回路２９５の出力を各々入力とするも
のである。

そして、６５はＮＯＲ回路であって、前記ＡＮＤ回路６
２，６３．６４の各出力を入力に接続し、その出力を前
記のように各回演算終了信号Ｃとして記憶回路５７のリ
セット人力Ｒに接続する。

以上構成なる本発明の動作Ｉこついて説明すると次の通
りである。

第１コンベア−１で送られて来た品物を１個ずつ移送手
段（図示せず）ｌこより第１計量器３に送り、そして、
第１計量器３でその重量を計量する。

この重量と平均単重Ｘとを選別回路１９で比較し、平均
単重Ｘに対する許容誤差ｌを有する品物のみを排出器５
，６でプラスライン・コンベア−８、マイナスライン・
コンベアー１０に送り出し、それ以外の品物を排出器４
で排出コンヘア−７に排出する。

次に、両ライン・コンベア−８，１０上の品物を移送手
段（図示せず）により第２、第３計量器９，１１に送り
、平均単重Ｘに対する誤差重量を計量し、この重量値を
Ａ一Ｄ変換器２０，２１にてＢＣＤコードＣこ変換し、
プラス誤差重量をプラス側レジスター２２に、マイナス
誤差重量をマイナス側レジスター２３に各各記憶する。

そして、両レジスター２２，２３の計８個分の容量６こ
各々誤差重量が記憶されるまで計量を行ない、両レジス
ター２２．２３の記憶が満タンになれば計量を中止し、
ＡＮＤ回路３４に記憶満タン信号ｂを送る。

この時、プラスライン及びマイナスライン・ストックコ
ンベア−１２，１３は停止し、且つ、各々４個ずつの品
物をその上に載置している。

次に箱詰個数設定部２５に箱詰個数を例えば２２個と設
定すると、組合せコード演算回数設定回路２６から第４
図の表に示したように５個組合せコード演算回数を３回
、４個組合せコード演算回数を１回、３回組合せコード
演算回数を１回宛各々行なう信号が各一致回路２７４
，２８４，２９４に送られる。

そして、外部から手動又は自動にて第３図イに示したよ
うに箱詰開始信号ａを記憶回路３３のセット人力Ｓに送
ると、そのＱ出力はｒＨＪレベルに変化する（第３図口
）。

この時、ＮＡＮＤ回路３２の各入力はｒＬＪレベルであ
って、その出力はｒＨＪレベルである。

一方、微分回路３５の出力は第３図ハｌこ示したように
ｒＨＪレベルのトリガパルスを出し、このパルスでもっ
て各５．４，３個組合せコード演算回数検出回路２７３
，２８３，２９３及び第２のレジスター６０が各々リセ
ットされる。

同時にＡＮＤ回路３４の出力はｒＨＪレベルとなり、微
分回路３６の出力は第３図ホｌこ示したように、「Ｌ」
レベルのトリガパルスを出し、記憶回路３７のＱ出力、
Ｑ出力は各々ｒＨＪ，ｒＬＪレベルに変化する。

（第３図へ）。

そして、微分回路３８の出力は第３図トに示したように
ｒＨＪレベルのトリガパルスを出し、プリセット信号ｆ
，ｄを各々ＮＡＮＤ回路３９，４０を通過させ、第１の
レジスター５９を全てｒ［Ｊに、コード記憶レジスター
６１を全てｒＯＪに各々プリセットさせる。

同時に、記憶回路４２のＱ出力、Ｑ出力を各々ｒＬＪ
，ｒＨＪレベルにリセットする（第３図オ）。

また、微分回路４５からは第３図チに示したようにトリ
ガパルスは出ない。

他方、箱詰開始信号ａの投入と同時に、まず５個組合せ
コード回路２７１ｌこ設定した組合せコードに従ってそ
の第１番目であるＸ１＋Ｘ２＋Ｘ３十Ｘ４＋Ｘ，の演算
を演算回路２４で行ない、この合計値、つまり、誤差重
量の合計値が予め中間許容誤差重量設定回路４７で設定
した中間許容誤差重量の範囲内にあるか否かを第１の比
較回路５４で比較し、範囲内にあればこの合計値をＡＮ
Ｄ回路５５を通して第２の比較回路５７に送る。

そして、記憶回路４２のＱ出力、Ｑ出力は第３図オに示
したヨウニ各々ｒＨＪ，ｒＬＪレベルＩこセットされ
、以後、微分回路３８からトリガパルスが送られるまで
、これらのレベルは変化しない。

この時、すでに第１のレジスター５９は前記のようＩこ
微分回路３８のトリガパルスにより全て「［」にプリセ
ットされており、その為、第１番目の演算結果は無条件
に第２の比較回路５７を通過し、つまり、ＡＮＤ回路５
９を通過し、第１のレジスター５９に送られその記憶内
容と入れ替わる。

尚、第１のレジスター５８の記憶内容は後述のように、
各回の演算が全部終了した時に微分回路４５からの「Ｈ
」レベルのトリガパルス（第４図チがＡＮＤ回路４６に
送られた時Ｃこのみ第２のレジスター６０に送られる。

他方、同時にコード記憶レジスター６１に５個組合せコ
ード回路２７１からＡＮＤ回路２７２、ＯＲ回路３０、
ＡＮＤ回路３１を通して送られて来た今の演算コード１
１１１１０００（つまり、Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ
５）が記憶される。

次に、第２番目であるＸ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ６の
演算を演算回路２４で行ない、その誤差重量の合計値が
第１番目と同様Ｉこ中間許容誤差重量の範囲内にあるか
否かを第１の比較回路５４で比較し、範囲内にあればこ
の合計値を第２の比較回路５７に送り、この第２の比較
回路５７にて先に第１のレジスター５９に記憶されてい
る第１番目の合計値と比較される。

そして、第２番目の合計値が第１番目のそれよりも絶対
値で比較して小さければ、この第２番目の合計値が第１
のレジスター５９に送られ、第１番目の合計値と入れ替
わる。

同時にコード記憶レジスター６１も第２番目のコード１
１１１０１００（つまり、Ｘ１，Ｘ２，Ｘ３，Ｘ４，
Ｘａ）に入れ替って、この第２番目のコードが記憶さ
れる。

前記とは逆に、第２番目の合計値が第１番目のそれより
も絶対値で比較して大きければ、第３番目の演算、つま
りＸ１＋Ｘ２＋Ｘ３＋Ｘ，十Ｘ７を行ない、第１のレ
ジスター５９は第１番目の合計値を、コード記憶レジス
ター６１も第１番目のコードを各々記憶したままとなる
。

また、第１の比較回路５４で比較された結果、第２番目
の合計値が中間許容誤差重量の範囲内に存在しない場合
も直ちに第３番目の演算を行ない、この時、第１のレジ
スター５９、コード記憶レジスター６１に於ける記憶内
容は各々変らない。

この様ζこして、順次、組合せコード演算を演算回路２
４で行ない、その都度、中間許容誤差重量の範囲内にあ
るか否かを第１の比較回路５４で比較し、また、それ以
前の演算による最小誤差重量の値を記憶している第１の
レジスター５９の値との比較を第２の比較回路５７で行
ない、その結果に基づいて、第１のレジスター５９の記
憶内容を更新し、最小誤差重量の値を記憶し、同時に、
コード記憶レジスター６１の記憶内容も更新し、第１の
レジスター５９に記憶されている最小誤差重量の値に対
するコードを記憶する。

そして、最終５６番目の演算Ｘ４＋Ｘ５＋Ｘ６＋Ｘ７＋
Ｘ８を同様に行ない、終了すると、５個組合せコード回
路２７１から、ＡＮＤ回路６２及びＮＯＲ回路６５を通
して各回演算終了信号Ｃが記憶回路３７のリセット人力
Ｒに送られる（第３図り）。

その結果、記憶回路３７がリセットされ、そのＱ出力、
Ｑ出力は第３図へに示したように各々ｒＬＪ，ｒＨＪ
レベルに変わり、微分回路４５からｒＨＪレベルノトリ
カハルス（第３図チ）が出て、第１のレジスター５９に
記憶されている最小誤差重量の値を第２のレジスター６
０Ｊこ移して今回の組合せコード演算（こよる最終誤差
重量を記憶すると共にＡＮＤ回路２７６を介して５個組
合せコード演算回数検出回路２７３に１個のパルスを送
り、５個組合せコード演算が１回終了したことを記憶す
る。

同時に、記憶回路３７のＱ出力とコード記憶レジスター
６１の信号とでＡＮＤ回路４３から排出信号ｇと消去信
号ｈを出し（第３図ル）、そして、コード記憶レジスタ
ー６１に記憶している今回の組合せコード演算による最
小誤差重量の組合せコードｌこ従って該当する排出器１
４．１６を作動させて品物を集積コンベア−１５上に排
出し、シュート１７を介して箱１８６こ品物を入れる。

そして、同時Ｉこプラス側、マイナス側レジスター２２
．２３の該当するコードの記憶内容を消去する。

次に消去された記憶内容の数だけ再び第２、第３計量器
９，１１で品物を計量し、この品物をプラスライン及び
マイナスライン・ストックコンベア−１２，１３に送る
と共に、計量した誤差重量値を両レジスター２２，２３
Ｉこ記憶する。

この時、消去されていない誤差重量値は順次ｌこＸ１か
らＸ２，Ｘ２からＸ３，Ｘ３からＸ４及びＸ，からＸ６
，Ｘ６からＸ７，Ｘ７からＸ８のようにシフトされて再
記憶される。

そして、両レジスター２２．２３の記憶が再び満タンに
なると、記憶満タン信号ｂがＡＮＤ回路３４＆こ送
られ（第３図二）、この信号ｂと記憶回路３３のＱ出力
とでもって第３図ホに示したように微分回路３６から再
びトリガパルスが出て記憶回路３７をセットし、前記の
ように第１のレジスター５９を全て「■」に、コード言
醜レジスター６１を全てｒＯＪにプリセットすると共に
記憶回路４２も第３図オに示したようにＱ出力、Ｑ出力
を各々ｒＬＪ，ｒＨＪレベルＣこリセットする。

そして、再び、第２回目の５個組合せコード演算を前記
のように行なう。

ただし、第２回目以降の演算に当っては、第２のレジス
ター３０に記憶されている第１回目の演算に於ける最小
誤差重量を演算回路２４にフィードバックし、これを加
味、つまり補正して演算を行なう。

このようＣこして、組合せコード演算回数設定回路２３
で設定された５個組合せコード演算回数と同じ回数だけ
演算を行なうと、一致回路２７４の出力がｒＨＪレベル
となり、この結果、ＮＯＴ回路２７５の出力はｒＬＪレ
ベルとなり、５個組合せコード回路２７１の出力はＡＮ
Ｄ回路２７２を通ることができず、以後、５個組合せコ
ード演算は行なわれない。

また、演算終了時に出る微分回路４５のトリガパルス（
第３図チ）はＡＮＤ回路２７６を通ることはできないか
ら、以後、５個組合せコード演算回数検出回路２７３に
はこのトリがパルスはカウントされない。

そして、設定個数に従って５．４．３個組合せコード演
算を前記のようにして各所定回数終了すると、この時、
各一致回路２７４，２８４，２９４の出力はｒＨＪ
レベルとなり、ＮＡＮＤ回路３２の出力はｒＬＪレベ
ルとなり、この出力が全演算終了信号（第３図ヌ）とし
て記憶回路３３をリセットし、そのＱ出力は第３図口ｌ
こ示したようにｒＬＪレベルに変わり、■箱の箱詰動作
が完了する。

従って最終演算終了時に於ける第２のレジスター６０ｌ
こ記憶されている最小誤差重量がその箱詰に於ける総重
量の詰合せ誤差重量を示している。

尚、全演算回数のうち、最終回の演算を開始する時に最
終演算検出回路４９の出力ｌこより総許容誤差重量設定
回路４８で設定した総許容誤差重量がＡＮＤ回路５０、
ＯＲ回路５３を介して第１の比較回路５４に送られ、最
終回の演算時のみ、この総許容誤差重量の範囲と、演算
回路２４で演算された合計値とが第１の比較回路５４で
比較される。

次の箱詰を行なうｉこはプラス側、マイナス側レジスタ
ー２２．２３の記憶を満タンにし、そして外部より箱詰
開始信号ａを記憶回路３３に送って前記動作を繰り返せ
ばよい。

尚、以上の動作説明は５個、４個、３個組合せコード演
算回数を各１回以上行なう場合について説明したが、例
えば４個組合せコード演算回数が零回と設定された時は
、前記のよう（こ一致回路２８４の出力はすでにｒＨＪ
レベルになっており、５個組合せコード演算が所定回数
終了すれば、次６こ３個組合せコード演算を行ない、ま
た、例えば４個、３個組合せコード演算回数が各々零回
と設定された時は一致回路２８４，２９４の各出力はや
はりすでにｒＨＪレベルになっており、５個組合せコー
ド演算を所定回数行ない、全演算が終了した時にＮＡＮ
Ｄ回路３２からｒＬＪレベルの出力が全演算終了信号と
して記憶回路３３のリセット人力Ｒに送られることは容
易に判るであろう。

また、各回の組合せコード演算に於いて、１回分に相当
する組合せコード演算の結果が各々第１の比較回路５４
で比較され、その全てが許容誤差重量の設定範囲からは
ずれた時は、この回の演算開始から終了までの間に１回
も第１の比較回路５４から記憶回路４２へはセット信号
が送られないので、そのＱ出力、Ｑ出力は各々ｒＬＪ，
「ＨＪレベルにリセットされたままである。

つまり、演算開始時に出る微分回路３８のトリがパルス
によってリセットされたままである。

（第３図オ破線）。従って、ＡＮＤ回路４４から第３図
ワの破線で示したように警報信号ｅが出ると共に、第１
のレジスター５９の記憶内容を第２のレジスター６０に
移すのを禁止し、更に、各組合せコード演算回数検出回
路２７３，２８３，２９３へ演算終了信号である微分回
路４５の出力が送られることを禁止する。

この時、コード記憶レジスター６１は全て「Ｏ」にプリ
セットされたままであるので、排出信号ｇ及び消去信号
ｈはＡＮＤ回路４３から出なし）。

そして、プラス側，マイナス側レジスター２２，２３を
新たな誤差重量を記憶させて再度、同じ組合せコード演
算をやり直す。

この時、両レジスター２２，２３の記憶満タン信号ｂで
もって前記のように微分回路３８からトリガパルスが出
るまで（第３図ト）、記憶回路４２はリセットされたま
まであるのでそのＱ出力、Ｑ出力は「Ｌ」，ｒＨＪレベ
ルのままである（第３図オ）。

次ｌこ、具体的数値Ｉこ基づいて説明する。

今、箱詰個数２２個、箱詰総重量３３ｋｇ、中間許容誤
差重量±２０ｇ、総許容誤差重量＋１０ｇ、−０ｇとす
ると、平均単重は３３ｋｇ÷２２個＝１．５ｋｇまた、
第４図の表より５個、４個、３個組合せコード演算回数
は各々３回、１回、１回となる。

そして、第２、第３計量器９，１１で平均単重１．５ｋ
ｇに対する誤差重量が計量され、順次、プラス側、マイ
ナス側レジスター２２．２３で誤差重量を記憶し、ｘ，２ｘ２− ｘ３クＸ４ク
＋７１ｇ，＋３０ｇ，＋１０ｇ，＋８ｇ，Ｘ５，
Ｘ６フ・Ｘ７ツ
Ｘ８３０ｇ，−２５ｇ，−６５ｇ，−１４ｇであったとする。

第１回目の５個組合せコード演算を５６通り行ない、そ
の結果、Ｅ，＝Ｘ１＋Ｘ３十Ｘ４＋Ｘ６＋Ｘ７＝７１＋
１．０＋８−２５−６５＝−Ｉｇが最小誤差重量となり
、プラスライン・ストックコンベア−１２から＋７１
ｇ，＋１０ｇｓ十８ｇの、またマイナス
ライン・ストックコンベア−１３から−２５ｇ，−６５
ｇの各誤差重量を有する品物を集積コンベア−１５に排
出する。

この時、排出個数は５個、誤差重量Ｂ，＝−１ｇ、合計
重量は７４９９ｇとなる。

次に、第２計量器９にて３回、第３計量器１１にて２回
各々品物を計量し、その結果、ＸＩ，Ｘ２，Ｘ３２Ｘ４ｔ＋８
７ｇ，＋４２ｇｔ＋４ｇｔ＋
３０ｇｔＸ５フＸ６ツＸ７，Ｘ８ −２４ｇ，−８ｇ，−３０ｇ，−１４ｇであったとする。

そして、同様に、第２回目の５６通りの演算を前回の誤
差重量Ｂ，＝−１ｇを加算して、つまり、補正して行な
い、Ｅ２＝Ｅ１＋Ｘ２＋Ｘ４＋Ｘ５＋Ｘ７＋Ｘ８＝−１＋４
２＋３０−２４−３０−１４＝＋３ｇが第２回目までの最小誤差重量となり、該当する品物を
前回同様に集積コンベア−１５に排出する。

この時、第２回目までの排出個数は計ｌＯ個、誤差重量
Ｅ２＝＋３ｇ、合計重量は１５００ｇＸ１０十Ｅ
２二１５００３ｇとなる。

そして、第３回目の計量を行ない、その結果がＸ１，Ｘ２，Ｘ３，Ｘ４，＋６ｇ，＋３３ｇ，＋８７ｇ，＋４ｇ，ｘ５ｊｘ６ツＸ７ツＸ８７０
ｇ， −４５ｇ， −６０ｇ， −８
ｇであったとする。

同様に第３回目の５６通りの演算を前回までの誤差重量
Ｅ２＝＋３ｇを補正して行ない、Ｅ３＝Ｅ２＋Ｘ１＋Ｘ２＋Ｘ３＋Ｘ５＋Ｘ７＝３＋６＋
３３＋８７−７０−６０＝−１ｇが第３回目までの最小誤差重量となり、同様に該当する
品物を排出する。

この時、第３回目までの排出個数は計１５個、誤差重量
Ｂ３＝−１ｇ、合計重量は１５００ｇＸ１
５＋Ｅ３＝２２４９９ｇとなる。

次に第４回目の計量結果がＸ１，Ｘ２，Ｘ３，Ｘ４，＋１６ｇ，＋１０ｇ，＋２ｇ，＋４ｇ，Ｘ５ツＸ６フＸ７９Ｘ８５１ｇ
， −４７ｇ， −４５ｇ， −８ｇで
あったとする。

ここで、４個組合せコード演算（７０通り）を前回まで
の誤差重量Ｅ３＝ − １ｇを補正して行ない、Ｅ４＝Ｅ３＋Ｘ１＋Ｘ２＋Ｘ４＋Ｘ７＝−１＋１６＋１０＋４−４５二一１６ｇが第４回目までの最小誤差重量となり、該当する品物を
排出する。

この時、第４回目までの排出個数は計１９個、誤差重量
Ｂ，＝−１６ｇ、合計重量は１５００ｇＸ１
９十Ｂ，＝２８４８４ｇとなる。

次に第５回目の計量結果が、Ｘｌ，Ｘ２フＸ３フＸ４フ＋
２４ｇ，＋３４ｇ，＋１８ｇ
ｔ＋２ｇ，Ｘ，，Ｘ６，Ｘ７，Ｘ８ −２３ｇ，−５１ｇ，−４７ｇ，−８ｇであったとする。

ここで、３個組合せコード演算（５６通り）を前回まで
の誤差重量Ｂ４＝−１６ｇを補正して行ないＥ５＝Ｅ４＋Ｘ１＋Ｘ４＋Ｘ８ニ−１６＋２４＋２−８＝＋２ｇが第５回目、即ち、最終回までの最小誤差重量となり、
同様ｌこ該当する品物を排出する。

この時、第５回目、つまり、最終回までの排出個数は計
２２個、最終誤差重量Ｅ５＝＋２ｇ、合計重量は１
５００ｇＸ２２＋Ｅｓ＝３３００２ｇとなる。

以上により、１個の箱詰個数は２２個、箱詰総重量３３
００２ｇとなり、＋２ｇの誤差となる。

また、第４回目までの各誤差重量Ｅ１，Ｅ２，Ｅ
３，Ｅ４は最初に設定した中間許容誤差重量±２０ｇの
範囲内（こあり、最終誤差重量Ｅ，も総許容誤差重量＋
１０ｇ，−Ｏｇの範囲内にある。

以上の実施例ではプラス側、マイナス側レジスター２２
．２３の記憶容量を各４個ずつ計８個にしたが、この数
に限定されるものではない。

また、両レジスター２２．２３には平均単重Ｘに対する
誤差重量を記憶したが、単重を記憶させてもよい。

この時は、演算回路２４に割算回路を組み込み、各回組
合せコード演算で得られる合計重量をその時の個数で割
ってその時の平均単重を算出し、選別回路１９に設定し
た元の平均単重Ｘに対する前記演算回路２４で得られた
各回の平均単重の誤差を演算回路２４で算出し、この誤
差と第２のレジスター６０に記憶されている前回までの
合計誤差重量との和を第１の比較回路５４で中間許容誤
差重量設定回路４７又は総許容誤差重量設定回路４８で
設定した中間許容誤差重量又は総許容誤差重量と比較す
ればよい。

以上説明したようＩこ本発明は、品物の単重のバラツキ
が計量精度に影響せず、非常に高精度ｌこ所定個数、所
定重量若しくは所定重量に最も近い計量を行なうことが
できると共に、前回までの演算に於ける誤差重量を次回
の演算に加味、つまり、補正するので組合せコード演算
回数が多くなっても計量誤差を最小ｌこすることができ
る。

また、品物の単重誤差或いは単重を記憶するレジスター
にシフト機能を持たせている為、１台の計量器ｌこて複
数個の品物を次々と計量できるので装置自体が安価に製
作できる。

更に、品物の重量が１次的に片寄ってもプラスライン、
マイナスライン・コンベアーで品物を各々ストツクする
為、演算に支障を生じることがない。

しかも、所定個数が犬であっても、複数回に分けて演算
を行なう為ｌこ、電気回路及び機構も容易に安価番こ製
作できる等の効果を有する。

【図面の簡単な説明】

第１図は本発明を適用した計量システムの説明図、第２
図は本発明のブロック回路図、第３図は動作波形図であ
る。第４図は箱詰個数と組合せコード演算回数との関係を示
す表である。２２・・・プラス側レジスター２３・・・マイナス側
レジスター２４・・・演算回路、２５・・・箱詰個数
設定部、２６・・・組合せコード演算回数設定回路、２
７・・・５個組合せコード演算回数制御部、２８・・・
４個組合せコード演算回数制御部、２９・・・３個組合
せコード演算回数制御部、４７・・・中間許容誤差重量
設定回路、４８・・・総許容誤差重量設定回路、５４・
・・第１の比較回路、５７・・・第２の比較回路、５９
・・・第１のレジスター、６０・・・第２のレジスタ６
１・・・コード記憶レジスター。

Claims

【特許請求の範囲】

１単重にバラソキのある塊状物品を第１の計量機で順
次計量して許容誤差重量以外の品物を排除し、許容誤差
内の品物のみを第２の計量機で所定個数順次計量し、こ
の計量値を順次記憶しておき、上記所定個数の記憶デー
タを、設定個数ｌこよる全ての組合せに従って演算し、
組合せ演算結果の値が設定重量又は設定重量に最も近い
重量の組合せを得る様になしたことを特徴とする計量方
式。