JPS584290B2 - 計量方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、根菜、野菜或は紡績用チーズ等の如き塊状物
品を設定個数（箱詰個数）且つ設定重量になる如く計量
する方式であって、その目的とするところは、品物の単
重のバラツキに左右されず、任意に設定された数量でそ
の総重量を許容誤差範囲内に収める計量方式に関するも
のである。

従来、所定個数の品物が１つの箱に箱詰された場合、中
に入っている品物の１個当たりの重量（以下、単重と称
す）にバラツキがあれば個々の箱の総重量もバラツクも
のであって、この種の箱詰作業では常に箱毎の総重量の
バラツキが問題になる。

従って、その対策として箱詰数量を加減して総重量を合
わせるか、又は、単重差を利用して品物の入れ替え作業
を行ない総重量を合わせている。

しかし、前者の方法では往々にして箱詰個数が規制され
、後者の方法では品物の入れ替え作業が非常に難かしく
、いずれにしても手作業で非常に手間の掛かる作業であ
り、しかも総重量にバラツキが生じることは避けられな
い。

従って、絶えず入れ目（プラス目）の重量にて取引され
ている為、入れ目損失は相当な額となっている。

また、１箱当りの箱詰個数が多い場合、１回の組合せ演
算で所定個数、所定重量の語量を行なうには精度的に見
て組合せ演算に要する品物の個数は（１．５〜２）ｎ個
必要となり、箱詰個数（ｎ）は品物により変化する為、
この組合せ演算のプログラムを組むには電気回路的にも
、計量装置、搬入・搬出装置等の機構的にも複雑、かつ
、高価となり事実上不可能である。

本発明は前記従来の欠点に鑑みこれを改良除去したもの
で、前記手作業を自動的に処理し、単重差を利用して所
定の詰合せ数量で、しかも総重量の入れ目を極力零に近
づけるようにし、もって、省力化、損失の減少、迅速な
箱詰化を得るようにしたものである。

以下、本発明の構成を図面について説明すると次の通り
である。

第１図に於いて、１は第１コンベアー、２は振分け用の
第２コンベアー、３は両コンベア−１，２の中間に設置
した第１計量器であって、品物は適当な移送手段（図示
せず）を介して第１コンベアー１から第１計量器３へ送
られ、その重量が計量され、そし後に前記移送手段によ
って第２コンベアー２に送られる。

４は許容誤差重量以外の品物を排出する排出器、５はプ
ラス目の許容誤差重量を有する品物を排出する排出器、
６はマイナス目の許容誤差重量を有する品物を排出する
排出器であって、いずれも例えばエアーシリンダ一式の
ものを用い、第２コンベアー２の走行方向に沿って直交
状に動作するように設けてある。

７は許容誤差重量以外の品物を排出する排出コンベアー
、８はプラス目の許容誤差重量を有する品物を第２計量
器９へ送るプラスライン・コンベアー、１０はマイナス
目の許容誤差重量を有する品物を第３計量器１１へ送る
マイナスライン・コンベアーであって、いずれも第２コ
ンベアー２の側面に直交状に、且つ、排出器４，５、６
に対向して設けてある。

１２は第２計量器９にて計量された品物をストツクする
為のプラスライン・ストツクコンベアー、１３は同様に
第３計量器１１にて計量された品物をストックする為の
マイナスライン・ストツクコンベアーである。

１４はプラスラ・イン・ストックコンベアー１２上の品
物を集積コンベアー１５上に排出する排出器、１６は同
様にマイナスライン・ストックコンベアー１３上の品物
を集積コンベアー１５上に排出する排出器である。

１７はシュート、１８はシュート１７の下位に、例えば
コンベアー（図示せず）によって選ばれて来る箱である
。

第２図に於いて、１９は第１計量器３の出力を入力とす
る選別回路であって、平均単重入力Ｘ及び許容誤差入力
ｌとでもって品物の重量が箱詰重量を箱詰個数で除した
平均単重Ｘよりもプラス目（誤差重量零を含む）、又は
マイナス目の許容誤差内にあるか、或いは許容誤差外に
あるかの３種の選別を行なうものである。

そして、選別結果によって、選別回路１９から排出器４
，５，６を動作させて第２コンベアー２上の品物を該当
するコンベアー７，８．１０上へ排出するようにしてあ
る。

２０，２１は各々第２、第３計量器９，１１０誤差重量
信号をＢＣＤコードに変換するＡ−Ｄ変換器であって、
各々の出力をプラス側レジスター２２、マイナス側レジ
スター２３に接続する。

両レジスター２２、２３は各々４個分のデーターを記憶
する容量があり、各データーを演算回路２４に接続して
ある。

２５は箱詰個数設定部であって、例えばダイヤル式、押
釦式等により１箱に５個、１０個又は２０個等の如く１
箱に詰める個数を設定する為のものである。

従って、箱詰個数を設定すれば総重量が決定される。

２６は箱詰個数設定部２５の出力を入力とする組合せコ
ード演算回数設定回路であって、箱詰個数設定部２５に
て箱詰個数が設定され、その出力によりプラス側、マイ
ナス側レジスター２２，２３の計８個のコードのうち５
個組合せコード演算を何回、４個組合せコード演算を何
回、又３個組合せコード演算を何回行なうべきかを決定
する為のものである。

つまり、第４図の表に示したように箱詰個数が３個以上
の整数に対しては５、４、３個を組合わす事により得ら
れるから、例えば、２２個の場合、５個組合せコード演
算回数は３回、４個組合せコード演算回数は１回、そし
て、３個組合せコード演算回数は１回各々行なえば良い
と決定される。

尚、コードとは、前記プラス側、マイナス側レジスター
２２，２３の各４個の容量に対してＸ１、Ｘ２、Ｘ３、
Ｘ４、Ｘ５、Ｘ６、Ｘ７、Ｘ８で付した番号であって誤
差重量そのものを表わしているものではない。

また、前記組合せコード演算回数とは、今、両レジスタ
ー２２，２３の記憶容量が合計８個分設けてあるから、
５個の組合せは（Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ５）、（
Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ６）、（Ｘ１＋Ｘ２＋Ｘ３
＋Ｘ４＋Ｘ７）、・・・・・・・・・、（Ｘ４＋Ｘ５＋
Ｘ６＋Ｘ７＋Ｘ８）の如く計５６通りの組合せが存在し
、５個組合せコード演算回数が３回の場合は前記５６通
りの演算を１回としてこれを３回行なうということであ
り、他の４個組合せコード演算回数及び３個組合せコー
ド演算回数も、７０通り、５６通りの各演算を１回とし
て回数分だけ行なうということである。

２７は５個組合せコード演算回数制御部、２８は４個組
合せコード演算回数制御部、２９は３個組合せコード演
算回数制御部であって、各々、次の通りに構成してある
。

つまり、５個組合せコード演算回数制御部２７は、５６
通りの組合せ回路から成る５個組合せコード回路２７１
の出力をＡＮＤ回路２７２の入力に接続する。

そして、５個組合せコード演算回数検出回路２７３の出
力及び組合せコード演算回数設定回路２６の出力を一致
回路２７４の入力に各々接続し、その出力をＮＯＴ回路
２７５に接続し、その出力をＡＮＤ回路２７２及びＡＮ
Ｄ回路２７６の各入力に接続する。

また、４個組合せコード演算回数制御部２８及び３個組
合せコード演算回数制御部２９も同様に、各々７０通り
、５６通りの組合せ回路から成る４個組合せコード回路
２８１、３個組合せコード回路２９１の出力を各々ＡＮ
Ｄ回路２８２，２９２の入力に接続する。

そして、組合せコード演算回数設定回路２６の出力と４
個組合せコード演算回数検出回路２８３の出力、３個組
合せコード演算回数検出回路２９３の出力とを対応する
一致回路２８４，２９４の入力に接続し、これらの各出
力をＮＯＴ回路２８５，２９５に接続し、それらの各出
力をＡＮＤ回路２８２，２８６及びＡＮＤ回路２９２，
２９６の各入力に対応接続する。

そして、前記各ＡＮＤ回路２７２，２８２，２９２の出
力をＯＲ回路３０の入力に接続し、その出力を演算回路
２４に接続すると共にＡＮＤ回路３１の１方の入力に接
続する。

一方、５個組合せコード演算回数制御部２７の一致回路
２７４の出力を４個組合せコード演算回数制御部２８の
ＡＮＤ回路２８２と３個組合せコード演算回数制御部２
９のＡＮＤ回路２９２とＮＡＮＤ回路３２との各入力に
並列接続し、４個組合せコード演算回数制御部２８の一
致回路２８４の出力を３個組合せコード演算回数制御部
２９のＡＮＤ回路２９２とＮＡＮＤ回路３２との各入力
に並列接続し、更に、３個組合せコード演算回数制御部
２９の一致回路２９４の出力をＮＡＮＤ回路３２の入力
に接続する。

前記、各組合せコード演算回数検出回路２７３，２８３
，２９３は演算回数をカウントし、このカウント出力と
組合せコード演算回数設定回路２６からの各組合せコー
ド演算回数の出力とを対応する一致回路２７４，２８４
，２９４で比較し、両出力が一致した時、各一致回路２
７４，２８４，２９４の出力は「Ｈ」レベルとなる。

そして、一致しない時、出力は「Ｌ」レベルとなる。

また、組合せコード演算回数設定回路２６からの出力が
零回の出力、つまり、演算を行なわなくても良いという
出力があれば、該当する一致回路２７４，２８４，２９
４の出力は「Ｈ」レベルとなるように構成してある。

３３は箱詰開始信号ａを記憶する為の記憶回路であって
、セット入力６にこの信号ａを接続し、リセット入力Ｒ
に前記ＮＡＮＤ回路３２の出力を接続する。

そして、この記憶回路３３のＱ出力をＡＮＤ回路３４の
一方の入力に接続すると共に、微分回路３５を介して、
前記各５個、４個、３個組合せコード演算回数検出回路
２７３，２８３，２９３と後述の第２レジスター６０の
各リセット入力に並列接続する。

ＡＮＤ回路３４の他方の入力にプラス側、マイナス側レ
ジスター２２，２３からの記憶満タン信号ｂを接続する
。

３６はＡＮＤ回路３４の出力を入力とする微分回路、３
７は各回演算終了信号ｃを記憶する記憶回路であって、
そのセット入力ｓに微分回路３６の出力を接続し、リセ
ット入力Ｒに各回演算終了信号ｃを接続する。

そして、そのＱ出力を微分回路３８を介してＡＮＤ回路
３９，４０の各入力に接続すると共にＮＯＴ回路４１を
介して記憶回路４２のリセット入力Ｒに並列接続し、他
方のＱ出力をＡＮＤ回路４３，４４の各入力に並列接続
すると共に微分回路４５を介してＡＮＤ回路４６及び各
５個、４個、３個組合せコード演算回数制御部２７、２
８、２９の各ＡＮＤ回路２７６，２８６，２９６の各入
力に並列接続する。

前記、微分回路３５は記憶回路３３のＱ出力が「Ｌ」か
ら「Ｈ」レベルに変化した時に「Ｈ」レベルのトリガパ
ルスを出し、微分回路３６はＡＮＤ回路３４の出力が「
Ｈ」レベルに変化した時に「Ｌ」レベルのトリガパルス
ヲ出し、微分回路３８及び微分回路４５は記憶回路３７
のＱ出力及び４出力が「Ｈ」レベルになった時に各各「
Ｈ」レベルのトリガパルスを出すように各々構成してあ
る（第３図参照）。

４７は最終総重量の許容誤差重量を除いた各途中に於け
る組合せコード演算（例えば、５個組合せコード演算の
場合、５６通りの組合せコード演算）が終了した時の許
容誤差重量を設定する為の中間許容誤差重量設定回路、
４８は全ての組合せコード演算が終了した時の最終総重
量に対する総許容誤差重量を設定する為の総許容誤差重
量設定回路であって、後者に於ける許容誤差重量は前者
のそれよりも小さく設定してある。

４９は全組合せコード演算のうち、最終回の演算の開始
を検出する最終演算検出回路である。

そして、この最終演算検出回路４９の出力をＡＮＤ回路
５０の１方の入力に接続すると共に、ＮＯＴ回路５１を
介してＡＮＤ回路５２の１方の入力に並列接続する。

他方、中間許容誤差重量設定回路４７の出力をＡＮＤ回
路５２の他方の入力に接続し、総許容誤差重量設定回路
４８の出力をＡＮＤ回路５０の他方の入力に接続し、こ
れら両ＡＮＤ回路５０，５２の各出力をＯＲ回路５３の
入力に接続する。

５４は第１の比較回路、５５はＡＮＤ回路であって、演
算回路２４の出力をこの第１の比較回路５４の入力に接
続すると共にＡＮＤ回路５５の１方の入力に接続する。

そして、ＯＲ回路５３の出力を第１の比較回路５４の他
方の入力に接続し、この第１の比較回路５４の出力をＡ
ＮＤ回路５５の他方の入力に接続すると共にＮＯＴ回路
５６を介して前記、記憶回路４２のセット入力ｓに接続
する。

前記第１の比較回路５４は演算回路２４で行なわれてい
る各組合せコードの演算結果と、中間許容誤差重量設定
回路４０又は総許容誤差重量設定回路４８で設定された
各許容誤差重量とを比較するものである。

５７は第２の比較回路、５８はＡＮＤ回路、５９は第１
のレジスター、６０は第２のレジスター、また６１はコ
ード記憶レジスターである。

そして、前記、ＡＮＤ回路５５の出力を第２の比較回路
５７の入力に接続すると共にＡＮＤ回路５８の１方の入
力に接続し、第２の比較回路５７の出力を２つのＡＮＤ
回路３１，５８の各他方の入力に並列接続する。

第２の比較回路５７は演算回路２４の演算結果と第１の
レジスター５９に記憶されている誤差重量とを比較する
もの、また、第１のレジスター５９は各演算結果のうち
、最小誤差重量を記憶する為のもの、更に、コード記憶
レジスター６１は最小誤差重量となるその組合せコード
を記憶する為のものである。

ｄは第１のレジスター５９を全て「Ｉ」にプリセットす
る為のプリセット信号であって、ＡＮＤ回路４０の他方
の入力に接続し、このＡＮＤ回路４０の出力を第１のレ
ジスター５９のプリセット入力に接続する。

そして、ＡＮＤ回路５８の出力を第１のレジスター５９
の入力に接続し、その出力を第２の比較回路５７にフィ
ードバックすると共にＡＮＤ回路４６の１つの入力に接
続する。

一方、記憶回路４２のＱ出力を前記各５個、４個、３個
組合せコード演算回数制御部２７，２８，２９の各ＡＮ
Ｄ回路２７６，２８６，２９６の１つの入力に並列接続
すると共にＡＮＤ回路４６の１つの入力に並列接続する
。

そして、このＡＮＤ回路４６の出力を第２のレジスター
６０の入力に接続し、この出力を演算回路２４の入力に
接続する。

この第２のレジスター６０は組合せコード演算の前回ま
での最小誤差重量を記憶する為のものであつて、この出
力を演算回路２４で加味、つまり、補正して演算する。

また、記憶回路４２の■出力をＡＮＤ回路４４の他方の
入力に接続し、このＡＮＤ回路４４の出力ｅは１回の演
算に於いて、その演算結果が全て許容誤差範囲外であっ
た場合、その全演算終了時に警報信号として取出される
。

ｆはコード記憶レジスター６１を全て「Ｏ」にプリセッ
トする為のプリセット信号であって、ＡＮＤ回路３９の
他方の入力に接続し、このＡＮＤ回路３９の出力をコー
ド記憶レジスター６１のプリセット入力に、そしてＡＮ
Ｄ回路３１の出力をコード記憶レジスター６１の入力に
各々接続し、このコード記憶レジスター６１の出力をＡ
ＮＤ回路４３の他方の入力に接続し、このＡＮＤ回路４
３の出力を排出信号ｇとして排出器１４、１６に送り、
該肖する排出器１４、１６を作動させる。

同時に消去信号ｈとして、プラス側、マイナス側レジス
ター２２，２３に送り該当する記憶内容を消去する。

前記コード記憶レジスター６１は各組合せコード演算の
うち最小誤差重量となるコードの組合せを記憶する為の
ものである。

６２，６３，６４は各々ＡＮＤ回路であって、５個組合
せコード回路２７１の他方の出力とＮＯＴ回路２７５の
出力、４個組合せコード回路２８１の他方の出力とＮＯ
Ｔ回路２８５の出力、３個組合せコード回路２９１の他
方の出力とＮＯＴ回路２９５の出力を各々入力とするも
のである。

そして、６５はＮＯＲ回路であって、前記ＡＮＤ回路６
２，６３，６４の各出力を入力に接続し、その出力を前
記のように各回演算終了信号ｃとして記憶回路３７のリ
セット入力Ｒに接続する。

以上構成なる本発明の動作について説明すると次の通り
である。

第１コンベアー１で送られて来た品物を１個ずつ移送手
段（図示せず）により第１計量器３に送り、そして、第
１計量器３でその重量を計量する。

この重量と平均単重Ｘとを選別回路１９で比較し、平均
単重Ｘに対する許容誤差ｌを有する品物のみを排出器５
，６でプラスライン・コンベアー８、マイナスライン・
コンベアー１０に送り出し、それ以外の品物を排出器４
で排出コンベアー７に排出する。

次に、両ライン・コンベアー８，１０上の品物を移送手
段（図示せず）により第２、第３計量器９，１１に送り
、平均単重Ｘに対する誤差重量を計量し、この重量値を
Ａ−Ｄ変換器２０，２１にてＢＣＤコードに変換し、プ
ラス誤差重量をプラス側レジスター２２に、マイナス誤
差重量をマイナス側レジスター２３に各各記憶する。

そして、両レジスター２２，２３の計８個分の容量に各
々誤差重量が記憶されるまで計量を行ない、両レジスタ
ー２２，２３の記憶が満タンになれば計量を中止し、Ａ
ＮＤ回路３４に記憶満タン信号ｂを送る。

この時、プラスライン及びマイナスライン・ストックコ
ンベアー１２，１３は停止し、且つ、各々４個ずつの品
物をその上に載置している。

次に箱詰個数設定部２６に箱詰個数を例えば２２個と設
定すると、組合せコード演算回数設定回路２６から第４
図の表に示したように５個組合せコード演算回数を３回
、４回組合せコード演算回数を１回、３個組合せコード
演算回数を１回宛各々行なう信号が各一致回路２７４，
２８４，２９４に送られる。

そして、外部から手動又は自動にて第３図イに示したよ
うに箱詰開始信号ａを記憶回路３３のセット入力Ｓに送
ると、そのＱ出力は「Ｈ」レベルに変化する（第３図ロ
）。

この時、ＮＡＮＤ回路３２の各入力は「Ｌ」レベルであ
って、その出力は「Ｈ」レベルである。

一方、微分回路３５の出力は第３図ハに示したように「
Ｈ」レベルのトリガパルスを出し、このパルスでもって
各５、４、３個組合せコード演算回数検出回路２７３，
２８３，２９３及び第２のレジスター６０が各々リセッ
トされる。

同時にＡＮＤ回路３４の出力は「Ｈ」レベルとなり、微
分回路３６の出力は第３図示に示したように「Ｌ」レベ
ルのトリガパルスを出し、記憶回路３７のＱ出力、■力
は各々「Ｈ」、「Ｌ」レベルに変化する（第３図へ）。

そして、微分回路３８の出力は第３図トに示したように
「Ｈ」レベルトリガパルスを出し、プリセット信号ｆ，
ｄを各々ＡＮＤ回路３９，４０を通過させ、第１のレジ
スター６９を全て、「Ｉ」に、コード記憶レジスター６
１を全て「Ｏ」に各々プリセットさせる。

同時に、記憶回路４２のＱ出力、■出力を各々「Ｌ」、
「Ｈ」レベルにリセットする（第３図オ）。

また、微分回路４５からは第３図チに示したようにトリ
ガパルスは出ない。

他方、箱詰開始信号ａの投入と同時に、まず５個組合せ
コード回路２７１に設定した組合せコードに従ってその
第１番目であるＸ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ５の演算を
演算回路２４で行ない、この合計値、つまり、誤差重量
の合計値が予め中間許容誤差重量設定回路４７で設定し
た中間許容誤差重量の範囲内にあるか否かを第１の比較
回路５４で比較し、範囲内にあればこの合計値をＡＮＤ
回路５５を通して第２の比較回路５７に送る。

そして、記憶回路４２のＱ出力、■出力は第３図オに示
したように各々「Ｈ」、「Ｌ」レベルにセットされ、以
後、微分回路３８からトリガパルスが送られるまで、こ
れらのレベルは変化しない。

この時、すでに第１のレジスター５９は前記のように成
分回路３８のトリガパルスにより全て「Ｉ」にプリセッ
トされており、その為、第１番目の演算結果は無条件に
第２の比較回路５７を通過し、つまり、ＡＮＤ回路５８
を通過し、第１のレジスター５９に送られその記憶内容
と入れ替わる。

尚、第１のレジスター５９の記憶内容は後述のように、
各回の演算が全部終了した時に微分回路４５からの「Ｈ
」レベルのトリガパルス（第４図チ）がＡＮＤ回路４６
に送られた時にのみ第２のレジスター６０に送られる。

他方、同時にコード記憶レジスター６１に５個組合せコ
ード回路２７１からＡＮＤ回路２７２、ＯＲ回路３０、
ＡＮＤ回路３１を通して送られて来た今の演算コード１
１１１１０００（つまり、Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ
５）が記憶される。

次に、第２番目であるＸ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ６の
演算を演算回路２４で行ない、その誤差重量の合計値が
第１番目と同様に中間許容誤差重量の節囲内にあるか否
かを第１の比較回路５４で比較し、範囲内にあればこの
合計値を第２の比較回路５７に送り、この第２の比較回
路５７にて先に第１のレジスター５９に記憶されている
第１番目の合計値と比較される。

そして、第２番目の合計値が第１番目のそれよりも絶対
値で比較して小さければ、この第２番目の合計値が第１
のレジスター５９に送られ、第１番目の合計値と入れ替
わる。

同時にコード記憶レジスター６１も第２番目のコード１
１１１０１００（つまり、Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ
６）に入れ替って、この第２番目のコードが記憶される
。

前記とは逆に、第２番目の合計値が第１番目のそれより
も絶対値で比較して大きければ、第３番目の演算、つま
りＸ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ７を行ない、第１のレジ
スター５９は第１番目の合計値を、コード記憶レジスタ
ー６１も第１番目のコードを各々記憶したままとなる。

また、第１の比較回路５４で比較された結果、第２番目
の合計値が中間許容誤差重量の範囲内に存在しない場合
も直ちに第３番目の演算を行ない、この時、第１のレジ
スター５９、コード記憶レジスター６１に於ける記憶内
容は各々変らない。

この様にして、順次、組合せコード演算を演算回路２４
で行ない、その都度、中間許容誤差重量の範囲内にある
か否かを第１の比較回路５４で比較し、また、それ以前
の演算による最小誤差重量の値を記憶している第１のレ
ジスター５９の値との比較を第２の比較回路５７で行な
い、その結果に基づいて、第１のレジスター５９の記憶
内容を更新し、最小誤差重量の値を記憶し、同時に、コ
ード記憶レジスター６１の記憶内容も更新し、第１のレ
ジスター５９に記憶されている最小誤差重量の値に対す
るコードを記憶する。

そして、最終５６番目の演算Ｘ４＋Ｘ５＋Ｘ６＋Ｘ７＋
Ｘ８を同様に行ない、終了すると、５個組合せコード回
路２７１からＡＮＤ回路６２及びＮＯＲ回路６５を通し
て各回演算終了信号Ｃが記憶回路３７のリセット入力Ｒ
に送られる（第３図リ）。

その結果、記憶回路３７がリセットされ、そのＱ出力、
■出力は第３図へに示したように各々「Ｌ」、「Ｈ」レ
ベルに変わり、微分回路４５から「Ｈ」レベルのトリガ
パルス（第３図チ）が出て、第１のレジスター５９に記
憶されている最小誤差重量の値を第２のレジスター６０
に移して今回の組合せコード演算による最小誤差重量を
記憶すると共にＡＮＤ回路２７６を介して５個組合せコ
ード演算回数検出回路２７３に１個のパルスを送り、５
個組合せコード演算が１回終了したことを記憶する。

同時に、記憶回路３７のＱ出力とコード記憶レジスター
６１の信号とでＡＮＤ回路４３から排出信号ｇと消去信
号ｈを出し（第３図ル）、そして、コード記憶・レジス
ター６１に記憶している今回の組合せコード演算による
最小誤差重量の組合せコードに従って該当する排出器１
４，１６を作動させて品物を集積コンベアー１５上に排
出し、シュート１７を介して箱１８に品物を入れる。

そして、同時にプラス側、マイナス側レジスター２２，
２３の該当するコードの記憶内容を消去する。

次に消去された記憶内容の数だけ再び第２、第３計量器
９，１１で品物を計量し、この品物をプラスライン及び
マイナスライン・ストックコンベアー１２，１３に送る
と共に、計量した誤差重量値を両レジスター２２，２３
に記憶する。

この時、消去されていない誤差重量値は順次にＸ１から
Ｘ２、Ｘ２からＸ３、Ｘ３からＸ４及びＸ５からＸ６、
Ｘ６からＸ７、Ｘ７からＸ８のようにシフトされて再記
憶される。

そして、両レジスター２２，２３の記憶が再び満タンに
なると、記憶満タン信号ｂがＡＮＤ回路６４に送られ（
第３図ニ）、この信号ｂと記憶回路３３のＱ出力とでも
って第３図ホに示したように微分回路３６から再びトリ
ガパルスが出て記憶回路３７をセットし、前記のように
第１のレジスター５９を全て「Ｉ」に、コード記憶レジ
スター６１を全て「Ｏ」にプリセットすると共に記憶回
路４２も第３図オに示したようにＱ出力、■出力を各々
「Ｌ」、「Ｈ」レベルにリセットする。

そして、再び第２回目の５個組合せコード演算を前記の
ように行なう。

ただし、第２回目以降の演算に当っては、第２のレジス
ター６０に記憶されている第１回目の演算に於ける最小
誤差重量を演算回路２４にフィードバックし、これを加
味、つまり補正して演算を行なう。

このようにして、組合せコード演算回数設定回路２６で
設定された５個組合せコード演算回数と同じ回数だけ演
算を行なうと、一致回路２７４の出力が「Ｈ」レベルと
なり、この結果、ＮＯＴ回路２７５の出力は「Ｌ」レベ
ルとなり、５個組合せコード回路２７１の出力はＡＮＤ
回路２７２を通ることができず、以後、５個組合せコー
ド演算は行なわれない。

また、演算終了時に出る微分回路４５のトリガパルス（
第３図チ）はＡＮＤ回路２７６を通ることはできないか
ら、以後、５個組合せコード演算回数検出回路２７３に
はこのトリガパルスはカウントされない。

そして、設定個数に従って５、４、３個組合せコード演
算を前記のようにして各所定回数終了すると、この時、
各一致回路２７４，２８４，２９４の出力は「Ｈ」レベ
ルとなりＮＡＮＤ回路３２の出力は「Ｌ」レベルとなり
、この出力が全演算終了信号（第３図ヌ）として記憶回
路３３をリセットし、そのＱ出力は第３図ロに示したよ
うに「Ｌ」レベルに変わり、１箱の箱詰動作が完了する
。

従って最終演算終了時に於ける第２のレジスター６０に
記憶されている最小誤差重量がその箱詰に於ける総重量
の詰合せ誤差重量を示している。

尚、全演算回数のうち、最終回の演算を開始する時に最
終演算検出回路４９の出力により総許容誤差重量設定回
路４８で設定した総許容誤差重量がＡＮＤ回路５０、Ｏ
Ｒ回路５３を介して第１の比較回路５４に送られ、最終
回の演算時のみ、この総許容誤差重量の範囲と演算回路
２４で演算された合計値とが第１の比較回路５４で比較
される。

次の箱詰を行なうにはプラス側、マイナス側レジスター
２２，２３の記憶を満タンにし、そして外部より箱詰開
始信号ａを記憶回路３３に送って前記動作を繰り返えせ
ばよい。

尚、以上の動作説明は５個、４個、３個組合せコード演
算回数を各１回以上行なう場合について説明したが、例
えば４個組合せコード演算回数が零回と設定された時は
、前記のように一致回路２８４の出力はすでに「Ｈ」レ
ベルになっており５個組合せコード演算が所定回数終了
すれば、次に３個組合せコード演算を行ない、また、例
えば４個、３個組合せコード演算回数が各々零回と設定
された一致回路２８４，２９４の各出力はやはりすでに
「Ｈ」レベルになっており、５個組合せコード演算を所
定回数行ない、全演算が終了した時にＮＡＮＤ回路３２
から「Ｌ」レベルの出力が全演算終了信号として記憶回
路３３のリセット入力Ｒに送られることは容易に判るで
あろう。

また、各回の組合せコード演算に於いて、１回分に相当
する組合せコード演算の結果が各々第１の比較回路５４
で比較され、その全てが許容誤差重量の設定範囲からは
ずれた時は、この回の演算開始から終了までの間に１回
も第１の比較回路５４から記憶回路４２へはセット信号
が送られないので、そのＱ出力、■出力は各々「Ｌ」、
「Ｈ」レベルにリセットされたままである。

つまり、演算開始時に出る微分回路３８のトリガパルス
によってリセットされたままである（第３図オ破線）。

従って、ＡＮＤ回路４４から第３図ワの破線で示したよ
うに警報信号ｅが出ると共に、第１のレジスター５９の
記憶内容を第２のレジスター６０に移すのを禁止し、更
に、各組合せコード演算回数検出回路２７３，２８３，
２９３へ演算終了信号である微分回路４５の出力が送ら
れることを禁止する。

この時、コード記憶レジスター６１は全て「Ｏ」にプリ
セットされたままであるので、排出信号ｇ及び消去信号
ｈはＡＮＤ回路１３から出ない。

そして、プラス側、マイナス側レジスター２２，２３に
新たな誤差重量を記憶させて再度、同じ組合せコード演
算をやり直す。

この時、両レジスター２２，２３の記憶満タン信号ｂで
もって前記のように微分回路３８からトリガパルスが出
るが（第３図ト）、記憶回路４２はリセットされたまま
であるのでそのＱ出力、■出力は「Ｌ」、「Ｈ」レベル
のままである（第３図オ）。

次に、具体的数値に基づいて説明する。

今、箱詰個数２２個、箱詰総重量３３ｋｇ中間許容誤差
重量±２０ｇ、総許容誤差重量＋１０ｇ、−０ｇとする
と、平均単重は３３ｋｇ÷２２個−１．５ｋｇ、また、
第４図の表より５個、４個、３個組合せコード演算回数
は各々３回、１回、１回となる。

そして、第２、第３計量器９，１１で平均単重１．５ｋ
ｇに対する誤差重量が計量され、順次、プラス側、マイ
ナス側レジスター２２，２３で誤差重量を記憶し、 であったとする。

第１回目の５個組合せコード演算を５６通り行ない、そ
の結果、 が最小誤差重量となり、プラスライン・ストックコンベ
アー１２から±７１ｇ、＋１０ｇ、＋８ｇの、またマイ
ナスライン・ストックコンベアー１３から−２５ｇ、−
６５ｇの各誤差重量を有する品物を集積コンベアー１５
に排出する。

この時、排出個数は５個、誤差重量Ｅ１＝−１ｇ、合計
重量は７４９９ｇとなる。

次に、第２計量器９にて３回、第３計量器１１にて２回
各々品物を計量し、その結果、 であったとする。

そして、同様に、第２回目の５６通りの演算を前回の誤
差重量Ｅ１＝−１ｇを加算して、つまり、補正して行な
い、 が第２回目までの最小誤差重量となり、該当する品物を
前回同様に集積コンベアー１５に排出するこの時、第２
回目までの排出個数は計１０個、誤差重量Ｅ２＝＋３ｇ
、合計重量は１５００ｇ×１０＋Ｅ２＝１５００３ｇと
なる。

そして、第３回目の計量を行ない、その結果が、 であったとする。

同様に第３回目の５６通りの演算を前回までの誤差重量
Ｅ２＝＋３ｇを補正して行ない、 が第３回目までの最小誤差重量となり、同様に該当する
品物を排出する。

この時、第３回目までの排出個数は計１５個、誤差重量
Ｅ３＝−１ｇ、合計重量は１５００ｇ×１５＋Ｅ３＝２
２４９９ｇとなる。

次に第４回目の計量結果が であったとする。

ここで、４個組合せコード演算（７０通り）を前回まで
の誤差重量Ｅ３＝−１ｇを補正して行ない。

が第４回目までの最小誤差重量となり、該当する品物を
排出する。

この時、第４回目までの排出個数は計１９個、誤差重量
Ｅ４＝−１６ｇ、合計重量は１５００ｇ×１９＋Ｅ４＝
２８４８４ｇとなる。

次に第５回目の計量結果が であったとする。

ここで、３個組合せコード演算（５６通り）を前回まで
の誤差重量Ｅ４＝−１６ｇを補正して行ない。

が第５回目、即ち、最終回までの最小誤差重量となり、
同様に該当する品物を排出する。

この時、第５回目、つまり、最終回までの排出個数は計
２２個、最終誤差重量Ｅ５＝＋２ｇ、合計重量は１５０
０ｇ×２２＋Ｅ５＝３３００２ｇとなる。

以上により、１箱の箱詰個数は２２個、箱詰総重量３３
００２ｇとなり、＋２ｇの誤差となる。

また、第４回目までの各誤差重量（Ｅ１） 、（Ｅ２）
、（Ｅ３）（Ｅ４）は最初に設定した中間許容誤差重
量±２０ｇの範囲内にあり、最終誤差重量（Ｅ５）も総
許容誤差重量＋１０ｇ、−０ｇの範囲内にある。

以上の実施例ではプラス側、マイナス側レジスター２２
，２３の記憶容量を各４個ずつ計８個にしたが、この数
に限定されるものではない。

また、両レジスター２２，２３には平均単重Ｘに対する
誤差重量を記憶したが単量を記憶させてもよい。

この時は、演算回路２４に演算回路を組み込み、各回組
合せコード演算で得られる合計重量をその時の個数で割
ってその時の平均単重を算出し、選別回路１９に設定し
た元の平均単重Ｘに対する前記演算回路２４で得られた
各回の平均単重の誤差を演算回路２４で算出し、この誤
差と第２のレジスター６０に記憶されている前回までの
合計誤差重量との和を第１の比較回路５４で中間許容誤
差重量設定回路４７又は総許容誤差重量設定回路４８で
設定した中間許容誤差重量又は総許容誤差重量と比較す
ればよい。

以上説明したように本発明は、品物の単重のバラツキが
計量精度に影響せず、非常に高精度に所定個数、所定重
量若しくは所定重量に最も近い計量を行なうことができ
ると共に、前回までの演算に於ける誤差重量を次回の演
算に加味、つまり、補正するので組合せコード演算回数
が多くなっても計量誤差を最小にすることができる。

また、品物の単重誤差或いは単重を記憶するレジスター
にシフト機能を持たせている為、１台の計量器にて複数
個の品物を次々と計量できるので装置自体が安価に製作
できる。

更に、品物の重量が１次的に片寄つてもプラスライン、
マイナスライン・コンベアーで品物を各々ストツクする
為、演算に支障を生じることがない。

しかも、所定個数が大であっても、複数回に分けて演算
を行なう為に、電気回路及び機構も容易に安価に製作で
きる等の効果を有する。

【図面の簡単な説明】

第１図は本発明を適用した計量システムの説明図、第２
図は本発明のブロック回路図、第３図は動作波形図であ
る。 第４図は箱詰個数と組合せコード演算回数との関係を示
す表である。 ２２・・・・・プラス側レジスター、２３・・・・・・
マイナス側レジスター、２４・・・・・・演算回路、２
５・・・・・・箱詰個数設定部、２６・・・・・・組合
せコード演算回数設定回路、２７・・・・・５個組合せ
コード演算回数制御部、２８・・・・・・４個組合せコ
ード演算回数制御部、２９・・・・３個組合せコード演
算回数制御部、４７・・・・・・中間許容誤差重量設定
回路、４８・・・・・・総許容誤差重量設定回路、５４
・・・・・・第１の比較回路、５７・・・・・第２の比
較回路、５９・・・・・・第１のレジスター、６０・・
・・・・第２のレジスター、６１・・・・・・コード記
憶レジスター。

Claims (1)

【特許請求の範囲】
1. １ 集積コンベアの両側に、計量機にて計量された品物
   をストツクするためのストックコンベアを配設し、両ス
   トックコンベアの外側に、上記ストックコンベア上の品
   物を中央の集積コンベア上に排出するための排出器を設
   置し、両ストツクコンベア上の品物の平均単重に対する
   誤差又は計量値を計量の都度順次記憶しておき、上記記
   憶データを設定個数による全ての組合せに従って演算し
   、組合せ演算結果の値が設定重量又は設定重量に最も近
   い重量の組合せを得て集積コンベア上に排出器で一斉に
   押し出す様になしたことを特徴とする計量方式。