JPS584846B2 - 符号器 - Google Patents
符号器Info
- Publication number
- JPS584846B2 JPS584846B2 JP52115454A JP11545477A JPS584846B2 JP S584846 B2 JPS584846 B2 JP S584846B2 JP 52115454 A JP52115454 A JP 52115454A JP 11545477 A JP11545477 A JP 11545477A JP S584846 B2 JPS584846 B2 JP S584846B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal clock
- signal
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明はPCM信号用クロツクと符号器の制御信号用ク
ロツクとを非同期の状態で符号化を行なう符号器に関す
るものである。
ロツクとを非同期の状態で符号化を行なう符号器に関す
るものである。
第1図に示すデイジタル通信網における端末符号器、復
号器の場合について、以下従来の技術を説明する。
号器の場合について、以下従来の技術を説明する。
第1図において、1はデイジタル加入者線、2は符号器
、3は復号器、4はタンク回路、5は電圧制御発振器、
6は分周器、7は位相比較器、8は位相同期化回路を示
し、ここで、符号器2、および復号器3の内部動作周波
数(すなわち、制御信号用クロツクの周波数)はデイジ
タル加入者線1で伝送されるPOM信号用クロツクの周
波数(通常の公衆電話回線では64KHz)よりも高い
周波数を必要とする。
、3は復号器、4はタンク回路、5は電圧制御発振器、
6は分周器、7は位相比較器、8は位相同期化回路を示
し、ここで、符号器2、および復号器3の内部動作周波
数(すなわち、制御信号用クロツクの周波数)はデイジ
タル加入者線1で伝送されるPOM信号用クロツクの周
波数(通常の公衆電話回線では64KHz)よりも高い
周波数を必要とする。
このような符号器2、および復号器3の例としては後で
述べる計数形符号器、および復号器がある。
述べる計数形符号器、および復号器がある。
通常の公衆電話回線においては、音声1チャンネルは8
KHzで標本化され、COITT勧告のμ=255符
号化則に適合した圧伸8ビットPCM信号に変換され、
64Kbit/secの符号化速度となる。
KHzで標本化され、COITT勧告のμ=255符
号化則に適合した圧伸8ビットPCM信号に変換され、
64Kbit/secの符号化速度となる。
この64Kbit/secの音声1チャンネルPCM信
号は第1図のデイジタル網内で伝送・交換され、デイジ
タル加入者線1を伝送され、端末復号器3、およびタン
ク回路4に供給される。
号は第1図のデイジタル網内で伝送・交換され、デイジ
タル加入者線1を伝送され、端末復号器3、およびタン
ク回路4に供給される。
タンク回路4では供給された64Kbit/secのP
CM信号によりPCM信号用クロツクP(64KHz)
を発生し、位相同期化回路8に供給される。
CM信号によりPCM信号用クロツクP(64KHz)
を発生し、位相同期化回路8に供給される。
ここで、タンク回路4のPCM信号用クロツクPの6
4 KHzはデイジタル網における6 4 KHzと同
期化された周波数である。
4 KHzはデイジタル網における6 4 KHzと同
期化された周波数である。
位相同期化回路8では符号器2、および復号器3の制御
信号用クロツクCをタンク回路4のPCM信号用クロツ
クPに同期化させる。
信号用クロツクCをタンク回路4のPCM信号用クロツ
クPに同期化させる。
すなわち、電圧制御発振器5の制御信号用クロツクC出
力は分周器6により64KHzに分周され、タンク回路
4のPCM信号用クロツクPと共に位相比較器7に供給
される。
力は分周器6により64KHzに分周され、タンク回路
4のPCM信号用クロツクPと共に位相比較器7に供給
される。
位相比較器7ではタンク回路4のPCM信号用クロツク
P(64KHz)と分周器6のの64KHz出力の位相
差を検出し、位相差信号を電圧制御発振器5に供給する
。
P(64KHz)と分周器6のの64KHz出力の位相
差を検出し、位相差信号を電圧制御発振器5に供給する
。
以上の動作を繰り返すことにより電圧制御発振器5の制
御信号用クロツクCはタンク回路4のPCM信号用クロ
ツクPと同期化される(すなわち、デイジタル網におけ
る64KHzと同期化される)。
御信号用クロツクCはタンク回路4のPCM信号用クロ
ツクPと同期化される(すなわち、デイジタル網におけ
る64KHzと同期化される)。
PCM信号用クロツクPに同期化された制御信号用クロ
ツクCは符号器2および復号器3に供給される。
ツクCは符号器2および復号器3に供給される。
符号器2では同期化された制御信号用クロツクCにより
音声1チャンネルを符号化し、64Kbit/secの
PCM信号をデイジタル加入者線1に伝送する。
音声1チャンネルを符号化し、64Kbit/secの
PCM信号をデイジタル加入者線1に伝送する。
また、復号器3ではデイジタル加入者線1で伝送された
64Kbit/secのPCM信号を制御信号用クロツ
クCにより復号化する。
64Kbit/secのPCM信号を制御信号用クロツ
クCにより復号化する。
以上、説明したように、PCM信号用クロツク(64K
Hz)より高い周波数を必要とする端末符号器、およぴ
復号器の場合、制御信号用クロツクをPCM信号用クロ
ツクと同期化させるために、第1図に示す位相同期化回
路8を必要とし、回路規模が増加するなどの欠点を有し
ていた。
Hz)より高い周波数を必要とする端末符号器、およぴ
復号器の場合、制御信号用クロツクをPCM信号用クロ
ツクと同期化させるために、第1図に示す位相同期化回
路8を必要とし、回路規模が増加するなどの欠点を有し
ていた。
また、分周器6を用いているため、制御信号用クロツク
の周波数はPCM信号用クロツクの周波数の整数倍にす
る必要があり、制御信号用クロツクの周波数の選定には
自由度がなかった。
の周波数はPCM信号用クロツクの周波数の整数倍にす
る必要があり、制御信号用クロツクの周波数の選定には
自由度がなかった。
本発明は従来のものにみられた欠点に鑑みてなされたも
ので、位相同期化回路を用いず、PCM信号用クロツク
と制御信号用クロツクを非同期の状態で符号化を行ない
、非常に回路規模の小さい回路を付加することにより符
号化されたPCM信号出力をPCM信号用クロツクに同
期化させることを特徴とし、その目的は回路規模の小型
化にある。
ので、位相同期化回路を用いず、PCM信号用クロツク
と制御信号用クロツクを非同期の状態で符号化を行ない
、非常に回路規模の小さい回路を付加することにより符
号化されたPCM信号出力をPCM信号用クロツクに同
期化させることを特徴とし、その目的は回路規模の小型
化にある。
第2図は本発明の実施例であって、9はアナログ信号入
力端子、10はクロック信号入力端子、11は積分器、
12は比較器、13は分周器、14はフリツプフロツプ
、15はクロツクパルス発生回路、16は制御回路、1
7は計数回路、18は並列・直列変換回路、19はPC
M信号出力端子、20〜23はスイッチ、24,25は
抵抗、26は積分用コンデンサ、27は増幅器、28は
正の基準電圧、29は負の基準電圧である。
力端子、10はクロック信号入力端子、11は積分器、
12は比較器、13は分周器、14はフリツプフロツプ
、15はクロツクパルス発生回路、16は制御回路、1
7は計数回路、18は並列・直列変換回路、19はPC
M信号出力端子、20〜23はスイッチ、24,25は
抵抗、26は積分用コンデンサ、27は増幅器、28は
正の基準電圧、29は負の基準電圧である。
また、第3図は第2図の動作を説明するためのタイムチ
ャートである。
ャートである。
以下の説明では、本発明を第2図に示すような計数形符
号器に適用した場合について述べる。
号器に適用した場合について述べる。
まず、クロツク信号入力端子10からのPCM信号用ク
ロツクPが分周器13に供給され、分周される。
ロツクPが分周器13に供給され、分周される。
ここで、POM信号用クロツクPは第1図ではタンク回
路4の出力Pに相当し、デイジタル網からデイジタル加
入者線1により伝送される64Kbit/secのPC
M信号と同期している。
路4の出力Pに相当し、デイジタル網からデイジタル加
入者線1により伝送される64Kbit/secのPC
M信号と同期している。
分周器13では第3図に示すように64KHzのPOM
信号用クロツクPを1/8分周し、制御信号(標本化パ
ルス)81、制御信号P1、および制御信号(読出しパ
ルス)P2を発生させる。
信号用クロツクPを1/8分周し、制御信号(標本化パ
ルス)81、制御信号P1、および制御信号(読出しパ
ルス)P2を発生させる。
制御信号S1によりスイッチ20を閉じ、アナログ信号
人人端子9からのアナログ信号(音声信号)を抵抗24
を介して一定時間Tsの間、積分器11に積分し、スイ
ッチ20を開く。
人人端子9からのアナログ信号(音声信号)を抵抗24
を介して一定時間Tsの間、積分器11に積分し、スイ
ッチ20を開く。
この時の積分器11の積分出力はアナログ信号に比例し
た電圧値である。
た電圧値である。
次に第3図に示す分周器13の制御信号P1が第2図の
フリツプフロツプ14のD端子に供給され、フリツプフ
ロツプ14のC端子にはクロックパルス発生回路15の
計数クロツク(制御信号用クロツク)Cを供給する。
フリツプフロツプ14のD端子に供給され、フリツプフ
ロツプ14のC端子にはクロックパルス発生回路15の
計数クロツク(制御信号用クロツク)Cを供給する。
したがって、フリツプフロツプ14のQ端子には第3図
に示すような制御信号Pφが出力される。
に示すような制御信号Pφが出力される。
すなわち、制御信号P1が“0”から“1”に変化する
時刻t0から計数クロツクCの最初の立上り時刻tjに
おいて、制御信号Pφは発生する。
時刻t0から計数クロツクCの最初の立上り時刻tjに
おいて、制御信号Pφは発生する。
このフリツプフロツプ14の制御信号Pzは制御回路1
6に供給され、制御信号Pφの立上り時刻tjにおいて
、符号化動作を開始する。
6に供給され、制御信号Pφの立上り時刻tjにおいて
、符号化動作を開始する。
すなわち、比較器12により積分器11の出力の極性判
別を行ない、逆極性の基準電圧を積分器11により積分
する。
別を行ない、逆極性の基準電圧を積分器11により積分
する。
すなわち、積分器11の出力が正または負によって、ス
イッチ22、または21を閉じる。
イッチ22、または21を閉じる。
したがって、積分器11の出力は0電圧に近づく。
この基準電圧の積分と同時に制御回路16からの制御信
号により計数回路17はクロツクパルス発生回路15の
計数クロツクCを計数する。
号により計数回路17はクロツクパルス発生回路15の
計数クロツクCを計数する。
積分器11の出力が0電圧となったことを比較器12が
検出すると、この比較器12からの検出信号は制御回路
16に供給され、閉じているスイッチ21または22を
開き、かつスイッチ23を閉じ、積分器11をリセット
すると共に、計数回路17に供給され、計数動作を停止
させる。
検出すると、この比較器12からの検出信号は制御回路
16に供給され、閉じているスイッチ21または22を
開き、かつスイッチ23を閉じ、積分器11をリセット
すると共に、計数回路17に供給され、計数動作を停止
させる。
この時の計数回路17の計数値はアナログ信号に対応し
た8ビットのPCM信号となる。
た8ビットのPCM信号となる。
以上の符号化動作が終了すると、分周器13の制御信号
P2が第3図に示すような標本化周期の最終時刻に並列
・直列変換回路18に供給され、計数回路17の計数値
の並列8ビットを直列に変換し、PCM信号用クロツク
Pと同期した直列8ビットのPCM信号をPCM信号出
力端子19に出力する。
P2が第3図に示すような標本化周期の最終時刻に並列
・直列変換回路18に供給され、計数回路17の計数値
の並列8ビットを直列に変換し、PCM信号用クロツク
Pと同期した直列8ビットのPCM信号をPCM信号出
力端子19に出力する。
ここで、アナログ信号入力端子9からのアナログ信号は
PCM信号用クロツクPより分周された8KHzの制御
信号S1により一定時間Ts積分されるため、標本化定
理に基づき、正確な標本化操作が行なわれている。
PCM信号用クロツクPより分周された8KHzの制御
信号S1により一定時間Ts積分されるため、標本化定
理に基づき、正確な標本化操作が行なわれている。
一方、計数および基準電圧の開始時刻tjはPCM信号
用クロックPと計数クロツクCが非同期なため、アナロ
グ信号の積分終了時刻toよりも最大τo(τoは計数
クロツクCの周期)だけ変化する。
用クロックPと計数クロツクCが非同期なため、アナロ
グ信号の積分終了時刻toよりも最大τo(τoは計数
クロツクCの周期)だけ変化する。
しかし、このtoからtの間、積分器11は一定時間積
分されたアナログ信号を積分用コンデンサ26に保持し
ており、符号化には影響を与えない。
分されたアナログ信号を積分用コンデンサ26に保持し
ており、符号化には影響を与えない。
次の時刻tからはクロツクパルス発生回路15の計数ク
ロツクCにより計数が行なわれ、この非同期の計数クロ
ックCが時間的に変動すると、計数誤差を生じる。
ロツクCにより計数が行なわれ、この非同期の計数クロ
ックCが時間的に変動すると、計数誤差を生じる。
しかし、クロックパルス発生回路15として通常の周波
数誤差±10−5以下の水晶発振器を用いれば、8ビツ
程度の分解能(1/28)は十分確保できる。
数誤差±10−5以下の水晶発振器を用いれば、8ビツ
程度の分解能(1/28)は十分確保できる。
また、符号化が終止し、計数回路17の計数値を直列8
ビットのPCM信号に変換する際にはPCM信号用クロ
ツクPより分周された制御借号P2を用いるため、符号
化されたPCM信号は必然的にPCM信号用クロツクP
と同期化される。
ビットのPCM信号に変換する際にはPCM信号用クロ
ツクPより分周された制御借号P2を用いるため、符号
化されたPCM信号は必然的にPCM信号用クロツクP
と同期化される。
以上説明したように、計数クロツクCをPCM信号用ク
ロツクPに同期化させることなく、正確な符号化が可能
となる。
ロツクPに同期化させることなく、正確な符号化が可能
となる。
また、64KHzの制御信号用クロツクで動作可能な通
常の帰還形符号器でも、分周器13は必要とされるため
、本発明を用いるために生じる回路規模の増加はフリッ
プフロツプ14だけである。
常の帰還形符号器でも、分周器13は必要とされるため
、本発明を用いるために生じる回路規模の増加はフリッ
プフロツプ14だけである。
これは従来の複雑な位相同期化回路と比べて、大幅な回
路規模の縮小を意味する。
路規模の縮小を意味する。
上記の実施例では、計数形符号器の場合について説明し
たが、PCM信号用クロックより高い周波数の制御信号
用クロツクを必要とする符号器であれば、本発明を適用
できる。
たが、PCM信号用クロックより高い周波数の制御信号
用クロツクを必要とする符号器であれば、本発明を適用
できる。
すなわち、アナログ信号の標本化はPCM信号用クロッ
クより分周、した8KHzで行ない、符号化の開始は第
3図に示すように標本化の終了時刻をフリップフロップ
によりタイミングを取って行なえばよい。
クより分周、した8KHzで行ない、符号化の開始は第
3図に示すように標本化の終了時刻をフリップフロップ
によりタイミングを取って行なえばよい。
以上説明したように本発明によればPGM信号用クロツ
クと非同期で且つその周波数より高い周波数の制御信号
用クロツクにより動作する符号器において、PCM信号
用クロツクより分周して得た標本化パルスを用いてアナ
ログ入力信号を標本化した後、標本化パルスの終了時点
以降の最初の制御信号用クロツクの立上り時点から符号
化を行ない、、符号化出力をPCM信号用クロックより
分周して得た読出しパルスを用いて読み出し、PCM信
号用クロックと同期化した符号化出力を得るようになし
たので、位相同期化回路が不要となり回路規模を減少す
ることができ、また制御信号用クロツクの周波数を自由
に選定することができるとともに、従来のPCM信号用
クロックを標本化周期と同一周期で分周して得たクロッ
クパルスの立上り時点以降の最初の計数クロックの位置
を立上り時点とした標本パルスを用いたものと異なりそ
の標本化周期が変動せず、標本化歪、符号化歪を生ずる
ことなく高品質な符号化出力が得られ、通常の公衆電話
回線における端末符号器などに利用して実用上顕著なる
効果がある。
クと非同期で且つその周波数より高い周波数の制御信号
用クロツクにより動作する符号器において、PCM信号
用クロツクより分周して得た標本化パルスを用いてアナ
ログ入力信号を標本化した後、標本化パルスの終了時点
以降の最初の制御信号用クロツクの立上り時点から符号
化を行ない、、符号化出力をPCM信号用クロックより
分周して得た読出しパルスを用いて読み出し、PCM信
号用クロックと同期化した符号化出力を得るようになし
たので、位相同期化回路が不要となり回路規模を減少す
ることができ、また制御信号用クロツクの周波数を自由
に選定することができるとともに、従来のPCM信号用
クロックを標本化周期と同一周期で分周して得たクロッ
クパルスの立上り時点以降の最初の計数クロックの位置
を立上り時点とした標本パルスを用いたものと異なりそ
の標本化周期が変動せず、標本化歪、符号化歪を生ずる
ことなく高品質な符号化出力が得られ、通常の公衆電話
回線における端末符号器などに利用して実用上顕著なる
効果がある。
第1図はデイジタル通信網における従来の端末符号器・
復号器のブロック図、第2図は本発明の実施例のブロッ
ク図、第3図は第2図の制御信号のタイムチャートであ
る。 1・・・・・・デイジタル加入者線、2・・曲符号器、
3・・・・・・復号器、4・・・・・・タンク回路、5
・・・・・・電圧制御発振器、6・・・・・・分周器、
7・・・・・・位相比較器、8・・・・・・位相同期化
回路、9・・・・・・アナログ信号入力端子、10・・
・・・・クロツク信号入力端子、11・・・・・・積分
器、12・・・・・・比較器、13・・・・・・分周器
、14・・曲フリツプフロツプ、15・・・・・・クロ
ックパルス発生回路、16・・・・・・制御回路、17
・・・・・・計数回路、18・・・・・・並列・直列変
換回路、19・・・・・・PCM信号出力端子、20〜
23はスイッチ、24.25・・・・・・抵抗、26・
・・・・・積分用コンデンサ、27・・・・・・増幅器
、28・・・・・・正の基準電圧、29・・・・・・負
の基準電圧。
復号器のブロック図、第2図は本発明の実施例のブロッ
ク図、第3図は第2図の制御信号のタイムチャートであ
る。 1・・・・・・デイジタル加入者線、2・・曲符号器、
3・・・・・・復号器、4・・・・・・タンク回路、5
・・・・・・電圧制御発振器、6・・・・・・分周器、
7・・・・・・位相比較器、8・・・・・・位相同期化
回路、9・・・・・・アナログ信号入力端子、10・・
・・・・クロツク信号入力端子、11・・・・・・積分
器、12・・・・・・比較器、13・・・・・・分周器
、14・・曲フリツプフロツプ、15・・・・・・クロ
ックパルス発生回路、16・・・・・・制御回路、17
・・・・・・計数回路、18・・・・・・並列・直列変
換回路、19・・・・・・PCM信号出力端子、20〜
23はスイッチ、24.25・・・・・・抵抗、26・
・・・・・積分用コンデンサ、27・・・・・・増幅器
、28・・・・・・正の基準電圧、29・・・・・・負
の基準電圧。
Claims (1)
- 1 PCM信号用クロツクと非同期で且つその周波数よ
り高い周波数の制御信号用クロツクにより動作する符号
器において、PCM信号用クロツクより分周して得た標
本化パルスを用いてアナログ入力信号を標本化した後、
標本化パルスの終了時点以降の最初の制御信号用クロツ
クの立上り時点から符号化を行ない、符号化出力をPC
M信号用クロツクより分周して得た読出しパルスを用い
て読み出し、PCM信号用クロツクと同期化した符号化
出力を得るようになしたことを特徴とする符号器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52115454A JPS584846B2 (ja) | 1977-09-26 | 1977-09-26 | 符号器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52115454A JPS584846B2 (ja) | 1977-09-26 | 1977-09-26 | 符号器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5448473A JPS5448473A (en) | 1979-04-17 |
JPS584846B2 true JPS584846B2 (ja) | 1983-01-28 |
Family
ID=14662941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52115454A Expired JPS584846B2 (ja) | 1977-09-26 | 1977-09-26 | 符号器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS584846B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58158127U (ja) * | 1982-04-19 | 1983-10-21 | トヨタ自動車株式会社 | 金属板製タイミングプ−リの取付構造 |
JPS60196053U (ja) * | 1984-05-31 | 1985-12-27 | マツダ株式会社 | エンジンプ−リの取付け構造 |
JPS61160360U (ja) * | 1985-03-26 | 1986-10-04 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS552771A (en) * | 1978-06-22 | 1980-01-10 | Toshiba Tungaloy Co Ltd | Rigid covering method |
-
1977
- 1977-09-26 JP JP52115454A patent/JPS584846B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS552771A (en) * | 1978-06-22 | 1980-01-10 | Toshiba Tungaloy Co Ltd | Rigid covering method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58158127U (ja) * | 1982-04-19 | 1983-10-21 | トヨタ自動車株式会社 | 金属板製タイミングプ−リの取付構造 |
JPS60196053U (ja) * | 1984-05-31 | 1985-12-27 | マツダ株式会社 | エンジンプ−リの取付け構造 |
JPS61160360U (ja) * | 1985-03-26 | 1986-10-04 |
Also Published As
Publication number | Publication date |
---|---|
JPS5448473A (en) | 1979-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4588981A (en) | Double integration, delta-sigma, analog-digital coder | |
US3626408A (en) | Linear charge redistribution pcm coder and decoder | |
JP2000232362A (ja) | シグマ−デルタ・アナログ−デジタル変換器、および信号処理方法 | |
US3899754A (en) | Delta modulation and demodulation with syllabic companding | |
JPS588777B2 (ja) | デルタ変調装置 | |
JPH0761066B2 (ja) | ディジタルデータセパレータ | |
GB2113875A (en) | Electronic timepiece | |
JPS584846B2 (ja) | 符号器 | |
JPS592234B2 (ja) | 押ボタンpcm符号化多周波信号用受信機 | |
JPH0766814A (ja) | Atmクロック再生装置 | |
US4524346A (en) | Circuit arrangement for converting an analog AC voltage signal to a digital signal | |
US4554671A (en) | Delta modulated communication system | |
US4397562A (en) | Digital-analog converter circuit for speech-synthesizing electronic timepiece | |
GB1598755A (en) | Arrangement for decoding a digital signal | |
US3890472A (en) | Transparent time-division pulse-multiplex digital electric signal switching circuit arrangement | |
JPH0435111A (ja) | サンプリングレートコンバータ | |
JP3105574B2 (ja) | 標本化周波数制御方式 | |
JPH11272295A (ja) | 音声処理方法及び装置 | |
JP2594666B2 (ja) | 標本化クロックの周波数情報生成回路 | |
KR930004035B1 (ko) | 디지틀 녹음안내장치의 음성감시 및 녹음기능 정합회로 | |
Gregorian et al. | A CMOS adaptive delta modulation CODEC chip for PABX applications | |
JPS5811770B2 (ja) | 計数形折線符号器 | |
SU1107293A1 (ru) | Формирователь сложной функции | |
JPS61156977A (ja) | 同期信号抽出回路 | |
JP3005495B2 (ja) | Pll回路 |