JPS5847397A - 閉塞交換網におけるパス再配置方法 - Google Patents

閉塞交換網におけるパス再配置方法

Info

Publication number
JPS5847397A
JPS5847397A JP57150799A JP15079982A JPS5847397A JP S5847397 A JPS5847397 A JP S5847397A JP 57150799 A JP57150799 A JP 57150799A JP 15079982 A JP15079982 A JP 15079982A JP S5847397 A JPS5847397 A JP S5847397A
Authority
JP
Japan
Prior art keywords
path
matrix
primary
link
relocation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57150799A
Other languages
English (en)
Other versions
JPS6365278B2 (ja
Inventor
コンスタンチン・マイケル・メラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5847397A publication Critical patent/JPS5847397A/ja
Publication of JPS6365278B2 publication Critical patent/JPS6365278B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/64Distributing or queueing
    • H04Q3/68Grouping or interlacing selector groups or stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1334Configuration within the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は交換網において閉塞状態にめるバスをメークす
るためのパス再配置方法に係る。
〔背景技術〕
通信交換の分野においては、交換網の分は方として閉塞
交換網及び非閉塞交換網がめる。非閉塞交換網は、網内
におけるトラヒック・パターンとは無関係に常時任意の
入口(1nleりを任意の出口(outlet )K接
続し得る交換網として定義さnる。従って、こnもよく
知られていることであるが、固定さ扛た数の入口及び出
口を有する非閉塞交換網を実現させるためには多数のク
ロスポイントを必要とす机交換網で必要なりロスポイン
トの数は当該交換網のコストに反映されるから、入口及
び出口の数を減らすことな(クロスポイントの数だけを
減らす試みがなされてきた。しかしながら、入口及び出
口の数をそのままにしてクロスポイントだけを減らすと
、交換網はもはや非閉塞ではなく、閉塞交換網になる。
即ちこのような交換網においては、接続ができない入口
及び出口の組が存在し得る。
交換網を簡略化する(クロスポイントの数を減らす)た
めの技法として、交換動作を3以上の階てい(stag
e)にわたって行わせるものが知られている。各階てい
は複数の同一交換マ) IJラックス構成され得る。例
えば、1次階てい、2次(中間1)階てい及び3次階て
いから成る3階てい交換網がある。1024個の入口を
同数の出口に接続する交換網を考えてみると、これが非
閉塞交換網の場合には、各々16個の入口及び31個の
出口を有する128個の1次マトリックス及び3次マト
リックスと、各々64個の入口及び64個の出口を有す
る51個の2次マトリックスとを必要とする。各2次マ
トリックスは実際には、各々32個の入口及び32個の
出口を有する4個のマトリックスで構成され得る。市販
の集積回路を用いると、この交換網は252個のチップ
(マトリックス当り1個のチップ)で構成されることに
なる。
これに対して、同じ<1024個の入口及び同数の出口
を有する閉塞交換網は、例えば、各々′52個の入口及
び32個の出口を有する1次マ) I)クロス、2次マ
トリックス及び6次マトリックスを各々32個ずつ用い
て構成できる。その場合、チップの総数は96個に過ぎ
ず、非閉塞交換網に比べて約40%の節約になる。
ただし、上述のような節約が何の犠牲もなしに達成され
るわけではなく、その当然の結果として交換網において
接続ができない入口及び出口がでてくる。このような接
続不可状態即ち閉塞状態は、例えば接続元の入口を有す
る1次マ) IJラックスび接続先の出口を有する3次
マトリックスに接続可能な自由リンクを持った2次マト
リックスがない場合に生じる。これは交換網中に十分な
数の自由リンクがないことを意味するものではない。閉
塞状態は、このような自由リンクが同じ2次マトリック
スに接続されない場合に生じる。1次マトリックス及び
3次マトリックスは同数の入口及び出口を有しているか
ら、交換網容量の上限に達しない限り、任意の1次マト
リックス又は6次マトリックスへの自由リンクを持った
2次マトリックスが少くとも1つある。従って、成る2
次マトリックスが所望の1次マトリックス及び3次マト
リックスへの自由リンクを持つように接続路乃至はパス
を再配置することができれば、閉塞状態の問題を解決で
きよう。
米国特許第3358269号明細書、同第363819
1号明細書及び同第4075608号明細書では、交換
網における接続再配置の問題が議論されているが、機械
で実施可能な再配置方法に関する記載は見当たらない。
更に米国特許第3638193号明細書の開示は、逆転
スイッチ(べ−タ)素子を用いた交換網に限定されてい
る。
〔本発明の目的〕
本発明の目的は、少なくとも3つの階ていを含む閉塞交
換網において、閉塞状態にあるパスをメークするために
新規なパス再配置方法を提供することにある。
〔本発明の要約〕
本発明のバス再配置方法は少なくとも3つの階てい、即
ち1次階てい、2次階てい及び3次階ていを含む閉塞交
換網に適用される。2次階ていは少なくとも2つの2次
マトリックスで構成され、各2次マトリックスの入口及
び出口の数は1次階ていの全入口数又は3次階ていの全
出口数よりも少ない。1次階ていは複数の1次出口を有
し、6次階ていは複数の3火入口を有する。これらの1
次出口及び3火入口はマトリックスの形で実現され得る
上述のような閉塞交換網にお〜・て、閉塞状態にあるパ
スをメークするための本発明のパス再配置方法は下記の
ステップ1〜ステツプ7から成っている。
ステップ1−閉塞状態にあるパスの接続要求が検出され
る。
ステップ2−要求されたパスに関連する1次出口への自
由な1次リンクを有する第1の2次マトリックス、及び
要求されたパスに関連する6火入口への自由な3次リン
クを有する第2の2次マトリックスが識別される。識別
された第1及び第2の2次マトリックスには、既にメー
クされている1以上のパスが存在しており、以下のステ
ップではこれらのパスを順に指名しそれに従って再配置
することによって、閉塞状態にあるパスがメークされる
ステップ3−要求されたパスに関連する1次出口又は3
火入口のところから始めて、上述の既にメークされてい
るパスが順次に追跡され識別される。これは再配置され
るべきパスを順に指名するためのもので、パスの追跡が
できな(なるまで、即ち自由リンクが見つかるまで続け
られる。メータされているパスの追跡が例えば関連する
1次出口のところから開始される場合、まずこの1次出
口から第2の2次マトリックスを介して特定の3火入口
に至るパスが追跡され、これが第10)(スとして指名
される。次に、この特定の3火入口から第1の2次マト
リックスを介して特定の1次出口に至るパスが追跡され
、これが第2の)(スとし′ で指名される。次の追跡
はこの特定の1次出口から第2の2次マトリックスの方
向に行われる。以下同様にして、特定の1次出口と第2
の2次マトリックスとの間のリンク又は特定の、3火入
口と第1の2次マトリックスとの間のリンクが自由リン
クであることがわかるまで)くスの追跡が続けられる。
ステップ4−ステップ6での追跡及び識別によって順に
指名されたパスのうちの選択された1つのパスがブレー
クされ、次いでこのブレークによって解放された第1又
は第2の2次マトリックスを用いて上述の閉塞状態にあ
ったノくスがメークされる。
ステップ5−指名されたノくスのうちの選択された別の
パスがブレークされ、次いでこの別のパスよりも先に指
名されていたパスが他方の2次マトリックスの方へ切替
えられる。例えば、先に指名されていたパスが第1の2
次マトリックスを使用していた場合には1.第2の2次
マトリックスへの切替えが行われる。
ステップ6−ステップ4又は5そブレークされたパスが
メークされる。
ステップ7−指名された最後のパスに達するまでステッ
プ5及び6が繰返される。
本発明のパス再配置方法を使用する閉塞交換網が電話器
などの音声端末だけでなくディジタル・データ端末をも
収容している場合には、特別の考慮が必要になる。ディ
ジタル化された形で伝送される音声は最終的には人間に
よって理解されるべき〜ものであるから、交換動作にお
いて例えばミリ秒の範囲の短い乱れがあっても許される
。この程度の乱れを人間が知覚することは殆んどできな
いからである。従って、ディジタル化された音声のため
のパス再配置方法はミリ秒程度のパス・プレ−クを許容
し得るものでよい。
しかしながら他のディジタル番データの場合は、上述の
ようなブレークは許されない。例えば、1メガビツトの
パルス・レートにおいて1ミリ秒のブレークが生じると
、1000ピツトの情報が失なわれてしまう。従って、
ディジタル・データのためのバス再配置においては、ブ
レークされるべきパスに代る代替バスを見つけると共に
、ブレーク時点よりも前にこの代替パスを使用可能にす
る必要がある。このため、後述の良好な実施例において
は、代替パスを与える呼再配置母線が1次階ていと3次
階ていとの間に設けられ、前述のステップ4又は5での
ブレークに先立って、選択されたパスのための代替パス
がこの呼再配置母線を介してメークされる。
上述とは別の問題として、ステップ3で指名されたパス
の数が多くなり過ぎることがある。パス再配置に要する
時間は、指名されたパス即ち再配置されるべきパスの数
が多くなるほど長くなるから、この数が予め決められた
値に達してもなお自由リンクが見つからながった場谷に
は、その時点でパスの指名を打切り、別のシーケレスに
切替えるのが望ましい。例えば、前述のステップ6が1
次出口のところから開始されていた場合には、それに代
って3医大口のところからステップ6が再び実行される
〔実施例の説明〕
′1次階てい、2次階てい及び3次階てぃがら成る簡単
な閉塞交換網の例を第1a図に示す。以下特にことわら
ない限り、交換網といえば閉塞交換網を意味するものと
する。図示の交換網の1次階ていは4個の1次マトリッ
クスP1〜P4(これらへの入口は図示していない)で
構成され、各1次マトリックスの出口は各々異なった2
次マトリックスに関連している。従って2次階てぃも複
数の2次マトリックスで構成されるが、第1a図にはそ
のうちの2個(Ml、M2)が示されている。
各1次マトリックスに関連する入口を有する各2次マト
リックスの入口及び出口の数は等しい。6次階てLミは
1次マトリックスと同数の3次マトリシクスT1〜T4
で構成される。従って各2次マ) IJラックス出口は
各々異なった3次マトリックスに関連している(6次マ
トリックスの出口は図示していない)。
各マ(IJソックス行列状に配列された複数のクロスポ
イント・スイッチを含むが、このような構成は周知であ
るから、ここでは触れないことにする。
第1a図に2次マトリックスが2個しか示されていない
理由は、所望の接続を完成させるための即ち所望のパス
をメークするための各再配置手順が、交換網のサイズと
は無関係に、2個の2次マトリックスを用いて遂行され
得るからである。以下の説明から明らかになるように、
本発明は3個以上の2次マトリックスを含む交換網にも
同様に適用され得る。
交換網でメークさ親るべき各パスは固定された端点、即
ち選択された1次マトリックス及び選択された3次マト
リックスを含む。各2次マトリックスは、各1次マトリ
ックス及び各3次マトリックスへのリンクを1つしか持
たない。交換網の容量を越えない限り、所望の1次マト
リックスへの自由なリンク(1次リンク)を持った2次
マトリックス、及び所望の3次マトリックスへの自由な
リンク(3次リンク)を持った2次マトリックスが必ら
ず存在するが、これらの2次マトリックスが異なってい
ると閉塞状態が生じる。再配置の目的は、これら2個の
2次マトリックスのうちの1個が自由な1次リンク及び
3次リンクを両方共持つようになるまで、これら2個の
2次マトリックスの間でパスを移すことである。このよ
うに、再配置手順で監視される2次マトリックスは2個
だけであるから、以下の説明(及び図面)で2次マトリ
ックスの数を2に限定しても一般性を失うことはない。
各々の1次マトリックスP1〜P4及び3次マトリック
スT1〜T4は同数の入口及び出口を有し、従って1次
階てい又は6次階ていで閉塞状態が生じることはない。
閉塞状態は、要求されたパスのための使用可能な入口及
び出口のうちの一方しか持たない特定の2次マトリック
スのところで生じる。本明細書において「パス」とは、
交換網の最初の1次階ていから最後のn次階ていまで延
びる接続路を意味し、各階てい間のバス部分を「リンク
」と呼ぶ。第1a図の場合、各パスは1次から3次まで
延び、1次−2次曲及び2次−3次間の2つのリンクを
含む。本発明はnが4以上であっても同様に適用され得
るものである。
第1a図の交換網は、1次マ) IJツクスP1〜P4
及び3次マトリックスT1〜T4を選択的に相互接続す
るための一対の呼再配置母線CR1及びCR2を含む。
呼再配置母線と1次マトリックス及び3次マトリックス
との間の選択的相互接続は各々の呼再配置スイッチCR
IP1〜CR2T  ’4によって実現される。CRI
XXは1次(又は3次)マトリックスXXを呼再配置母
線CR1に接続するスイッチを表わし、CR2XXはそ
れを呼再配置母線CR2に接続するスイッチを表わす。
従って、″例えば1次マトリックスP1から3次マトリ
ックスT4に至る迂回バスをメークする場合には、CR
IPl及びCRIT4(又はCH2F2及びCR2T4
 ”)が閉じられる。
第1a図の交換網はディジタル音声以外のディジタル・
データを伝送するものとし、1つ既に6個のパス()ゝ
ス1〜パス6)がメークされているものとする。この状
態でP4からT1への第7のパスが要求された場合を考
えてみる。第1a図の例では、2次マトリックスM1は
1次マトリックスP4への自由リンクを有しているが、
3次マトリックスT1へのリンクはパス1で使用中であ
り、また2次マトリックスM2はT1への自由リンクを
有しているが、P4へのリンクはパス6で使用中である
。従って輯1a図の交換網においては、P4からT1へ
のパス7は閉塞状態にある。パス7をメークするために
は、2次マトリックスM1及びM2の一方を解放してそ
れがM4及びT1への自由リンクを持つように、バス1
〜パス6の幾つかを再配置する必要がある。Ml及びM
2の何れが解放されるかは重要ではない。P4への自由
リンクを持つMl及びT1への自由リンクを持つM2以
・外の2次マトリックス(図示せず)は再配置に関与し
ない。
再配置には複数のパスのブレーク及びメークが必要であ
るが、仮定されているディジタル・データ伝送はパスの
ブレークによって大きな影響を受ける。従って、成るパ
スが実際にブレークされる前に代替バスをメークして使
用可能にするため呼再配置母線CRI及びCR2が使用
される。
次に、上述のパス7をメークするための再配置手順を順
を追って説明する。
まず交換網の状態が第1b図のように変えられる。即ち
、2次マトリックスM1を使用していたパス1が呼再配
置母線CR1の方へ切替えられる。・具体的に説明する
と、パス1がMlを使用している状態でスイッチCRI
P1及びCRITlが閉じられる。この結果、パス1は
Ml及びCR1の両方に存在する。然る後、Pl、Ml
又はT1内のクロスポイント・スイッチを制御すること
によってパス1がMlから切離される。この切離しの結
果、3次マトリックスT1に関連するMlの出口が解放
されるので、P4からMlを介してT1に至るパス7を
メークできるようになる。
次のステップでは、第1c図に示されているように、2
次マトリックスM1を使用してぃたパス6が呼再配置母
線CR2の方へ切替えられる。この切替えは上述のパス
1の切替えと同様にして行われる。
パス3の切替えが終ると、2次マトリックスM2を使用
していたパス4が同様にして2次マトリックスM1の方
へ切替えられる。即ち、M2を介するパス4がブレーク
される前に、Mlを介する代替パスがメークされる。か
くして、第1d図に示されているように、M2からMl
へのパス4の切替えが完了する。
パス4の切替えが終った時点においては、2次マトリッ
クスM2がPl及びT1への自由リンクを持っている。
従って、呼再配置母線CR1の方へ切替えられていたパ
ス1を再びM2の方へ切替えることができる。これはP
l、M2及びT1を適切に制御することによってM2を
介する代替パスをメークした後、スイッチCRIP1及
びCR1T1を開放することによって達成される。かく
して、第1e図に示されているように、呼再配置母線C
R1が再び使用可能になる。
次のステップは第1f図の実現である。即ち、パス5が
2次マトリックスM2から2次マトリックスM1の方へ
切替えられる。Mlはこの切替えに必要な自由リンクを
既に持っているから、パス5の切替えは、関連するマト
リックスを適切に制御することによってまずMlを介す
る代替パスをメークし、続いてM2を介する元のパス5
をブレークする′ことによって達成される。
第1f図から明らかなように、ノぐス5の切替えが終る
と、1次マトリックスP3から呼再配置母線CR2を介
して3次マトリックスT4へ至るノくス3を再び2次マ
トリックスM2の方へ切替えることができる。従って再
配置手順の最後のステップでは、まずバス乙のためのM
2を介する代替ノくスがメークされ、続いてスイッチC
R2P3及びCR2T4 (第1f図で丸印が付されて
いるところ)が解放される。かくして、第1g図に示さ
れているように、再配置されたノくス1〜ノ(スフは何
れも2次マトリックスM1又はM2を介するものになり
、呼再配置母線CR1及びCR2は再び自由になる。
上述の再配置手順のキーは複数のパスの切替え順序乃至
は再配置順序にある。従って、再配置されるべき各パス
を適切に識別するための表が作成される。第1a図に示
されている交換網の初期状態を表の形で表わすと下記の
表1のようになる・表Iの縦方向の列は1次マトリック
スP1〜P4及び3次マトリックスT1〜T4を示し、
横方向の行は2次マトリックスM1及びM2を示してい
る。これらの行及び列の交点が特定のパス(パス1〜パ
ス6)を識別する。交点がハイフンになっているところ
は自由リンクである。例えば、Pl及びT1の列とMl
の行との交点は各々パス1を識別しているが、これはパ
ス1がPlからMlを介してT1に至るものであること
を表わしている。再配置されるべきパスは、閉塞された
パスに含まれる1次出口又は3火入口のところから順に
指名される。上述の例では・P4からT1に至る閉塞さ
れたパス7の3火入口であるT1のところから各パスが
順に指名される。従って、Pl−T1間のパス1が最初
に#1として指名される。次いで、最初に指名されたパ
スの他端(今の場合は1火入口であるPl)に接続され
ている別Ωパス即ちP 1−74間のパス4が#2とし
て指名される。指名されたパス4の他端はT4であるか
ら、次に#3として指名されるのはT4に接続されてい
るパス3である。同様にして、パス3の他端であるP3
に接続されているパス5が#4として指名される。パス
5の他端であるT2へのもう一方のリンクは自由リンク
であるから(表■参照)、パスの指名はこの時点で終了
する。指名後の状態を下記の表■に示す。
表IIにおいて再配置されるパスは#1〜#4だけであ
り、パス2及びパス6は使用されない。表IIは交換網
の接続状態から直接作成できるから、本発明の実施にあ
たっては前記の表Iは不要である。
パスの氏名が終ると再配置を遂行することができる。最
初のステップでは、#1が呼再配置母線CRIの方へ切
替えられる。この結果、閉塞されていたT1へのリンク
が自由になるから、P4−T1間の所望のパス7をメー
クすることができる。
第1b図はパス7のメーク後の状態を示している。
次(・で、第1c図に示されているように、#3が呼再
配置母線CR2の方へ切替えられる。この結果、Ml−
74間のリンクが自由リンクになるので、第1d図に示
されているように、−126−M2からMlの方へ切替
えられる。この切替えはPl−M2間のリンクを自由に
するので、第1e図に示されているように、#1をC1
lからM2の方へ切替えることができる。以下同様にし
て、パスを一方の2次マトリックスから他方の2次マト
リックスへ順次に切替えることにより、最終的には第1
g図の状態になる。一般的に言うと、ステップn(nは
0がら始まる)においては、#(2n+1)が使用可能
な呼再配置母線の方へ切替えられ、(+ジステップ0)
、次いで#(2n)が一方の2次マトリックスから他方
の2次マトリックスの方へ切替えられる(サブステップ
1)。か(して、#(2n−1)を呼再配置母線の一方
から使用可能になった2次マドゞリックスの方へ切替え
ることができる(サブステップ2)。最後のステップに
おいては、最後のパスが偶数番号であればサブステップ
1及び2だけが遂行され、奇数番号であればサブステッ
プ2だけが遂行される。最後のステップが終了したとき
には、呼再配置母線CR1及びCR2は共に自由になっ
ている。
上述の例では、R4−T1間の閉塞されていたパス(パ
ス7)がMlを介してメークされたが、パスの指名を1
武人口であるR4のところから始めると、パス7はM2
を介してメークされることになる。あとで詳述するが、
パス再配置手順は後者の方が短い。
更に、パスの再装置を#1から始める代りに、#2から
始めてもよい。その場合、まず#2が使用可能な呼再配
置母線の一方(例えばCR1)へ切替えられ、M2を介
する元の#2がブレークされる(第2b図)。然る後、
#1がMlからM2の方へ切替えられる。この結果、M
l−T1間のリンクが自由になるので、Mlを介するR
4−T1間の所望のパス7をメークすることができる(
第2C図)。
以下のステップを一般的に説明すると、n番目のステッ
プにおいては、最初のサブステップで#(n+1)が自
由な即ち使用可能な呼再配置母線の方へ切替えられる。
このサブステップは、最後のパスがnの場合(再配置が
完了している)には不要である。次のサブステップでは
、#(n)が一方の呼再配置母線からM 1 (nが偶
数)又はM2(nが奇数)の方へ切替えられる。
しかしながら、上述のシーケンスにおいては、Pl−7
4間の#2がCR1の方へ切替えられ、更にR3−T4
間の#3がCR2の方へ切替えられるので(第2d図参
照)不都合が生じる。即ち、CR1及びCR2を同時に
同じ3次マトリックス(今の場合1T4)へ接続するた
めには、各3次マトリックスに余分の入口を設けておか
なければならない。同様に、1次マトリックスP1〜P
4については余分の出口が必要である。これらの余分の
入口及び出口は、第1a図乃至第1g図の再配置手順で
は不要のものである。
本発明においては、再配置されるべきパスの数に上限が
あり、自由リンクの数に応じて、パス再配置ステップの
数が最小の最適再配置手順が存在する。これを証明する
ため、選択された1次マ) IJラックスの自由リンク
を有する第1の2次マトリックス及び選択された3次マ
トリックスへの自由リンクを有する第2の2次マトリッ
クスが識別されたとする。各2次マトリックスの1次リ
ンク(1次マトリックスへのリンク)及び3次リンク(
6次マトリックスへのリンク)は対になっているから、
上述の自由1次リンクを有する第1の2次マトリックス
は少なくとも1つの自由6次リンクを有し、”上述の自
由3次リンクを有する第2の2次マトリックスは少なく
とも1つの自由1次リンクを有する(第1a図参照)。
前と同じく第1及び第2の2次マトリックスを各々M1
及びM2で表わし、それらの1次リンク及び3次リンク
を次の文字で表わす。
a (i)= M 1の1次リンク b(+)=M1の3次リンク c (i)= M 2の1次リンク d(1)=M2の3次リンク Ml及びM2が各々異なった1次マ) IJラックスび
3次マトリックスへのリンクを1つずつ含んでいるもの
とすると、上記の3% b、c及びdはリンク番号を表
わす。例えばMl及びM2の1次リンク及び3次リンク
の数が各々16であれば、a % dは1から16まで
の範囲にある。インデックスiは、以下で説明するリン
ク・シーケンス忙おけるリンクの位置を表わし、同じイ
ンデックスiを有する2つのリンクが1つのパスを構成
している。Ml及びM2の自由1次リンク及び自由3次
リンクを大文字のA、B、C及びDで各々表わすことに
すると、前述のパス指名に相当するリンク・シーケンス
には、所望の1次マトリックス(P4)に接続された自
由1次リンクAから始まってB、C又はDで終る第1シ
ーケンスと、所望の6次マトリックス(T1)に接続さ
れた自由3次リンクDから始まってA、B又はCで終る
第2シーケンスとがある。前記の表■は第2シーケンス
に従って作成されている。これらのリンク・シーケンス
の一意性は次の2つの定義によって保証される。
(1)  a (i) −b(1)間及びc (i) 
−d (i)間には各々1つのパスがある。
(2)c(i+1)=a(1)、b(i+1)=d(i
l上記の(1)は、a (it及びb (i)に各々対
応するMlの入口及び出口、並びにC(i)及びd (
i)に各々対応するM2の入口及び出口が接続されるこ
とを示し、(2)は、 (i)又はd (i)を含むパ
スの次に指名されるべきパスのリンクがe(i+1)又
はb(j+1)であることを示している。
上述の第1シーケンス及び第2シーケンスを(1)及び
(2)に従って作成すると次のようになる。
第1シーケンス:A、c(1)、d(1)、b(2)、
a(2)、c(6)、d(3)、−・−c(n)、d 
(n)、b (n+1 )、a (n + 1 ’):
・”第2シーケンス:o、b(1)、a(1)、C(2
)、d(2)、b(3)、a(6)、−・−b (n)
、a (n)、c(n+1)、d(n+1)、・・・・
・・第1シーケンスはC(n)、d (n)又はb(−
n+1)が自由リンクであることがわかったときに終了
し、第2シーケンスはb (n)、a (n)又はc 
(n+1 )が自由リンクであることがわかったときに
終了する。
シーケンス中の各要素(リンク)の隣接関係は上記の(
1)及び(2)によって一意的に定められているから、
各シーケンスに同じ要素が2度現われることはない。言
い換えれば、Xをaからdまでの任意のリンクとした場
合、x Tj) −x (1)が成立することはない。
これを背理法で証明するため、この関係の最初の生起を
x (nl −x (k)と仮定する。シーケンス中の
各要素は一意的な直前要素を持っているから、x (n
) = x (klが正しければ、直前要素についての
関係x(n−1)ix(k−1)も正シくすければなら
ない。これは、x (n) = x (k)が最初の生
起であるという仮定と矛盾する。従って、x (j)\
X(1)である。更に、第1シーケンス及び第2シーケ
ンスの途中に同じ要素が共通に現われることもない。そ
れらの開始要素である自由リンクが各々異なっているか
らである。
2次マトリックス当りの総リンク数をNとすると、Ml
及びM2は全部で2N個のリンクを持っているから、第
1シーケ/ス及び第2シーヶ、パスの組合わされた長さ
の最大値は2Nである。これは、各シーケンスの長さの
最大値がNであることを意味しない。例えば、第1シー
ケンスが最短のシーケンスであれば、最初及び最後の自
由リンクとその間の1つのパスだけを含む。各パスは2
つのリンクから成っているから、最短シーケンスの長さ
は4である。従って、もう一方の第2シーケンスの長さ
の最大値は2N−4になる。実際の2次マトリックスに
おけるNの値はかなり大きいから、シーケンスが長くな
り過ぎると、シーケンスの作成に時間がかかるだけでな
く、作成されたシーケンスに基づくパス再配置にも時間
がかかる。
従って、シーケンスの長さの上限をNに決めておき、第
1シーケンスの作成中にその長さがNに達してもまだ自
由リンクが見つからなかった場合にはそこで打切って、
第2シーケンスの作成に切替えることにすれば、第2シ
ーケンスの長さはN以下であるから、最適のシーケンス
が得られる。最適シーケンスに含まれる使用中リンクの
数はN−2以下である。従って、再配置されるべきパス
の最大数は(N−2)/2になる。
シーケンスの作成前には、何れのシーケンスの方が短い
かはわからないから、以下の説明では、まず第1シーケ
ンスが作成され、その長さがNに達してもまだ自由リン
クが見つからなかったときに第2シーケンスの作成に切
替えられるものとする。
シーケンスの作成は、交換網を制御する網制御装置又は
専用のパス再配置装置で行われる。本発明が既存の交換
網に適用されるのであれば、後者のパス再配置装置が必
要である。その場合、網制御装置は要求されたパスが閉
塞状態にあることがわかると、パス再配置装置を起動し
て一ヒ述の第1シーケンス又は第2シーケンスを作成さ
せ、それに基づいてパスの再配置を実行する。交換網が
これから新しく設計されるのであればパス再配置に必要
な機能をすべて網制御装置に組込んでおけばよい。網制
御装置としては、例えばz80のようなマイクロプロセ
ッサを使用できる。
網制御装置は接続要求があった場合、まず接続の可否即
ち対応するパスが閉塞状態にあるか否かを調べる。これ
は、要求されたパスの入口端である1次マトリックス及
び出口端である3次マトリックスに接続されている自由
リンクを調べればわかる。それらの自由リンクが同じ2
次マトリックスに接続されていれば要求されたパスをメ
ークすることができ、別々の2次マトリックスに接続さ
れていればどスは閉塞状態にある。本発明は閉塞状態に
あるパスをメークするためのパス再配置に係るものであ
るから、説明の都合上、要求されたパスは閉塞状態にあ
るものとする。網制御装置は1次マトリックスへの自由
1次リンクAを持った第1の2次マトリックス、及び3
次マトリックスへの自由3次リンクDを持った第2の2
次マトリックスを各々M1及びM2として識別する。か
くして、前述の第1シーケンス又は第2シーケンスの作
成及びそれに基づくパスの再配置を行うことができる。
第1a図から明らかなように、前記の表IIは第2シー
ケンスに従って作成されている。その場合の第2シーケ
ンスの内容は次のとおりである。
D  =M2−TI B   =T2−M1 これに対して、表IIを第1シーケンスに従って作成す
ると次のようになる。
A   、=M1−P4 C=P2−M2 パス再配置を第1シーケンスに基づいて行う場合、まず
P4−T3間のパス6がCR1の方へ切替えられる。こ
の結果、P4−M2間のリンクが自由リンクになるので
、P4からM2を介してT1に至る所望のパス7をメー
クすることができる。
最後のパス2は偶数番号であるから、最後のステップで
は前述のサブステップ1及び2が遂行される。即ち、パ
ス2がMlからM2の方へ切替えられ、次いでパス6が
CR1からMlの方へ切替えられる。再配置手順として
は、こちらの方が簡単である。
Mj及びM2の識別を逆にしても同様なシーケンス作成
及びパス再配置を行える。その場合、所望の3次マトリ
ックスへの自由3次リンクを有する2次マトリックスが
Mlとして識別され、所望の1次マトリックスへの自由
1次リンクを有する2次マトリックスがM2として識別
される。第1シーケンスはMlの自由3次リンクから始
まり、第2シーケンスはM2の自由1次リンクから始ま
る。Ml及びM2の識別を逆にした場合には、aO)と
b(1)及びC(i)とd (i)も逆にしておくと、
前述の定義(1)及び(2)をそのまま使える。
Ml及びM2の識別を第1a図とは逆にした例につき、
第3a図、第3b図及び第3C図を参照、しながら説明
する。
第3a図は複数の1次マトリックスP1〜Pn、Ml及
びM2を含む複数の2次マトリックス(Ml、M2以外
は図示せず)、並びに複数の3次マトリックスT1〜T
nから成る3階てい交換網を示しており、この交換網に
おいてPn−72間の接続が要求されたとする。説明の
便宜上、要求された接続は閉塞状態にあるものとする。
P n −M2間のリンク及びT2−Ml間のリンクは
自由リンクであるから、網制御装置(図示せず)はまず
3以上の2次マトリックスの中から再配置に使用される
2次マトリックスとしてこれらの自由リンクを有するも
のを選択する。第3a図において、自由リンクは実線で
表わされており、使用中のリンクは破線で表わされてい
る。2次マトリックスの入力アドレス(入口)及び出力
アドレス(出口)は客々M n (m )で識別される
。nは1又は2であり、mは入力アドレスの、場合は”
、’ls”などであり、出力アドレスの場合はa、b、
cなどである。
網制御装置は、所望の1次マ) IJツクスPn及び3
次マトリックスT2への自由リンクを識別することによ
って、Pn−T2間のパスが閉塞されているか否かを調
べる。第3a図の例では、Pnの自由リンクはM2に、
T2の自由リンクはMlに各々接続されているから、P
n−T2間のパスが閉塞されていることがわかる。網制
御装置は更に、再配置されるべきパスを含む2つの2次
マトリックスをこれらの自由リンクによってMl及びM
2として識別する。然る後、網制御装置はまず第1シi
ケンスに従うバス再配置表(以下テーブルと言う)を作
成するために第3b図のルーチンを実行する。
第3b図は機能別にブロック化されており、全部で12
の機能F1〜F12を含む。第3b図のルーチンは、テ
ーブルの作成を第1シーケンスに従ってMlのところか
ら始めるときに実行される。
最初の機能F1は、使用される2次マトリックスM1及
びM2のアドレスを記憶させる。
機能F2は、ポインタ!Xをテーブルの開始アドレス(
ハイド・アドレス)PRTABLにセットする。
機能F3は、Mlからの自由リンクのアドレスを得る。
第3a図の交換網においては、各マ) IJラックスN
個の入口及び出口を有し、各1次マトリックスの1番目
の出口はi番目の2次マトリックスに接続され、各2次
マトリックスのj番目の出口はj番目の3次マトリック
スに接続されている。従って、Mlからの自由リンクが
識別されると、該リンクが接続されている6次マトリッ
クス(T2)も自動的に識別される。
機能F4は、ポインタIXを用いて、最初はF3で得ら
れた自由リンクのアドレスを最初のエントリとしてテー
ブルにロードする。
機能F5は、このリンクが自由であり且つ最初のエント
リでないか否かを調べる。最初のエントリは常に自由リ
ンクであるから、機能F5は実際には、テーブル中の2
番目以降のエントリが自由リンクか否かを調べるもので
ある。機能F4〜F11は繰返しループを構成しており
、2番目の自由リンクが見つかるまで繰返し実行される
。従つて、最初は機能F5からF6に進む。
機能F6は、F3で識別された3次マ) IJラックス
らM2の方向にリンクを追跡する。追跡が可能であれば
、M2に接続された特定の1次マトリックスも自動的に
識別される。
機能F7は、このリンクのアドレスをテーブルの2番目
のエントリ位置にロードする。その際、テーブルのバイ
ト・アドレスを示すポインタIXO値に3が加算される
。第6b図のルーチンによつだテーブルの作成が部分的
に完了すると、その各エントリが1つのパスを表わすよ
うにするため、このパスをメークする1次マトリックス
及び3次マトリックス中の適切なりロスポイント拳スイ
ッチに対応するアドレスが各エントリにロードされる。
これらのアドレスは再配置プロセスを速めるためのもの
であるが、ここでは無視することができる。何れにして
も本実施例では各パスを表わすのに6バイトを必要とす
るから、テーブルの各エントリは6バイト長である。従
って、機能F7においてテーブルの2番目のエントリの
最初のバイトなアドレス指定するためには、F4で使用
されたポインタTXの値に3を加算する必要がある。
機能F8は、F7でロードされたエントリに対応するリ
ンクが自由リンクか否かを調べる。このリンクは、機能
F6でのリンク追跡が可能であった場合には自由リンク
ではなく、リンク追跡が不成功に終っていた場合には自
由リンクとして識別される。ここでは、自由リンクでは
なく、従ってF8からF9へ進むものとする。
機能F9は、F6での追跡によって識別された1次→ト
リックスからMlの方向へリンクを追跡することによっ
てM1リンク及びそれに接続された3次マトリックスを
譜別する。
機能F10は、ポインタIXを6だけ増分する。
ポインタIXは機能F2でテーブル開始アドレスPRT
ABLにセットされていたから、これを6だけ増分する
と、テーブルの3番目のエントリの最初のバイトをアド
レス指定できる。
機能F11は、増分度のポインタIXが一定値Nを越え
たか否かを調べる。もしIX)Nであれば、最適のパス
再配置シーケンスを決定できない程度までテーブルが大
きくなってしまっているので、メイン・プログラムへの
復帰が行われる。IX<Nであれば、FllからF4に
戻り、F9で得られたアドレスがテーブル中のポインタ
IXによって指定される記憶位置にロードされる。以下
同様にして、機能F5又はF8で自由リンクが見つかる
か、又は機能F11でオーバーフローが検出されるまで
、機能F4〜F11のループが繰返し実行される。
機能F5又はF8で自由リンクが見つかると機能F12
へ分岐し、標識をセットした後メイン・プログラムへ復
帰する。機能Fj1からメイン拳プログラムへの復帰の
場合には、この標識はセットされない。
復帰後、メイン・プログラムは一機能F12でセットさ
れているはずの標識を検査する。もしセットされていれ
ば、テーブルの作成が完了している。
セットされていなければ、テーブルの作成が不成功に終
っており、従ってメイン・プログラムは第2シーケンス
に対応する第3C図の機能F14へ分岐する。
機能F14は第3b図の機能F1と同じで、Ml及びM
2のアドレスを記憶させる。
機能F15は、M2からの自由リンクのアドレスを得、
更にそれによって特定の1次マトリックスを識別する。
機能F16はポインタIXをテーブルの開始アドレスp
QTABLより3バイト分小さく・値にセットする。こ
れが終ると、第3b図の機能F7への分岐が行われる。
機能F7は、第3C図の機能F15で得られたアドレス
をテーブルの最初のエントリ位置にロードする。あとは
前述のループが繰返し実行される。
テーブルの各エントリの最初のバイト位置()(イト1
)にロードされるリンク・アドレスが前述のM n (
m )によって表わされるものとすると、tiXs a
図の例では、テーブルのバイト1の内容は次のようにな
る。
表■ エントリ番号  テーブルのバイト1 0          Ml(a)  (自由リンク)
I           M  2 (x)、 M 2
−(b)    (11)くス )2        
  M  1 (y)、 M  1  (c)    
(#  2 )くス )5          M2(
d)  (自由リンク)前述のように・各エントリの2
番目及び3番目のバイト位置には、各パスを完全に指定
するのに必要な情報、例えば関連する1次マトリックス
及び3次マトリックスの入口及び出口のアドレスがあと
でロードされる。
テーブルが一旦作成されてしまうと、再配置のための実
際のスイッチングは比較的簡単に行える。
第3a図及び表■の例で説明すると、まずテーブルのエ
ントリ1によって指定されたノくス(P2からM2を介
してT2に至るもの)がブレークされ、次いで既に識別
されているP n −M 2間の自由リンク及びブレー
クによって自由になったM2−72間のリンクを用いて
所望のノ(スがメークされる。勿論、指定されたノくス
をブレークする前に、呼再配置スイッチをセットするこ
とによって代替パスをメークしておく必要がある。テー
ブルにはセットされるべき呼再配置スイッチを識別し得
る情報が書き込まれているから、代替、Cスのメークも
比較的簡単に行える。
指定された最初のパスが一方の呼再配置母線の方へ切替
えられ、PnからH2を介してT2に至る所望のパスが
メークされると、テーブルによって指定される次のパス
が他方の呼再配置母線の方へ切替えられ、次いで一方の
呼再配置母線の方へ切替えられていた最初のノくスが元
の2次マ) IJラックスH2)とは異なる2次マトリ
ックス(Ml)の方へ切替えられる。このようにして、
テーブルで2番目の自由リンクが識別されるまで、指定
されたパスが順次に一方の2次マトリックスから他方の
2次マトリックスの方へ切替えられる。最後に2番目の
自由リンクが識別されると、そのとき呼再配置母線の方
へ切替えられていたノくスがこの自由リンクに関連する
2次マトリックスの方へ切替えられる。
280マイクロプロセツサで実行されるパス再配置プロ
グラムの一例を下記の表IVに示す。表IVの最初の欄
はプログラムシステートメントのライン番号を示し、2
番目の欄はプログラムの特定のセグメント乃至はサブル
ーチンを示し、6番目の欄は命令の′タイプを示し、4
番目の欄は同じラインにある命令で使用されるアドレス
その他のパラメータを示す。
創− 2JPCZ、PCALL 3      PSEQJ   CALL    PS
EQ24                RNZ5 
     PCALL   CALL    ATQC
LR6CALL     PATH 7CALL     REVSET 8               CALL     
PATH9RET lo     PPARM   LD       A
、Dll               XORE、4
2               ANDIM   X
’0OO00011,’13            
 JPCZ、PBC14LDM     A、(NBR
D)15            8ET      
6.A16             LDM    
 (NBRD)、A17      PBC、LDIM
#    IY、NETPARM18        
    、  LD       A、  D19  
             CALL     LKA
DDR20LDM     (TSLA)、A21  
            LD       A、E2
2               CALL     
LKADDR25IDM     (PSLA)、A2
4                INCA25  
              RET26      
BRET     XORA27          
      RET28      LKADDRRR
C,A29                RRCA
30               ANDIM   
 B’00001111’31           
      RET32     PSEQI   L
DMP    (sEcADnR)、DE34    
          LD       A、H35L
D        B、D 56                 CALL  
   ADRTOLET57            
   X         X、A38    5EQ
LOOP  LD@     (IX+O)、L59 
              BIT      6.
L40               JPCNZ、P
SRETR41CALL     SET、81 42               LD      
  B、D43                 C
ALL     TR0844SET      5.
H 45LD@     (IX+3 )、 H46BIT
      6.H 47JPCNZ、  PSRETR 48CALL      SET   5O49LD 
       B、E 50                 CALL  
   TRl551               L
DIP     BC,652ADD#     IX
、BC 53BIT@    7.(xx+o)54     
           RNZ55         
     JP       5EQLOOP56  
     PSRETRXORA57        
        RETss     PSEQ2  
 LDM     HL、(、TRMADDR)59 
            LDMP    DE、(S
ECADDR)60               L
D        A、H61LD        B
、  E 62                CALL   
  ADRTOLET6S             
   LD        H,A64       
        LDIM#    IX、PRTAB
L−365J P        S Q L 2メイ
ン働プログラムはライン0〜9から成り、残りのライン
はメイン・プログラムから呼出されるサブルーチンを構
成して〜・る。メイン・プログラム自体の呼出しは、閉
塞状態にあるパスの接続が要求されたときに行われる。
プログラムの最初の命令(ライン0)は、ライン10〜
27にあるサブルーチンPPARMを呼出す。プログラ
ムが実行されるとき、280マイクロプロセツサのHレ
ジスタに入口アドレスがロードされ、Lレジスタに出口
アドレスがロードされ、Bレジスタにチップ・アドレス
がロードされる。表■vのプログラムは、マトリックス
を構成するチップが2枚のボード上に配置されているシ
ステムを想定して書かれている。従って、両ボード上の
チップが使用される場合、成る程度のアドレス変換が必
要である。
3次マトリックスへの自由り/りを有する2次マトリッ
クスのアドレス(TSEC)はDレジスタに保持され、
1次マトリックスへの自由リンクを有する2次マトリッ
クスのアドレス(P′S−E’C’ >はEレジスタに
保持される。新しいパスはHLレジスタにある6次アド
レス(TRMADDR)及びBCレジスタにある1次ア
ドレス(PRTADDR)によって識別される。パラメ
ータNBRDはボードの枚数を表わす。即ち、ボードが
1枚のときはNBRD−1であり、2枚のときはNBR
D=2である。
サブルーチンPPARMは上述のTSEC及びPSEC
が同じボードにあるか異なったボードにあるかを調べる
。もし異なったボードにあれば、NBRDが2にセット
され、さもなければライン13のジャンプ命令によって
次の3つのライン14〜16がスキップされる。
ライン17〜25は、選択された2つの2次マトリック
スに接続されている1、1次リンク及び3次リンクのア
ドレスを決定する。これらのリンク・アドレスを実際に
導出するのは、ライン19及び22で呼出されるサブル
ーチンLKADDR(ライン28〜31)である。この
サブルーチンは、TSEC及びPSECからライン50
のマスク操作を用いてリンク・アドレスを導出する。
リンク・アドレスが導出されると・ メイン゛プログラ
ムはライフ52以下のサブルーチンPSEQ1を呼び出
す。このサブルーチンは第3b図に対応している。判断
機能のF5はライン40で実行され、F8はライン47
で実行され、Fllはライン54及び55で実行される
。ライン54がラメイン・プログラムへの復帰が行われ
た場合には、ライン2にあるジャンプ命令の条件が満た
されていないので次のライン6へ進み、第3c図に対応
するサブルーチンpsEq2(ライン58〜65)が呼
出される。ライン57からメイン・プログラムへの復帰
が行われた場合には、ジャンプ命令の条件が満たされて
いるのでライン5へ進み、かくしてテーブルを用いたパ
ス再配置が実行される。
本発明を組込んだ交換網を実際に設計し、コンピュータ
の端末とコントローラのポートとの接続を行った。端末
及びポート間のデータ伝送は両方向であるから、各々の
端末及びポートを1次マトリックスの入口及び3次マト
リックスの出口の両方に接続した。端末からポートへの
順方向パスとポートから端末への逆方向パスとを儒像関
係にしたので、順方向パスについて作成したテーブル(
パス再配置表)を逆方向パスの再配置にも使用すること
ができた。
【図面の簡単な説明】
第1a図乃至第1g図は本発明の第1実施例を示す交換
網のブロック図、第2b図乃至第2d図は第1b図乃至
第1d図に代る第2実施例を示す交換網のブロック図、
第3a図はテーブル作成を説明するための交換網のブロ
ック図、第3b図及び第3C図はテーブルを作成するル
ーチンのフローチャートである。 P1〜P4・・・・1次マトリックス M1、M2・・・・2次マトリックス、T1〜T4・・
・・3次マトリックス、CR1、CR2・・・・パス再
配置母線。

Claims (3)

    【特許請求の範囲】
  1. (1)複数の1次出口を有する1次階ていと複数の3火
    入口を有する3次階ていとの間に少なくとも2つの2次
    マトリックスで構成された2次階ていが配置されてなる
    閉塞交換網において、閉塞状態にあるパスをメークする
    ために下記(イ)乃至(ト)のステップを実行するパス
    再配置方法。 (イ)前記パスの接続要求を検出するステップ(ロ)前
    記パスに関連する1次出口への自由1次リンクを有する
    第1の2次マトリックス、及び前記パスに関連する3次
    出口への自由3次リン −りを有する第2の2次マトリ
    ックスを識別するステップ。 (ハ)前記関連する1次出口又は前記関連する3火入口
    のところから始めて自由リンクが見つかるまで、前記第
    1及び第2の2次マトリックスを介して既にメークされ
    ているパスを順次に追跡して識別するステップ°。 に)前記(ハ)のステップで識別されたパスのうちの選
    択された1つのパスをブレークし、該ブレークによって
    解放された前記第1又は第2の2次マトリックスを介し
    て前記閉塞状態にあるパスをメークするステップ。 (ホ)゛前記(ハ)のステップで識別されたパスのうち
    の選択された別のパスをブレークし、前記(ハ)のステ
    ップで該別のパスよりも先に識別されていたパスを、前
    に使用、していた第1又は第2の2次マトリックスとは
    異なる第2又は第1の2次マトリックスの方へ切替える
    ステップ。 (へ)前記に)又は(ホ)のステップでブレークされた
    パスを前記第1又は第2の2次マ) IJソックス介し
    てメークするステップ。 (ト)  前記(ハ)ノステップで識別された最後のパ
    スに達するまで前記(ホ)及び(へ)のステップを繰返
    すステップ。
  2. (2)前記2次階ていを迂回して前記1次階てぃ及び前
    記3次階ていを選択的に相互接続するための再配置母線
    を設け、前記に)又は(ホ)のステップでブレークさ扛
    るべきバスを該ブレークに先立って該再配置母線の方へ
    切替える特許請求の範囲第(1)項に記載のバス再配置
    方法。
  3. (3)前記(・つのステップで識別さnたパスの数が予
    め決めらtた値に達してもなお前記自由リンクが見つか
    らなかった場合には、開始点を変えて前記(ハ)のステ
    ップを最初から実行し直す特許請求の範囲第(1)項又
    は第(2)項に記載のパス再配電方法。
JP57150799A 1981-09-01 1982-09-01 閉塞交換網におけるパス再配置方法 Granted JPS5847397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/298,398 US4417244A (en) 1981-09-01 1981-09-01 Automatic path rearrangement for blocking switching matrix
US298398 1989-01-18

Publications (2)

Publication Number Publication Date
JPS5847397A true JPS5847397A (ja) 1983-03-19
JPS6365278B2 JPS6365278B2 (ja) 1988-12-15

Family

ID=23150332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57150799A Granted JPS5847397A (ja) 1981-09-01 1982-09-01 閉塞交換網におけるパス再配置方法

Country Status (5)

Country Link
US (1) US4417244A (ja)
EP (1) EP0073917B1 (ja)
JP (1) JPS5847397A (ja)
CA (1) CA1176358A (ja)
DE (1) DE3266827D1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417245A (en) * 1981-09-02 1983-11-22 International Business Machines Corp. Digital space division exchange
US4710769A (en) * 1985-12-30 1987-12-01 Ibm Corporation Transmit-secure non-blocking circuit-switched local area network
US4804956A (en) * 1986-03-31 1989-02-14 General Signal Corporation Rearrangeable digital signal space division switching system
GB2188813B (en) * 1986-04-01 1990-03-14 Stc Plc Switching network
US4968977A (en) * 1989-02-03 1990-11-06 Digital Equipment Corporation Modular crossbar interconnection metwork for data transactions between system units in a multi-processor system
GB2235351A (en) * 1989-08-03 1991-02-27 Plessey Telecomm Message switching arrangement
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
JP2965055B2 (ja) * 1992-02-13 1999-10-18 日本電気株式会社 クロスコネクトネットワーク
CA2107299C (en) * 1993-09-29 1997-02-25 Mehrad Yasrebi High performance machine for switched communications in a heterogenous data processing network gateway
US6141689A (en) * 1993-10-01 2000-10-31 International Business Machines Corp. Method and mechanism for allocating switched communications ports in a heterogeneous data processing network gateway
US5801641A (en) * 1993-10-19 1998-09-01 The Johns Hopkins University Controller for a non-blocking broadcast network
US5805574A (en) * 1995-07-28 1998-09-08 Motorola, Inc. Adaptive switch resource allocation in a satellite communication system
GB2344254B (en) * 1995-08-07 2000-07-19 Be Aerospace Inc Multi-stage switch
GB2304255B (en) * 1995-08-07 2000-04-12 Be Aerospace Inc Multi-stage switch
US5987027A (en) * 1996-11-08 1999-11-16 Alcatel Cross-connect multirate/multicast SDH/SONET rearrangement procedure and cross-connect using same
DE19742656C2 (de) * 1997-09-26 2003-02-27 Ericsson Telefon Ab L M Verfahren und Vorrichtung zum Steuern einer Vermittlungsvorrichtung
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
IL136176A (en) 2000-05-16 2004-02-19 Lightscape Networks Ltd Rearrangement of data streams
GB2430326A (en) * 2005-09-16 2007-03-21 Tyco Electronics Raychem Nv Cross connect device comprising a plurality of sparse cross bars

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL284712A (ja) * 1961-11-24
US3962552A (en) * 1972-08-25 1976-06-08 International Telephone And Telegraph Corporation Switching network and peripheral circuits for telecommunications system
US3916124A (en) * 1973-08-31 1975-10-28 Bell Telephone Labor Inc Nodal switching network arrangement and control
IT1024537B (it) * 1974-04-02 1978-07-20 C S E L T Sistema di segnalazione fra centrali telefoniche elettroniche
SE381548B (sv) * 1974-12-20 1975-12-08 Ellemtel Utvecklings Ab Anordning for omstyrning av veljarnet
US4012597A (en) * 1975-11-24 1977-03-15 Motorola, Inc. Transmission trunk multichannel dispatch system with priority queuing
JPS53115111A (en) * 1977-03-17 1978-10-07 Nec Corp Time-space division hybrid talking switch circuit network
US4160127A (en) * 1978-06-27 1979-07-03 Bell Telephone Laboratories, Incorporated Time-slot interchange with protection switching
CA1108736A (en) * 1979-03-29 1981-09-08 Mitel Corporation Switching matrix
US4355384A (en) * 1980-03-19 1982-10-19 Digital Switch Corporation Non-blocking expandable switching matrix for a telecommunication system
US4394541A (en) * 1981-01-02 1983-07-19 Seiden Lewis J Three stage minimum configuration conditionally non-blocking matrix

Also Published As

Publication number Publication date
JPS6365278B2 (ja) 1988-12-15
EP0073917B1 (en) 1985-10-09
CA1176358A (en) 1984-10-16
EP0073917A1 (en) 1983-03-16
DE3266827D1 (en) 1985-11-14
US4417244A (en) 1983-11-22

Similar Documents

Publication Publication Date Title
JPS5847397A (ja) 閉塞交換網におけるパス再配置方法
US3920914A (en) Divided time-division switching network
CA1297571C (en) Rearrangeable multiconnection switching networks constructed using combinatorial designs
JPH0636619B2 (ja) 再配置可能なマルチコネクシヨン交換ネツトワ−ク
CA1173947A (en) Three stage minimum configuration conditionally non- blocking matrix
US3906164A (en) Digital switching networks with feed-back link for alternate routing
CA2017136C (en) Method for expanding a normal three-stage switching array
KR0142190B1 (ko) 방송네트워크
EP1113627B1 (en) Method of determining network paths in a three stage switching matrix
US3718769A (en) Path finding system for time-division multiplexed telephone communication network
US3740480A (en) Time division multiplex switching system utilizing all time division techniques
US3319009A (en) Path selector
SE439091B (sv) Sett att astadkomma ett expanderbart omkopplingsnet jemte sadant astadkommet net
US6141343A (en) Channel division control equipment of the ISDN primary rate interface circuit
US4351985A (en) Coupling system for a telecommunication exchange installation
US3251945A (en) Circuit arrangement constructed in the manner of a coupling multiple for the connection of time multiplex telephone systems
US3773980A (en) Bilateral switching array with crosspoint storage
CN1092575A (zh) 双重连接
KR0172680B1 (ko) 사설교환기의 가입자간 통화 접속회로
KR930024349A (ko) 교차연결 통신 매트릭스용 치적의 재배열 시퀀스를 선택하는 방법 및 시스템
CN116633887A (zh) 适应不均衡物理延迟的交叉开关装置及控制方法
US3637945A (en) Switching network path reservation arrangement
JPH01272336A (ja) データ伝送方式
JPH0744710B2 (ja) 空間分割スイツチネツトワーク
JPH0691515B2 (ja) ディジタル多重通信方式