JPS5846891B2 - デ−タデンソウソウチ - Google Patents

デ−タデンソウソウチ

Info

Publication number
JPS5846891B2
JPS5846891B2 JP50021001A JP2100175A JPS5846891B2 JP S5846891 B2 JPS5846891 B2 JP S5846891B2 JP 50021001 A JP50021001 A JP 50021001A JP 2100175 A JP2100175 A JP 2100175A JP S5846891 B2 JPS5846891 B2 JP S5846891B2
Authority
JP
Japan
Prior art keywords
transistor
power source
pulse signal
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50021001A
Other languages
English (en)
Other versions
JPS5197313A (ja
Inventor
信一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50021001A priority Critical patent/JPS5846891B2/ja
Publication of JPS5197313A publication Critical patent/JPS5197313A/ja
Publication of JPS5846891B2 publication Critical patent/JPS5846891B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明はデータ伝送装置、特に送信部のパルス信号を特
性インピーダンスを持ったケーブルを用いてパルス信号
を遠方へ伝送するためのデータ伝送装置に関する。
従来、計算機、データ伝送装置などのディジタル機器に
用いられている論理IC1例えばTTLの出力から得ら
れるパルス信号を遠方の受信装置へ伝送する場合、次の
ような欠点がある。
(1)第1図は伝送装置1から得られるパルス信号2を
受信装置3へ伝送する方法の一例である。
この図番こおいて伝送装置1は出力部のIC1受信装置
3は入力部のICのみを表わしている。
伝送ケーブルには特性インピーダンス100Ωのツィス
テッド・ペア線4を用いている。
この方法においてケーブルの長さlが2〜3mの場合は
反射雑音か目立たないためパルス信号2をそのまま伝送
することが可能であるが、ケーブル長が5m以上になる
と反射雑音が大きくなるためSN比(信号対雑音比)が
悪くなる。
即ち振動を持った反射雑音が重畳されるため、パルス信
号としては第2図に示すような信号となる。
一般にTTL、ICの出力インピーダンスは数百Ω、入
力インピーダンスは数にΩ、スレッシュホールド電圧は
2■前後である。
従って第1図の方法ではインピーダンスマツチングがと
れていないので反射雑音が発生し、その大きさがスレッ
シュホールド電圧に達すると受信側のIC5は誤動作す
る。
(2)第1図においてケーブルが長い場合、例えば5m
以上の場合、インピーダンスマツチングをとるため受信
端6〜7間に終端抵抗(100,Q)を接続する方法が
ある。
しかしながら、この方法は反射雑音を小さくすることが
できるが送信側のIC8の出力から得られるパルス信号
2の振幅が無負荷時に約4■であることと出力インピー
ダンスが数百Ωであることから線路抵抗が零の時受信端
6−1におけるパルス信号2の振幅は約2vになる。
従って、ケーブルが長くなり線路抵抗が増加した場合に
は、更にパルス信号2の振幅が下がり、IC5のスレッ
シュホールド電圧値以下になるため受信装置を駆動する
ことができなくなる。
また、この方法においてはTTL 、ICの出力インピ
ーダンスが数100Ωであることから、ケーブルは特性
インピーダンスが100Ω程度のものに限定され、他の
特性インピーダンスを持ったケーブルが使えないため不
便を生じる。
(3) 第3図はパルス駆動用のトランジスタ9と駆
動用電源10を°用い、負荷抵抗11.12の値をペア
線4の特性インピーダンス100Ωに合わせてパルス信
号37を伝送する方法である。
第4図はペア線4の長さを100mにして実験した受(
ii1314におけるパルス信号37の観測波形である
なお、パルス巾は1μs、電源10の電圧は+5vにな
っている。
そして、この方法では次の問題点があった。
まず、送信側においてトランジスタ9がOFFのとき、
送信端15へ電源10の+5vが抵抗11(100Ω)
を通して加えられるため整合がとられるが、トランジス
タ9がONになると送信端15−16間は零Ωにな・る
ので整合がとれない。
このため受信端13−14において第4図に示すような
反射雑音が発生する。
また、トランジスタ9がON時には出力電流Ioが負荷
抵抗12を通して端子13から端子15へ流れるため、
ペア線4の線路抵抗(端子13−15間)による電圧降
下を生じる。
実験では線路抵抗が26Ωあったので受信端13−14
間に約1■の電圧が発生した。
即ち、第4図に示すようにパルス信号37の零レベル期
間にオフセット電圧を生じる。
そして、このオフセット電圧は反射雑音と同じく、SN
比を悪化させる原因となる。
なお、電源10の電圧を上げることによりパルスの振幅
を増加させることができるが、線路抵抗による電圧降下
も増すためSN比を改善するための解決策にはならない
(4)第5図はIC8の出力へトランジスタ17による
エミッタフォロワー増幅器を接続してパルス信号38を
伝送する方法である。
ここでは伝送ケーブルに同軸ケーブル18を用いている
抵抗19はケーブル18の終端抵抗である。
この方法は次の欠点がある。
まずトランジスタ17はエミッタフォロワーとして動作
しているので電圧増幅の作用はなく、送信端20−21
間に得られるパルス信号38の振幅はIC8の出力に得
られるパルス信号2の振幅とほぼ同じか、それ以下の大
きさである。
また、この増幅度は電源10の電圧を上げても変わらな
い。
従って、長距離伝送の場合はケーブル18の線路抵抗が
大きくなるので受信端22−23間におけるパルス信号
38の振幅は小さくなる。
そして、この振幅はIC5のスレッシュホールド電圧以
下の場合には受信装置を駆動することができなくなる。
また、ケーブルの芯線が誤って接地間とショートした場
合には過大電流が流れるためトランジスタ11が横規す
る場合がある。
本発明の目的は以上の欠点を取り除いた新規なデータ伝
送装置を提供することである。
即ち、本発明の主な目的は次の通りである。
■ インピーダンスマツチングを正しくとり、反射雑音
をなくす。
■ 伝送ケーブルの線路抵抗によるパルス信号の損失分
を補って長距離伝送を可能にする。
■ 任意の特性インピーダンスを持ったケーブルに対し
て使用を可能(こする。
■ オフセット電圧をなくす。
■ 低消費電力の装置で実現する。
等である。
本発明は上記目的を達成するために、伝送すべきパルス
信号によって相補的に開閉する第1、第2のスイッチを
電源アース間直列接続し、その2つのスイッチの接続点
とアース間を、抵抗素子と一方向素子の並列回路を介し
て、伝送路に結合するドライブ回路を有するパルス信号
伝送装置において、上記ドライブ回路の電源を上記伝送
すべきパルス信号を得る論理回路の電位と独立に設ける
と共に、上記電源側に接続された第1のスイッチは上記
電源とアース間に接続され上記パルスの一方のレベルに
対し定電流回路となり、他方のレベルにより非導通とな
る第1のトランジスタと、上記電源と上記並列回路との
間に接続され上記第1のトランジスタが導通となったと
き上記電源の電圧に応じた電流を流し、第1のトランジ
スタが非導通となったとき非導通となる第2のトランジ
スタとで構成したものである。
この構成によって、送信部と伝送路のインピーダンスマ
ツチングをとり、伝送すべきパルスがOのときでも、不
要な直流成分が生じることがないと同時にパルス信号処
理の論理回路構成上の制限を受けることなく、伝送すべ
きパルスの振幅を任意に設定でき、S/N比の向上と、
種々の特性インピーダンスの伝送線路に適用できること
になる。
以下本発明を実施例によって詳細に説明する。
第6図は本発明によるデータ伝送装置の一実施例の構成
を示す回路図で、点線内が本発明の要部である。
ここでは伝送ケーブルに特性インピーダンス100Ωの
ツィステッド・ペア線4が用いられている。
電源44は駆動用電源である。トランジスタ24.25
は、一方がONのとき、他方がOFFとなるように交互
に動作するスイッチングトランジスタである。
トランジスタ26はトランジスタ24をON、OFFg
せるための制御用トランジスタである。
ダイオード27は内部抵抗の低いシリコンダイオードで
ある。
抵抗28.29は整合用抵抗、抵抗39は終端抵抗でこ
れらを伝送ケーブルの特性インピーダンスの値に合わせ
る。
抵抗30はトランジスタ26のコレクタ電流を決めるた
めのものである。
抵抗31はトランジスタ26の負荷抵抗である。
また抵抗32はトランジスタ25のベース電流値を決め
るための抵抗、コンデンサ33はスピードアンプコンデ
ンサである。
そして入力端子34と35へは第1図のIC8の出力及
び入力に得られるパルス信号2とパルス信号36が加え
られる。
なおパルス信号2はパルス信号36に比べてTTL、I
Cの伝搬遅延時間(実施例ではIons以下)だけのわ
ずかな時間遅れがあるが、パルス信号2のパルス巾(実
施例では1μS)に比べて十分小さいので、ここでは両
パルス信号は相補信号であるものとする。
まず端子34においてパルス信号2の零レベル、つまり
論理「O」の場合について考える。
この状態においてトランジスタ26はベース電流が流れ
ないのでOFFである。
またトランジスタ24もベース電流(トランジスタ26
のコレクタ電流)が流れないので同様にOFFである。
この時入力端子35には論理「1」が加えられるのでト
ランジスタ25はONになっている。
故に端子40は整合用抵抗29を通して接地されている
ことになる。
この時シリコンダイオード21が接地きれているが、こ
れの立上り電圧が約0.6Vあり、しかもトランジスタ
25のコレクタ・エミ゛ツタ間の電圧は零であるのでダ
イオード27は無いものと考えてよい。
また整合用抵抗28もトランジスタ24がOFFとなっ
ているので無いものと考えてよい。
従って抵抗29の抵抗値はペア線4の特性インピーダン
スに等しく合わせであるのでパルス信号2の零レベルの
期間は整合がとれていることになる。
次に端子34においてパルス信号2の+4Vレベルl理
rid)の場合について考える。
この状態ではトランジスタ26はベース電流が流れるの
でコレクタ電流が負荷抵抗31を通して流れる。
従ってトランジスタ24はベース電流が流れてONにな
る。
一方、端子35においては零レベル(論理「O」)にな
っているのでトランジスタ25はOFFになっている。
従って電源44は整合用抵抗28及びダイオード27を
通して端子40へ加えられ、信号電流Isが矢印の方向
へ流れる。
このIsはダイオード21を通して流れるが、これの順
方向の抵抗が極めて小さい(1Ω以下)ためほぼ導通状
態とみてよく、抵抗29は無関係となる。
以上からパルス信号2の+4vレベルの期間も整合がと
れていることになる。
そして信号電流Isは抵抗29による電圧降下が無いた
め効率よくケーブル側に送られ、受信側の終端抵抗39
へ流れる。
上に述べたトランジスタ24.25が交互にON、OF
Fするスイッチング動作を原理図で示すと第7図のよう
になる。
なお、ダイオード27は第6図に示すようなスイッチン
グトランジスタ45で代用することも可能である。
また整合用抵抗28はトランジスタ24のエミッタ側に
付加しても同様の動作が得られる。
次に受信端42−43に得られるパルス信号46の電圧
Vpは次式で表わせる。
ここでRzは整合用抵抗、Rrはケーブルの線路抵抗、
■8は電源44の電圧、vTはトランジスタ24の飽和
電圧、vDはダイオード27の順方向電圧の値を示す。
実施例ではRz=100Ω。Rr = 26ΩeVs=
12V、VT=0.4V、VD−〇、6Vであるのでv
p= 4.87 Vテアル。
第8図は受信端42−43間におけるパルス信号46の
観測波形である。
この図からもわかるように本発明では反射雑音やオフセ
ント電圧の無い、きれいな波形が得られている。
以上の構成方法により本発明は更に次のような2つの特
長を得ている。
まず第1の特長はトランジスタ24.25のスイッチン
グ動作において、一方がONのとき他方がOFF、また
はこれと逆の状態となるが、トランジスタのスイッチン
グスピードの違いによりONからOFFあるいはOFF
からONへの切り換え時点において、瞬間的(実施例で
は10ns以下)に両トランジスタが同時に導通状態に
なることがある。
この時、両トランジスタを通じて電源44から接地側に
スパイク電流が流れるが整合用抵抗28があるために過
大電流にはならない。
従って両トランジスタを横坑から防ぐことができる。
これは端子34および35に加えられる相補信号のいず
れかに時間的な遅れがあって、スパイク電電が流れる場
合に対しても同様な効果がある。
実施例の場合、スパイク電流の値は12(V)/lo。
(Ω)=0.12(A)であった。
この値は信号電流12(V)/200(Ω)=0.06
(A)に対して2倍の値であり、これに耐え得るトラン
ジスタを選定することは容易である。
また伝送ケーブルの芯線が誤って接地間と導通状態にな
っても上記と同様にトランジスタ24.25を保護する
ことができる。
このように抵抗28は整合用だけでなく過大電流の防止
にも役立っている。
以上説明した本発明の効果をまとめると次のようになる
(1)インピーダンスマツチングについては受信側に終
端抵抗39が接続されている時、送信側においてパルス
信号2の零レベル期間および+4Vレベル期間に信号源
抵抗として抵抗28または抵抗29が付加されるので正
確に整合がとれる。
その結果、反射雑音を無くすことができる。(2)受信
端42−43間に必要とするパルス信号の電圧Vpは式
(1)によって簡単に求められる。
従って、ケーブルが長くなって線路抵抗が増加しても電
源44の電圧を上げることにより損失分を補うことがで
きる。
また長距離伝送時のSN比に対しても有利である。
即ち、ケーブルに誘起される外来雑音のレベルは変わら
ないものとして、受信端の信号レベルをスレッシュホー
ルド電圧以上の一定値になるように電源44の電圧を設
定すれば、ケーブル芯線の信号電位は受信端よりも送信
端に近い方が必ず高いため雑音の影響を受けにくくなる
(3)抵抗28.29.39を使用するケーブルの特性
インピーダンスに選べば整合がとれるので、任意の特性
インピーダンスを持ったケーブルに適用することができ
る。
実験では特性インピーダンスが50Ω、75Ω、100
Ω、200Ω。
300Ωの各ケーブルについて試みてみたが、いずれも
受信端42−43において反射雑音の無い、きれいな波
形が得られた。
(4)第3図で説明した線路抵抗によるオフセット電圧
が無いためSN比の高いパルス信号が得られる。
即ち、電源44の電圧を上げることによリオフセット電
圧は発生しないで信号分のみを増加させることができる
(5)駆動用トランジスタ24および25をスパイク電
流及び過負荷(送信端のショート)に対して保護するこ
とができるので回路の信頼性を向上させることができる
このように本発明は無調整で整合がとれ、かつパルス信
号のレベルを自由に設定できるため、大変使いやすい回
路lこなっている。
またIC化にも適しているので工業上の利益は極めて犬
である。
【図面の簡単な説明】
第1図は従来技術の一例を示す図、第2図は第1図の受
信端6−7間に得られるパルス信号2の波形図、第3図
は従来技術の一例を示す図、第4図は第3図において、
ペア線4の長さが100mの場合の受信端13−14間
に得られるパルス信号37の波形図、第5図は従来技術
の一例を示す図、第6図は本発明の一実施例図、第7図
は本発明の原理図、第8図は第6図の本発明において、
ペア線の長さが100mの場合の受信端42−43間に
得られるパルス信号46の波形図。 1・・・伝送装置、2・・・第1図において伝送される
パルス信号、3・・・受信装置、4・・・ツィステッド
・ペア線、5・・・受信装置の入力IC,6,7・・・
受信端、8・・・伝送装置の出力IC,9・・・駆動用
トランジスタ、10・・・駆動用電源、11・・・整合
用抵抗、12・・・整合用抵抗、13・・・受信端、1
4・・・受信端、15・・・送信端、16・・・送信端
、11・・・エミッタフォロワー増幅器、18・・・同
軸ケーブル 19・・・ケーブルの終端抵抗、20・・
・送信端、21・・・送信端、22・・・受信端、23
・・・受信端、24・・・駆動用トランジスタ、25・
・・駆動用トランジスタ、26・・・駆動用トランジス
タ24をON、OFFgせるための制御用トランジスタ
、27・・・内部抵抗の低いシリコン・ダイオード、2
8・・・整合用抵抗、29・・・整合用抵抗、30・・
・トランジスタ26のエミッタ電流(コレクタ電流)値
を決めるための抵抗、31・・・トランジスタ26の負
荷抵抗、32・・・トランジスタ25のベース電流値を
決めるための抵抗、33・・・スピードアップコンデン
サ、34・・・本発明の入力端子、35・・・本発明の
入力端子、36・・・IC8の入カヘ加えられるパルス
信号、37・・・第3図において伝送されるパルス信号
、38・・・第5図において伝送されるパルス信号、3
9・・・ケーブルの終端抵抗、40・・・送信端、41
・・・送信端、42・・・受信端、43・・・受信端、
44・・・駆動用電源。 45・・・シリコン・ダイオード27の代用をするスイ
ッチングトランジスタ、46・・・第6図において伝送
されるパルス信号。

Claims (1)

    【特許請求の範囲】
  1. 1 直列接続された第1のスイッチ素子と第1の抵抗素
    子からなる直列回路と上記直列回路に直列に接続された
    第2のスイッチ素子と送信すべきパルス信号によって、
    上記第1及び第2のスイッチ素子を相補的に開閉する駆
    動回路と、一方向性伝導素子と第2の抵抗素子が並列に
    接続され、その一端が上記直列回路と第2スイツチの接
    続点に接続された並列回路と、上記直列に接続された直
    列回路と上記第2のスイッチ素子の両端lこ第1電源を
    接続する手段と、上記並列回路の他端と上記第2スイツ
    チ素子の第1電源に接続される端子とを出力端子として
    伝送路に接続する手段を有してなるデータ伝送装置にお
    いて、上記電源は上記パルス信号を発生する論理回路の
    第2電源と独立に設けられると共に、上記第1のスイッ
    チ素子は上記第1電源とアース間に接続されコレクタお
    よびエミッタがそれぞれ抵抗を介して上記パルスの一方
    のレベルに対し定電流回路となり、他方のレベルに対し
    て非導通となる第1のトランジスタと、エミッタおよび
    コレクタがそれぞれ上記第1電源および上記第1の抵抗
    素子との間に接続され、ベースが上記第1のトランジス
    タのコレクタに接続され第1のトランジスタが定電流回
    路となったとき上記第1電源の電圧に応じた電流を流し
    、上記第1のトランジスタが非導通となったとき非導通
    となる第2のトランジスタからなり、かつ上記第1およ
    び第2の抵抗素子が、上記伝送路の特性インピーダンス
    と等しい値に設定されて構成されたこと特徴とするデー
    タ伝送装置。
JP50021001A 1975-02-21 1975-02-21 デ−タデンソウソウチ Expired JPS5846891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50021001A JPS5846891B2 (ja) 1975-02-21 1975-02-21 デ−タデンソウソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50021001A JPS5846891B2 (ja) 1975-02-21 1975-02-21 デ−タデンソウソウチ

Publications (2)

Publication Number Publication Date
JPS5197313A JPS5197313A (ja) 1976-08-26
JPS5846891B2 true JPS5846891B2 (ja) 1983-10-19

Family

ID=12042850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50021001A Expired JPS5846891B2 (ja) 1975-02-21 1975-02-21 デ−タデンソウソウチ

Country Status (1)

Country Link
JP (1) JPS5846891B2 (ja)

Also Published As

Publication number Publication date
JPS5197313A (ja) 1976-08-26

Similar Documents

Publication Publication Date Title
JP3629346B2 (ja) 信号伝送方式及び伝送線路駆動回路
US6894536B2 (en) Low power NRZ interconnect for pulsed signaling
US7482837B2 (en) System and method for combining signals on a differential I/O link
JPH07202947A (ja) 信号伝送回路
US8027377B2 (en) Differential driver with common-mode voltage tracking and method
US4450370A (en) Active termination for a transmission line
US6625206B1 (en) Simultaneous bidirectional data transmission system and method
US8488685B2 (en) Active bidirectional splitter for single ended media
MXPA98000634A (en) Univer issuing device
US20140210520A1 (en) Low power low voltage differential driver
KR19990068063A (ko) 차동 구동기용 클램프
JP4237402B2 (ja) 対称送信ライン駆動用出力バッファ
US4425663A (en) Low input capacitance data network transceiver
CA1241084A (en) Bidirectional bus arrangement for a digital communication system
JPS5846891B2 (ja) デ−タデンソウソウチ
JP3184702B2 (ja) バス回路およびバスの終端抵抗切り替え方法
JP3130915B2 (ja) データ伝送装置
JP4957302B2 (ja) 差動伝送回路
JP3008873B2 (ja) 信号伝送装置
US8466712B1 (en) Direct current (DC) coupling with rail to rail common mode
JP3551957B2 (ja) メモリ等の素子間の信号伝送システム
JPS62146040A (ja) ホ−ムバスシステム用ペアケ−ブルネツトワ−クシステム
JPH1065744A (ja) バスインターフェース回路
JP3551956B2 (ja) メモリ等の素子間の信号伝送システムに接続する回路ブロック
JPH0535940B2 (ja)