JPS5846036B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 本発明は時間軸上における各極値の情報を読出しその間
を補間曲線で連結する楽音波形を近似再生する波形計算
回路を有する電子楽器に関するものである。

最近提案のデジタル方式の電子楽器においては、鍵スィ
ッチによりキーコードを発生し、このキーコードを検出
して複数チャンネルに割当て、このキーコードとこれに
対応するエンベロープを楽音波形発生装置に入力する。

一方音色選択用のタブレット、ドローバスイッチ等のオ
ンオフ状態より音色選択検出回路で音色変化を検出して
波形計算回路で波形計算し、その出力を楽音波形発生装
置に入れて前記キーコードに対応する波形を合成し、エ
ンベロープを付加して音響信号出力が得られる。

この場合波形計算回路における波形計算法として楽音波
形を幾つかの要素データにより記憶させる各種の方式が
提案されている。

たとえば楽音波形を階段状の量子化データとしてサイン
ビット、区間時間間隔、傾きの差分値を記憶させる。

しかしこのような曲線波形を直線の組合わせで記憶する
方法はメモリ容量がはう犬なものとなる。

本発明の目的は比較的少ないメモリ容量で楽音波形を近
似再生しうる波形計算回路を提供することである。

前記目的を遠戚するため、本発明の電子楽器は楽音波形
の各極値とその時間軸位置の情報を記憶させた波形情報
メモリと前記各極値間を補間する補間曲線を記憶させた
補間メモリと前記極値の情報を読出して前記補間曲線で
連結する手段より戒り楽音波形を近似再生する波形計算
回路を具えたことを特徴とするものである。

以下本発明を実施例につき詳述する。

まず本発明を適用する新規な電子楽器の実施例の概要を
説明し、次に本発明の要部である波形計算回路およびこ
れと関連するタフレットおよびタブレットアサイナの実
施例につき詳細を説明する。

本発明を適用する電子楽器は楽音波形上の極値点情報を
与えて波形を近似再生し、この近似波形を発音すべき周
波数に対応する数でサンプリングして記憶させ、所定の
クロックで読出すことにより、楽音を発生するようにし
たデジタル方式の電子楽器である。

第１図は本発明の電子楽器の実施例の構成を示す全体説
明図である。

同図において、鍵盤のキースイッチ１はキーアサイナ２
によりそのオンオフ状態が検知され、オン状態にあるキ
ースイッチに対応するキーコードは発音するための優先
チャンネルに割り割てられ格納される。

キーアサイナ２によりあるチャンネルが割り当てられ占
有されると、時分割多重化されたキーオン信号がエンベ
ロープ制御回路３に与えられ、エンベロープの状態（ア
タック、ディケイ等）およびその大きさの情報がエンベ
ロープ係数ＥＣとして設定される。

エンベロープ係数ＥＣはエンベロープ計算回路４により
エンベロープ波形振幅への変換計算が行なわれる。

一方、タブレットスイッチ５のオンオフ状態はタフレッ
トアサイナ６により検知されタブレットスイッチ５のオ
ンオフ状態に変化があると、波形を新たに計算を行なう
べき信号と新たなタブレットのオンオフ状態を表わす信
号を波形計算回路７に与える。

波形情報メモリ８の記憶内容のうちオン状態のタブレッ
トに相当する記憶内容が順次読み出され、波形計算回路
７で合成波形１周期が計算され、転送制御回路９に送ら
れる。

転送制御回路９により合成波形１周期は占有されるチャ
ンネルの指定音階（ノート）に対応するワード数に再サ
ンプリングされ、波形レジスタ１０の１つの占有される
チャンネルに転送される。

波形レジスタ１０は指定音階に対応してワード数が変化
するシフトレジスタにより構成される。

波形レジスタ１０から読出しクロック１１により読み出
された合成波形はチャンネル間で時分割多重化され、各
チャンネルのエンベロープがエンベロープ付加回路１２
で付加され、チャンネル間の時分割の１周期毎に累積加
算がアキュームレーク１３で行なわれ、デジタルアナロ
グ変換器（ＤＡＣ）１４によりアナログ状態の音響信号
として取出される。

第２図は本発明の要部である第１図のタブレットスイッ
チ５を含むタブレットアサイナ６の１例の詳細説明図で
ある。

同図において、クロック発生器２１からのクロックφ３
によりタブレットコードカウンタ２２でシフトレジスタ
２４のシフトに応じて計数され、さらにこれらのタブレ
ットを複数のブロックに分割するためにブロックコード
カウンタ２３によりカウントされる。

この場合のブロックはアッパマニュアル、ローマニュア
ル、ペダルに区分スるとか、またはそれらの中を音色系
列毎にいくつかに区分することも可能である。

ブロックコードはこのブロックを識別するために割り当
てたコードである。

タブレットカウンタ２２とブロックカウンタ２３は繰返
し計数され、その１周期毎にタブレットスイッチのオン
オフ状態をサンプリングしてこれらのタブレットスイッ
チの各々の１端に並列に接続されているシフトレジスタ
２４に同時に書き込み、クロックφ３により直列接続さ
れたシフトレジスタ２４と遅延シフトレジスタ２５をシ
フトし、シフトレジスタ２４の出力とシフトレジスタ２
５の出力が排他的ＯＲゲート２６で比較される。

オンオフ状態のサンプリングにおいて２つのサンプル点
の信号が異なることは２点間でタブレットがオンまたは
オフされたことを意味する。

そこでシフトレジスタ２４とシフトレジスタ２５の出力
信号が異なることを示す排他的ＯＲゲート２６の出力で
変化のあったタブレットの属するブロックのブロックコ
ードをブロックコードカウンタ２３よりイベントブロッ
クレジスタ２８に書き込む。

イベントブロックレジスタ２８は非同期バッファメモリ
として動作するＦＩＦＯメモリより構成されている。

タブレットがいくつかのブロックに亘ってオンオフが生
じた場合には早くオンオフしたブロックより順次処理さ
れる。

イベントブロックレジスタ２８の出力は比較回路２９に
おいてブロックコードと比較され、イベントブロックレ
ジスタ２８の出力と等しいブロックコードのタイムスロ
ットに一致信号を出す。

この一致信号を反転してフリップフロップ３１のリセッ
トＲ端子に入れることにより、後述する計算ブロックコ
ードレジスタ３０のエンプティ信号によってセットされ
、その後の初めての比較回路２９からの一致信号の後縁
によりリセットされる。

このフリップフロップ３１のセット、リセットより作ら
れるタイムスロットの間に、シフトレジスタ２４からの
タブレット信号をＡＮＤゲート２７を通して計算ブロッ
クコードレジスタ３０への書き込み信号として、該ブ七
ツク内でオンされている全てのタフ゛し゛ントのタブレ
ットコードを計算フ゛ロックコードレジスタ３０に書き
込む。

該レジスタ３０に書き込まれたタブレットコードは次段
の波形計算回路γからの読出し信号で順次読出される。

この計算ブ殖ツクコードレジスタ３０は非同期バッファ
メモリであるＦＩＦＯで構成されるので、読出し信号は
クロックφ３に同期する必要はない。

この計算ブロックコードレジスタ３０の出力コードが読
出され記憶内容がすくすると、エンプティ信号によりイ
ベントブロックレジスタ２８かう次のブロックコードを
読出させる。

すなわち次段の波形計算回路７において各ブロックの波
形計算終１後にフロックコードを読出すことになる。

第３図は本発明の要部である第１図の波形情報メモリ８
を含む波形計算回路７の１例の詳細説明図である。

本発明の波形計算方法は原楽音波形の極値点すなわち微
分係数が零となる点に着目し、楽音波形−周期内の全て
の極値点につき時間軸上の基準点からの距離と振幅の絶
対位置を記憶させるか、または連続する極値点間の時間
軸上の距離と振幅方向の距離の相対位置を記憶させてお
き、各点の情報を順次読出しながら極値点間を補間して
原楽音波形を近似再生する方法である。

メモリエリアデコーダ４１は第２図の計算ブロックコー
ドレジスタ３０に対し１周期計算する毎に周期信号を送
り１周期分の計算タブレットコードをメモリエリアに読
出しメモリアドレスデコーダ４２に送る。

波形情報メモリ４３には前述のように２極値点間の時間
軸上の距離として初期値Ｏとｄｌ、ｄ２゜ｄ３・・・が
、また振幅方向の距離として初期値１−（。

と△ｙ１．△ｙ２＋△ｙ３・・・が格納されている。

メモリアドレスデコーダ４２がＯアドレスを示す時−数
回路４４の一致信号により波形情報メモリ４３のアドレ
スＯに記憶された振幅初期値Ｈ１をアキュームレータ５
３に書き込む。

この時カウンタ４６の計数値もＯなので比較器４５はリ
セットパルスを生じメモリアドレスデコーダ４２を次の
アドレス１へと進める。

これにより波形情報メモリ４３からアドレス１の情報ｄ
１と△ｙ１が読み出され、ｄｌはコンバータ４８により
ｎ ／ ｄに変換される。

ここでｎは後述の補間メモリ５０のワード数である。

このｎ ／ ｄをアキュームレーク４９に入れ累算しｎ
／ｄ 、 ２ ｎ ／ｄ 、 ３ ｎ／ ｄ 、 −と
順次出力する。

補間メモリ５０はｎ ／ ｄの時間間隔をもって読出さ
れ乗算器５１で△ｙ１と乗算される。

波形が極大値から極小値へあるいはその逆の方向へ向か
うことを区別するサインビット信号により、前者の場合
にのみ補数回路５２で補数化される。

そしてアキュームレータ５３において初期値Ｈ１と加算
される。

初期値のＨｌは一定であるが、補数回路５２の出力はカ
ウンタ４６の計数につれて変化し従ってアキュームレー
タ５３の加算出力も変化する。

そしてカウンタ４６がｄ１番目のカウントを行なうと、
比較器４５からの一致信号によりカウンタ４６、アキュ
ームレータ４９をリセットし、補間メモリ５０の最終値
１に△ｙ１を乗じた△ｙ１を加算した値△ｙ１＋Ｈ１を
アキュームレータ内に次の初期値として記憶保持し、メ
モリアドレスデコーダは次のアドレスを読出す。

以上の動作の繰返しにより波形−周期が計算出力される
。

波形が１周期計算する毎にメモリエリアデコーダ４１に
周期信号を与え、次の波形計算に移るためメモリエリア
デコーダ４１は周期信号により第２図のタブレットアサ
イナの計算ブロックコードレジスタ３０を読出し、次の
メモリエリアを指定する。

このようにして楽音波形を近似再生することができる。

以上説明したように、本発明によれば、楽音波形の各極
値点の位置情報を波形情報メモリに、前記各極値間を連
結する補間曲線を補間メモリに記憶させておき、前記極
値の情報を読出して前記補間曲線で連結することにより
、楽音波形を近似再生しうるものである。

かくして従来の階段形の量子化波形による場合等に比較
し格段に少ないメモリ容量で十分満足しうる程度の近似
波形を再生することができる。

【図面の簡単な説明】

第１図は本発明の電子楽器の実施例の構成を示す説明図
、第２図は本発明に関連するタブレットおよびタブレッ
トアサイナの実施例の詳細説明図、第３図は本発明の要
部である波形計算回路の実施例の詳細説明図であり、図
中、１はキースイッチ、２はキーアサイナ、３はエンベ
ロープ制御回路、４はエンベロープ計算回路、５はタブ
レットスイッチ、６はタフレットアサイナ、７は波形計
算回路、８は波形情報メモリ、９は転送制御回路、１０
は波形レジスタ、１１は読出しクロック、１２はエンベ
ロープ付加回路、１３はアキュームレータ、１４はデジ
タルアナログ変換器、３０は計算ブロックコードレジス
タ、４１はメモリエリアデコーダ、４２はメモリアドレ
スデコーダ、４３は波形情報メモリ、４４は一致回路、
４５は比較器、４６はカウンタ、４８はコンバーク、４
９はアキュームレータ、５０は補間メモリ、５１は乗算
回路、５２は補数回路、５３はアキュームレータを示す
。

Claims (1)

【特許請求の範囲】
1. １ 楽音波形の各極値とその時間軸位置の情報を記憶さ
   せた波形情報メモリと前記各極値間を補間する補間曲線
   を記憶させた補間メモリと前記極値の情報を読出して前
   記補間曲線で連結する手段より戒り楽音波形を近似再生
   する波形計算回路を具えたことを特徴とする電子楽器。