JPS5845825B2 - ハンドウタイセイリユウソシ - Google Patents

ハンドウタイセイリユウソシ

Info

Publication number
JPS5845825B2
JPS5845825B2 JP50103455A JP10345575A JPS5845825B2 JP S5845825 B2 JPS5845825 B2 JP S5845825B2 JP 50103455 A JP50103455 A JP 50103455A JP 10345575 A JP10345575 A JP 10345575A JP S5845825 B2 JPS5845825 B2 JP S5845825B2
Authority
JP
Japan
Prior art keywords
rectifying element
electrode
semiconductor substrate
whisker
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50103455A
Other languages
English (en)
Other versions
JPS5228275A (en
Inventor
勝 安藤
隆洋 沢野
徹郎 町井
文夫 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP50103455A priority Critical patent/JPS5845825B2/ja
Publication of JPS5228275A publication Critical patent/JPS5228275A/ja
Publication of JPS5845825B2 publication Critical patent/JPS5845825B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体整流素子に関し、製造が容易で強固な構
造の半導体整流素子を提供するものである。
複数個の半導体整流素子(以降本明細書において単に整
流素子と略称する)をもってブリッジを形成する一例の
全波整流を行なう回路に第1図に示す如きものがある。
図示の1a〜1fはいずれも整流素子で、その構造につ
き次に述べる。
第2図は一例の整流素子を示す図aは側面から視た断面
図、図すは図aの直角方向側面から視た断面図を示し、
両型面に夫々電極がある半導体基板2の電極の一方2a
に弾接しこの電極を導出する金属のウィスカ3によって
前記1電極を導出し、他の電極2bははんた4の如き一
例のろう接によってカップ状の放熱電極体5の凹部内に
導接される。
さらに上記ウィスカ3の弾接部と反対側の端部および放
熱電極体の凸部を除き、これらと半導体基板を被覆する
被覆体6がたとえばエポキシ樹脂の如きによってモール
ド成形されてなる。
上記の整流素子にあっては、その製造工程においてウィ
スカがその幅方向即ち第2図すに図示の矢印方向にふれ
やすいため、ウィスカと電極との間の接触不良を生じや
すい欠点となり、取扱中に放熱電極板と被覆体との間で
間隙を生じあるいは第2図Cに矢印(点線表示)で示す
如く回転したりする。
このために磁イスカと半導体基板との接触を損じたり、
外気の浸入によって半導体基板や周辺が汚染される欠点
がある。
本発明は上記整流素子の欠点を除去する改良された構造
の整流素子を提供するものである。
本発明は両型面に電極を備えた半導体基板と、前記電極
の一方に弾接し該電極を導出する金属のウィスカと、前
記の残る電極の他方を凹部内に接続した放熱電極体、お
よび前記放熱電極体とウィスカの夫々一部を露出し他を
前記半導体基板とともに被覆する被覆体とを備えた整流
素子において、放熱電極体が被覆体により被覆される周
縁に凸部およびまたは凹部を備えたことを特徴とするも
のである。
また本発明においてウィスカの半導体基板の電極との接
触面の短手方向と、それに直角を威す長手方向との比(
以降本明細書において縦横比と称する。
)が0.4乃至1.0の範囲であることも重要である。
なお、この定義による比は短手方向を分子とし長手方向
を分母とするが、1.0の比にあっては円形または正方
形あるいはこれらの変形形状を意味する。
以下に本発明の整流素子につき図面を参照して詳細に説
明する。
本発明の整流素子は放熱電極体にその周縁の一例として
エポキシ樹脂によってモールド被覆される部分に凸部お
よび四部を形成したことを特徴とする。
即ち第3図a ” cに斜視図でまた図Cの側面図を図
C′に一例を例示する。
図aは切欠状の複数の凹部15′を、図すは礼状の複数
の凹部15“を、図Cは複数凸部15“′および複数凹
部15““を備える。
次に第4図a = dに示す如く、本発明にかかる整流
素子は上記の放熱電極板を備えるとともに、ウィスカ1
3の半導体基板の電極との接触面の縦横比が0.4乃至
1.0の範囲にある如く形成されてなる。
即ち図aはウィスカ13の斜視図、図すは上面図、図C
は図aに示した矢印C方向から視た側面図、図dは図a
の矢印d方向から視た側面図で、これから明らかな如く
図示のものは半導体基板の電極との接触面13aの縦横
比が1.0の正方形に形成されてなる。
この形状は方形に限らずだ円、円形その地平規則なあら
ゆる形状で縦横比が0.4以上1.0までの任意の形状
に選定して好適する。
一例の形状を第5図にウィスカの下面図で示す。
図における縦横比(短手方向X/長手方向y)は0.4
でた円に形成されている。
(この場合縦横比は、短径をX長径をyとしている)。
さらに上記ウィスカを適用し、かつ上記放熱電極板を併
設した整流素子の側面断面図を第6図に示す。
(第6図は第2図すに準じて示したものである)本発明
によればウィスカと半導体基板の電極との接続が強固か
つ安定するため、接続不良を生じない。
これについては第7図に例示する如く、縦横比が0.4
以上で良品率が顕著に向上をみる。
図におけるA、B、Cはいづれも互に異なる品種の整流
素子群について測定したものである。
なお、この実験成績は縦横比(横軸)の変化にかかわら
らずA、B、C夫々の品種毎に接触面積を一定に保ち測
定を行なった。
本発明によれば放熱電極体と被覆体との間の接続がきわ
めて強固で、接続の「ガタ」あるいは回転を生ずる不良
が従来1例の品種の整流素子にみられた不良率0.3%
が皆無になるという顕著な効果がある。
本発明は実施がきわめて容易である特徴も兼備する。
【図面の簡単な説明】
第1図は一例の全波整流の回路図、第2図aおよびbは
いづれも一例の整流素子の断面図、図Cは上面図、第3
図a ”−cはいづれも夫々が本発明の一実施例の整流
素子の放熱電極板を示す斜視図、図C′は図Cの側面図
、第4図a = bは本発明一実施例の整流素子のウィ
スカを示す図aは斜視図、図6は上面図、図11図dは
夫々図aにおける矢印c、d方向から視た側面図、第5
図は本発明一実施例のウィスカの下面図、第6図は本発
明の一実施例の整流素子の断面図、第7図は本発明の詳
細な説明するための図である。 なお図中同一符号は夫々同一または相当部分を示すもの
とする。 la、1f・・・・・・整流素子、2・・・・・・半導
体基板、2a、2b・・・・・電極、13・・・・・・
ウィスカ、13a・・・・・・ウィスカの電極との接触
面、x/y・・・・・・縦横比、15・・・・・・放熱
電極板、15’、15“、15M・・・・・・放熱電極
板の凹部、15”l・・・・・微熱電極板の凸部。

Claims (1)

  1. 【特許請求の範囲】 1 両型面に電極を備えた半導体基板と、前記電極の一
    方に弾接し該電極を導出する金属のウィスカと、前記電
    極の他方と凹部内で接続した放熱電彎体と、この放熱電
    極体とウィスカの夫々一部を露出し、他を前記半導体基
    板とともに被覆する被覆体とを具備した半導体整流素子
    において、放熱電極体が被覆体により被覆される周縁に
    凸または凹部を備えたことを特徴とする半導体整流素子
    。 2 ウィスカの半導体基板の電極との接触面の短手方向
    と、それに直角を威す長手方向との比が0.4乃至1.
    0の範囲にあることを特徴とする特許請求の範囲第1項
    記載の半導体整流素子。
JP50103455A 1975-08-28 1975-08-28 ハンドウタイセイリユウソシ Expired JPS5845825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50103455A JPS5845825B2 (ja) 1975-08-28 1975-08-28 ハンドウタイセイリユウソシ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50103455A JPS5845825B2 (ja) 1975-08-28 1975-08-28 ハンドウタイセイリユウソシ

Publications (2)

Publication Number Publication Date
JPS5228275A JPS5228275A (en) 1977-03-03
JPS5845825B2 true JPS5845825B2 (ja) 1983-10-12

Family

ID=14354491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50103455A Expired JPS5845825B2 (ja) 1975-08-28 1975-08-28 ハンドウタイセイリユウソシ

Country Status (1)

Country Link
JP (1) JPS5845825B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225455A (ja) * 1985-03-28 1986-10-07 大和ハウス工業株式会社 屋根融雪装置
JPS62154114U (ja) * 1986-03-24 1987-09-30

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120736B2 (ja) * 1988-07-11 1995-12-20 株式会社東芝 半導体整流素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225455A (ja) * 1985-03-28 1986-10-07 大和ハウス工業株式会社 屋根融雪装置
JPS62154114U (ja) * 1986-03-24 1987-09-30

Also Published As

Publication number Publication date
JPS5228275A (en) 1977-03-03

Similar Documents

Publication Publication Date Title
JPS5845825B2 (ja) ハンドウタイセイリユウソシ
JPH03285338A (ja) ボンディングパッド
JPH05291467A (ja) リードフレームおよび半導体装置
JPS6214667Y2 (ja)
JPS6211499B2 (ja)
JPS587645Y2 (ja) 半導体装置
JPS63120431A (ja) 電力用半導体装置
JPH0720921Y2 (ja) 樹脂密封型半導体装置
JPS6217382B2 (ja)
JPH0364934A (ja) 樹脂封止型半導体装置
JP2502535Y2 (ja) Pga型セラミックパッケ―ジ
JPH04170057A (ja) Icパッケージ
JPH04106941A (ja) 樹脂封止型半導体装置
JPH0351992Y2 (ja)
JPS6151947A (ja) 半導体装置
JPH0432761Y2 (ja)
JPH05206315A (ja) 半導体装置
JPS5923430Y2 (ja) 半導体装置
JPH0878815A (ja) プリント配線板
JPH05101997A (ja) 半導体装置
JPH0120558B2 (ja)
JPH0217851U (ja)
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−
JPS5984556A (ja) 半導体装置
JPS624861B2 (ja)