JPS5845683A - プログラムのロ−デイング方式 - Google Patents
プログラムのロ−デイング方式Info
- Publication number
- JPS5845683A JPS5845683A JP56142315A JP14231581A JPS5845683A JP S5845683 A JPS5845683 A JP S5845683A JP 56142315 A JP56142315 A JP 56142315A JP 14231581 A JP14231581 A JP 14231581A JP S5845683 A JPS5845683 A JP S5845683A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage device
- loading
- area
- job
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子計算機システムのプログラムのローディ
ングに関するものである。
ングに関するものである。
従来のプログラムのローディング機構でのローディング
方式を第2図に示す、従来の方式では、補助記憶装置に
記憶されているプログラムを、プログラム領域に読み込
む方式であった。
方式を第2図に示す、従来の方式では、補助記憶装置に
記憶されているプログラムを、プログラム領域に読み込
む方式であった。
同じプログラムを何度もローディングして使用するよう
にプログラミングされているジョブを実行する場合、従
来の方式であるとその都度補助記憶装置から同じプログ
ラムを読み込む必要があり、時間のかかるものであった
。
にプログラミングされているジョブを実行する場合、従
来の方式であるとその都度補助記憶装置から同じプログ
ラムを読み込む必要があり、時間のかかるものであった
。
この発明の目的とするところは、前記の如き従来の問題
点を除去するものであり、同じプログラムを何度もロー
ディングして使用するようにプログラミングされている
ジョブを実行する場合にその都度補助記憶装置から同じ
プログラムを読i々いでも済むようにして、短時間でジ
ョブを実行できるという効果を有するプログラムのロー
ディング方式を提供することにある。
点を除去するものであり、同じプログラムを何度もロー
ディングして使用するようにプログラミングされている
ジョブを実行する場合にその都度補助記憶装置から同じ
プログラムを読i々いでも済むようにして、短時間でジ
ョブを実行できるという効果を有するプログラムのロー
ディング方式を提供することにある。
この発明は、同じピログラムを何度もローディングして
使用するようにプログラミングされているジョブを、手
直しせずに高速化できる所に特徴がある。
使用するようにプログラミングされているジョブを、手
直しせずに高速化できる所に特徴がある。
この発明は、何度もローディングされるプログラムを補
助記憶装置から高速な主記憶装置に一度複写し、その複
写されたプログラムをプログラム領域に転送することに
より、同じプログラムを何度もローディングして使用す
るようにプログラミングされているジョブを手直ししな
くても高速化を行えるようにするものである。
助記憶装置から高速な主記憶装置に一度複写し、その複
写されたプログラムをプログラム領域に転送することに
より、同じプログラムを何度もローディングして使用す
るようにプログラミングされているジョブを手直ししな
くても高速化を行えるようにするものである。
第1図は、本発明の一実施例であるプログラムのローデ
ィング方式の処理方式図である。
ィング方式の処理方式図である。
プログラムAは、補助記憶装置に記憶されている。また
、高速な主記憶装置にプログラムを複写するだめの領域
を確保しておく・ ローディング機構での処理を第6図に示す。
、高速な主記憶装置にプログラムを複写するだめの領域
を確保しておく・ ローディング機構での処理を第6図に示す。
プログラムAのローディングの指示があった場合、プロ
グラムのローディング機構はまず、プログラム複写領域
にプログラムAが複写されているかを調べる。
グラムのローディング機構はまず、プログラム複写領域
にプログラムAが複写されているかを調べる。
プログラム人の複写があれば、それをプログラム領域へ
転送する。
転送する。
プログラム人の複写がなければ、補助記憶装置のプログ
ラムAを主記憶装置のプログラム複写領域に読み込んで
プログラムへの複写を作り、それをプログラム領域へ転
送する。
ラムAを主記憶装置のプログラム複写領域に読み込んで
プログラムへの複写を作り、それをプログラム領域へ転
送する。
第2図は、従来のプログラムのローディング方式の処理
方式図である。従来の方式では、プ毎回補助記憶装置に
記憶されているプログラムAが主記憶装置のプログラム
領域に読み込捷れる拳 本発明(第1図)と従来の方式(第2図)とを比較して
、本発明の効果を次に述べる。
方式図である。従来の方式では、プ毎回補助記憶装置に
記憶されているプログラムAが主記憶装置のプログラム
領域に読み込捷れる拳 本発明(第1図)と従来の方式(第2図)とを比較して
、本発明の効果を次に述べる。
プログラムAを5回ローディングして使用するようにプ
ログラミングされているジョブを例とする。
ログラミングされているジョブを例とする。
従来の方式でのプログラムAのローディングにかかる時
間TAは、下記通りとなる。
間TAは、下記通りとなる。
TA = 60+n5X5=300ms本発明による方
式でのプログラムAのローディングにかかる時間TBは
下記通りとなる。
式でのプログラムAのローディングにかかる時間TBは
下記通りとなる。
TB z 1rnsX5−1−6DrnsX1=65m
sしたがって、この例による本発明の効果は下記通りで
ある。
sしたがって、この例による本発明の効果は下記通りで
ある。
短縮時間−TA−1,”B=235ms短縮率= T
n / T A = 0.22以上述べた如き処理方式
であるから、本発明にあっては、次の如き効果を得るこ
とができる。
n / T A = 0.22以上述べた如き処理方式
であるから、本発明にあっては、次の如き効果を得るこ
とができる。
1、 利用頻度の高いプログラムを本方式でローディン
グすれば、ジョブの実行時間が大幅に短縮できる。
グすれば、ジョブの実行時間が大幅に短縮できる。
2、 同じプログラムを何度もローディングして使用す
るようにプログラミングされているジョブを手直しせず
に、手直ししたのと同等に実行時間を短縮できる。これ
により、手直しの手間が省ける。
るようにプログラミングされているジョブを手直しせず
に、手直ししたのと同等に実行時間を短縮できる。これ
により、手直しの手間が省ける。
第1図は、本発明の一実施例の処理方式図、第2図代従
来の方式での処理方式図、第3図は、本発明のローディ
ング機構のフローチャートである。 1・・・・・・主記憶装置内での転送 2・・・・・・補助記憶装置青から主記憶装置への読み
込み 代理人弁理士 薄 IB 利 幸 才 1 図 茅 2 M
来の方式での処理方式図、第3図は、本発明のローディ
ング機構のフローチャートである。 1・・・・・・主記憶装置内での転送 2・・・・・・補助記憶装置青から主記憶装置への読み
込み 代理人弁理士 薄 IB 利 幸 才 1 図 茅 2 M
Claims (1)
- 電子計算機システムの汎用オペレーティングシステムに
おけるプログラムのローディング機構において、補助記
憶装置に記憶されているプログラムを高速な主記憶装置
に複写しておき、プログラムのローディングのときに高
速な主記憶装置に複写されているプログラムをプログラ
ム領域に高速で転送することを特徴とするプログラムの
ローディング方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56142315A JPS5845683A (ja) | 1981-09-11 | 1981-09-11 | プログラムのロ−デイング方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56142315A JPS5845683A (ja) | 1981-09-11 | 1981-09-11 | プログラムのロ−デイング方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5845683A true JPS5845683A (ja) | 1983-03-16 |
Family
ID=15312489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56142315A Pending JPS5845683A (ja) | 1981-09-11 | 1981-09-11 | プログラムのロ−デイング方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5845683A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193848A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | オーバレイ制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476026A (en) * | 1977-11-30 | 1979-06-18 | Fujitsu Ltd | Residing process method for non-resident service module |
JPS54111238A (en) * | 1978-02-21 | 1979-08-31 | Nec Corp | Virtual memory control system |
-
1981
- 1981-09-11 JP JP56142315A patent/JPS5845683A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476026A (en) * | 1977-11-30 | 1979-06-18 | Fujitsu Ltd | Residing process method for non-resident service module |
JPS54111238A (en) * | 1978-02-21 | 1979-08-31 | Nec Corp | Virtual memory control system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193848A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | オーバレイ制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS5845683A (ja) | プログラムのロ−デイング方式 | |
JPS58205259A (ja) | 一つの補助記憶装置に複数のosを常駐させたコンピユ−タシステム | |
KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
JP3130798B2 (ja) | バス転送装置 | |
JPS62169243A (ja) | プログラムロ−ド方式 | |
JPS59146342A (ja) | ル−プ制御方式 | |
JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
JPS5617447A (en) | Instruction-mode selection system | |
JPS60116047A (ja) | デ−タ処理装置の試験方式 | |
JP3014701B2 (ja) | 情報処理装置 | |
JPS5954091A (ja) | 電子計算機 | |
JPS62276634A (ja) | 仮想計算機システム | |
JPS61143850A (ja) | 処理装置 | |
JPH02232727A (ja) | 情報処理装置 | |
JPS63180156A (ja) | プログラムロ−ド方式 | |
JPS63271548A (ja) | 順次フアイルの複写における出力ライブラリの自動確保方式 | |
JPS6126692B2 (ja) | ||
JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
JPS6231434A (ja) | 命令アドレス制御方式 | |
JPS5814392A (ja) | 情報処理装置 | |
JPH0233176B2 (ja) | Jobujitsukojunjonoseigyohoshiki | |
JPS63313252A (ja) | キヤツシユシステム |