JPS5845074B2 - 自動販売機用制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は自動販売機における投入金額の計算、釣銭計算
、制御機構などを電子回路にて構成するようにした自動
販売機用電子制御回路、特に投入金額と商品設定価格ま
たは商品設定価格にある金額を加えたものとを比較する
ことにより販売、釣銭払出しの制御を行なうように構成
した自動販売機用電子制御回路に関する。

従来の自動販売機貨幣計数販売制御機構は大部分が機械
式であり、機械式の欠点としては次のことがあげられる
。

即ち同一機能で機構が大型となること、つり銭状態によ
る販売信号の広範囲制御等は機械式では実現困難あるい
は不可能であることなどである。

このような欠点は機能的にみても最近の自動販売機ユー
ザーの要求とはあわなくなり機械式によって将来の要求
に対応していくことは限界があると思われる。

本発明は従来の機械式貨幣計数販売制御機構のかわりに
電子制御回路を用いることにより従来の機械式貨幣計数
販売制御機構の欠点を解消するばかりでなく、新たな特
徴を有する自動販売機の販売制御用電子制御回路を構成
するものである。

従って本発明の目的とするところは商品設定価格に最高
釣銭額を加算する定数加算器を設け、この出力と投入金
額とを投入金額比較用コンパレータに加えて比較し、そ
の比較結果にもとづいて釣銭状態による販売信号の広範
囲制御を可能とし、少なくとも返金信号が出されていな
い状態では商品の販売を可能にして販売制御を充実させ
ることにある。

上記の目的は、本発明によれば投入金額の計算、釣銭計
算、販売制御機構などを電子回路にて構成するようにし
た自動販売機用電子制御回路において、商品設定価格に
最高釣銭額を加算する演算回路を設け、該回路の出力と
投入合計金額とを比較して後者の金額が前者で表わされ
る金額範囲内で、少なくとも返金信号が出されていない
ときに販売可能信号を送出するようにして達成される。

以下、本発明の実施例を図面を参照して説明する。

なお、実施例においては貨幣として￥１０゜￥５０、￥
１００の各種コインを用いたものを考える。

第１図は本発明による装置の動作を示すブロックダイヤ
グラムを示している。

図において１はエンコーダ、２は加減算器、３はトータ
ル・ペイアウト用シフトレジスタ、４は￥５０枚数レジ
スタ、５は￥１００枚数レジスタ、６は釣銭額にと￥５
０とを比較するに≧５０コンパレータ、７は商品設定価
格Ｐ１ に￥９０を加えるＰ１＋９０加算回路、８は商
品設定価格Ｐ１ に￥５０を加えるＰ、＋５０加算回路
、９は商品設定価格Ｐ２に￥９０を加えるＰ２＋９０加
算回路、１０は商品設定価格Ｐ２に￥５０を加えるＰ２
＋５０加算回路、１１は投入金額とＰｌおよびＰ１＋５
０およびｐ、＋９０ とを比較する商品設定価格Ｐ１
用コンパレータ、１２は投入金額とＰ２およびＰ２＋５
０およびＰ２＋９０ とを比較する商品設定価格Ｐ２用
コンパレータ、１３は商品設定価格Ｐ１ を設定するた
めのＰ１価格設定回路、１４は商品設定価格Ｐ２を設定
するためのＰ２価格設定回路、１５ハＰ１用コンパレー
タ１１の出力により商品設定価格Ｐ１の商品の販売を制
御するＰ１用ベンド制御回路、１６はＰ２用コンパレー
タ１２の出力により商品設定価格Ｐ２の商品の販売を制
御するＰ２用ベンド制御回路、１７はコイン払出し制御
回路、１８はコイン詰まり検出回路、１９は返金ラッチ
回路、２０は自動返金回路、２１はセレクトラッチ回路
、２２はＣＲＥＭ制御回路（後述）、２３は２相りロッ
クパルス発生回路、２４はビットパルス発生回路を示し
ている。

またＡ１は釣銭￥１０無し信号、Ａ２は釣銭￥５０無し
信号、Ｂ１はコイン払出し信号、Ｂ２は￥５０コイン払
出し信号、ＶＥＮＤｌはＰ１商品販売可能信号、ＶＥＮ
Ｄ２はＰ２商品販売可能信号、ＰＯ８はコイン払出し確
認信号、ＰＯは手動返金人力、５ＥＬ１は商品設定価格
Ｐ１ の商品のセレクト入力、５ＥＬ２は商品設定価格
Ｐ２の商品のセレクト入力、ｔ１〜ｔ７はビットパルス
、ＥＳＣ−ＡＣＣおよびＥＳＣ−ＲＴＲＮはエスクロ内
の￥１００コイン集金信号および返金信号を示している
。

端子■〜■およびＴは第２図のそれらと対応する。

実施例においては金額は１０進法におけるｌ”が￥１０
を表わすようにした６ビツトの純２進数で表わされる。

ここで使用されるコインを￥１０、￥５０、￥１００で
あるとすると、￥１０は′″０００００１”、￥５０は
”０００１０１”、￥１００は゛”００１０１０１０”
′の２進コードでそれぞれ表わされる。

それゆえ、６ビツトを用いた場合の最高販売価格は６３
０円であり、最高販売価格はビット数を多くすることに
より高（することができる。

本発明による自動販売機コインノック用電子制御回路の
動作を第１図に示したブロック図に基づいて詳細に説明
する。

￥１０．￥５０、￥１００のコインの投入があるごとに
投入コインはエンコーダ１により前述のようにその金額
を表わす２進コードに変換されて加減算器２に印加され
、トータル・ペイアウト用シフトレジスタ３に記憶され
ている今までの投入金額と加算されて投入合計金額がト
ータル・ペイアウト用シフトレジスタ３に記憶される。

トータル・ペイアウト用シフトレジスタ３は２相のクロ
ックパルスによりシフトされるものである。

このとき￥１００のコインは一時エスクロと称するスペ
ースに保持され、￥１０、￥５０のコインはそれぞれの
釣銭筒内に自動的に収納される。

また￥５０、￥１００のコインの投入に対してはコイン
の投入があるたびに、その人力パルスは￥５０枚数レジ
スタ４および￥１００枚数レジスタ５に送られ、それぞ
れの投入枚数が記憶される。

コイン投入の際にコイン詰まりがあった場合にはコイン
詰まり検出回路１８においてコインの詰まりを検出し、
投入硬貨をそのまま返却する硬貨返却電磁石（Ｃｏ１ｎ
Ｒｅｔｕｒｎ Ｅｌｅｃｔｒｏｍａｇｎｅｔ 、以下
ＣＲＥＭと称する）ＣＲＥＭの制御回路にその信号を送
り、コインの投入を阻止する機能を有している。

従来の装置においてはコイン詰まりが生じていても電源
が一度中断されたのちに再投入された場合にはコイン詰
まりの状態においても最初のコインの投入が可能となっ
たが、この実施例においては、電源再投入後にもコイン
詰まりの状態が持続している場合には電源再投入直後に
コイン投入を阻止するようにしている。

ここでコイン詰まりとはコインが詰まっていてコイン人
力信号が連続的に出されている状態である。

商品設定価格は１０進法における“１”が￥１０を表わ
すようにした６ビツトの純２進法による２進コードで表
わされる。

この実施例においては１つの自動販売機コインノック用
電子制御回路において２つの商品価格Ｐ１、Ｐ２を設定
するためのＰ１価格設定回路１３とＰ２価格設定回路１
４とを設けることにより１つの自動販売機コインノック
用電子制御回路において２つの価格の異なる商品の販売
を可能とし、この自動販売機コインノック用電子制御回
路を１つの自動販売機内に複数個設置することにより多
重価格の自動販売機を得ることができる。

この場合Ｐ１、Ｐ２の値は従来の装置においてＰｌ、Ｐ
２のどちらかが必ず大きくなげればならないという規定
のあるものもあるが、実施例においてはＰｌ〉Ｐ２、Ｐ
１＝Ｐ２、ＰｌくＰ２のどのような設定でも行なうこと
が可能である。

Ｐ１価格設定回路１３、Ｐ２価格設定回路１４において
設定された６ビツトの純２進法による２進コードのうち
Ｐｌの２進コードはＰ１＋５０加算回路８とＰ１＋９０
加算回路７に、Ｐ２の２進コードはＰ２＋５０加算回路
１０とＰ２＋９０加算回路９に加えられる。

Ｐ１＋５０加算回路８、Ｐ２＋５０加算回路１０にはそ
のほかにビットパルス発生回路２４からｔ１＋ｔ３のビ
ットパルス即ち￥５０を表わす“０００１０１”が加え
られており、Ｐｉ−１−５０、Ｐ２＋５０ の加算が行
なわれる。

Ｐ１＋、９０ 加算回路１、Ｐ２＋９０加算回路９には
そのほかにビットパルス発生回路２４より１１＋１４の
ビットパルス即ち￥９０を表わす“００１００１”が加
えられており、ｐ１＋９０゜Ｐ２＋９０の加算が行なわ
れる。

ビットパルス発生回路２４は２相のクロックパルスφ１
．φ２によりシフトされていくシフトレジスタより構成
され、ｔ１〜ｔ７のビットパルスラフロックパルス周期
において発生し、そのうちｔ１〜ｔ６のビットパルスが
金額を表わすのに使用される。

商品設定価格Ｐ１、Ｐ１＋５０、Ｐ１＋９０、トータル
・ペイアウト用シフトレジスタ３に記憶されている投入
合計金額Ｘは商品設定価格Ｐ１用コンパレータ１１に、
商品設定価格Ｐ２、Ｐ２＋５０、Ｐ２＋９０、前記投入
合計金額Ｘは商品設定価格Ｐ２用コンパレータ１２にそ
れぞれ加えられ、その比較結果として商品設定価格Ｐ１
用コンパレータ１１よりｘ＝ｐ１、ｘ＞ｐｌ、Ｘ＞Ｐ１
＋ ９ 、Ｏ、Ｘ＞Ｐ１＋５０、商品設定価格Ｐ２用コ
ンパレータ１２よりＸ−Ｐ２、Ｘ＞Ｐ２、Ｘ＞Ｐ２＋９
０、Ｘ〉Ｐ２＋５０ の出力を得ることができる。

商品設定価格Ｐ１用コンパレータ１１からの出力はＰ１
用ベンド制御回路１５に、商品設定価格Ｐ２用コンパレ
ータ１２からの出力はＰ２用ベンド制御回路１６にそれ
ぞれ加えられる。

Ｐｌ、Ｐ２用ペンド制御回路１５，１６にはそのほかに
釣銭￥１０無し信号Ａ１、釣銭￥５０無し信号Ａ２が加
えられている。

本発明において、Ｐｌ、Ｐ２用ベンド制御回路１５，１
６よりＰｌ、Ｐ２商品販売可能信号ＶＥＮＤ１．ＶＥＮ
Ｄ２が出されるのは次の条件のときである。

（ｔ） Ｘ＝Ｐ１ ｏｒ Ｐ２の場合、（ｉＤＰｌ＜
Ｘ≦Ｐ１ ＋９０ ｏｒ Ｐ２＜Ｘ≦Ｐ２＋９０で￥１
０釣銭有りの場合、 （！！ｉ） Ｘ＝Ｐ、 ＋５０ ｏｒＸ＝Ｐ２＋５０
で￥５０釣銭有りの場合、 本発明は特に（１１）の条件を導入したところに特徴を
有するもので、これにより釣銭額の最高限度を定めて釣
銭保有枚数の徒らな減少を防止することができるととも
に、販売可能信号を誤りな（発生させることが可能とな
るものである。

なお、従来装置では￥５０の釣銭がある場合でも￥１０
の釣銭が無い場合には釣銭の必要のある販売は行なわな
かったのであるが、（ｌｉｌ）の条件を付加して商品設
定価格Ｐ１、Ｐ２と￥５０とを加算した数Ｐ１＋５０．
Ｐ２＋５０を投入合計金額Ｘと比較することにより、￥
１０の釣銭のない場合にも釣銭￥５０がありかつ釣銭額
が￥５０である場合の販売を可能とすることができる。

客がＰ１価格かＰ２価格の商品のいずれかを選択するこ
とによりセレクトラッチ回路２１に操作入力５ＥＬ１、
あるいは５ＥＬ２が送られてきてセレクトラッチ回路２
１によって商品設定価格Ｐ１の商品の選択か商品設定価
格Ｐ２の商品の選択かを判断し、ＳＥＬ、、あるいは５
ＥＬ２とほぼ同時に生じる外部からの販売信号Ｔにより
エスクロ内に一時保管されていた￥１００のコインを収
金するための信号ＥＳＣ−ＡＣＣをエスクロに送る。

次にセレクトラッチ回路２１の出力信号は５ＥＬ１を選
択したか５ＥＬ２を選択したかによりＳＥＬ。

を選択した場合にはＰ１価格設定回路１３に、５ＥＬ２
を選択した場合にはＰ２価格設定回路１４に送られる。

Ｐ１価格設定回路１３およびＰ２価格設定回路１４にお
いてはセレクトラッチ回路２１の出力信号を受は取ると
商品設定価格を表わす２進コードを加減算器２に送る。

加減算器２におい罠は、このときトータル・ペイアウト
用シフトレジスタ３に記憶されていた投入合計金額Ｘか
らＰ１価格設定回路１３またはＰ２価格設定回路１４よ
り送られてくる設定価格の減算が行なわれる。

即ちｘ−ｐ、またはｘ−ｐ２の減算が行なわれ、その減
算結果Ｋがトータル・ペイアウト用シフトレジスタ３に
釣銭額として記憶される。

この記憶された内容Ｋが釣銭額を示している。

即ちトータル・ペイアウト用シフトレジスタ３は釣銭レ
ジスタの働らきをする。

このトータル・ペイアウト用シフトレジスタ３の記憶内
容にはに≧５０コンパレータ６におくられ、釣銭額Ｋが
￥５０よりも大きいかどうかが比較される。

Ｋ≧５０コンパレータ６には￥５０の信号としてｔ１＋
ｔ３のビットパルスがＰ１＋５０加算回路８およびＰ２
＋５０加算回路１０と同じように加えられている。

Ｋ≧５０コンパレータの出力信号はコイン払出し制御回
路１γに送られる。

コイン払出し制御回路１７には他に入力として￥５０釣
銭無しの信号Ａ２およびトータル・ペイアウト用シフト
レジスタ３に記憶されている釣銭額に１￥５０枚数レジ
スタ４０投入枚数を表わす出力信号、コイン払出し確認
信号ＰＯ８が加えられている。

コイン払出し制御回路１７においてコイン払出し信号Ｂ
１ 、￥５０コイン払出し信号Ｂ２による釣銭の払出し
は次のように行なわれる。

１） Ｋ＜￥５０の場合・・・・・・￥１０×ｎ枚で
払い出しくｎ＜５） （ｉｉ） Ｋ＞￥５０で￥５０釣銭有りの場合・・・
・・・￥５０×１枚、￥１’ ＯＸ ｎ枚で払い出しく
ｎ＜５） （１１１）Ｋ〉￥５０で￥５０釣銭無しの場合・・・・
・・￥１０Ｘｎ枚で払出しく １０＞ｎ＞Ｏ）本発明に
おいてはコインが投入された場合に釣銭が￥９０以下に
なる商品の販売だけを可能とするため釣銭額は必ず￥９
０以下である。

このことはＰ１用コンパレータ１１およびＰ２コンパレ
ータ１２からの出力信号Ｘ＞Ｐ１＋９０、Ｘ＞Ｐ２＋９
０によってＰ１用ベンド制御回路１５およびＰ２用ベン
ド制御回路１６からのＶＥＮＤＩ。

ＶＥＮＤ２の信号を制御することにより行ない得る。

コインの払出しの都度、コイン払出し制御回路１７はコ
イン払出し確認信号ＰＯ８を受は払出し金額を表わす２
進コードを加減算器２に送り、トータル・ペイアウト用
シフトレジスタ３に記憶されている釣銭額Ｋから払い出
した釣銭の減算を行なわせる。

そしてトータル・ペイアウト用シフトレジスタ３の記憶
されている釣銭額Ｋが０”′になったところで釣銭の払
い出しを停止させる。

但し釣銭額が￥５０よりも大きな場合にはＫ〉５０コン
パレータ６の出力信号により￥５０釣銭を先に払出し残
りを￥１０で払い出すようにしている。

手動返金を行なう場合には返金ラッチ回路１９に手動返
金人力ＰＯを加えると一定時間の間にセレクト信号のな
い場合には全額返金が行なわれる。

￥１００は一時保持されていたエスクロより払出され、
￥１００の投入枚数を記憶している￥１００枚数レジス
タ５の内容が”Ｏ”になるまで加減算器２およびトータ
ル・ペイアウト用シフトレジスタ３によって投入合計金
額Ｘからの減算を行なう。

同じく￥５０枚数レジスタ４に記憶されている投入枚数
が０”になるまで、加減算器２およびトータル・ペイア
ウト用シフトレジスタ３により投入金額Ｘかもの減算を
行なう。

この場合、￥５０枚数レジスタ４、￥１００枚数レジス
タ５の出力信号は第１図のブロック図に示されているよ
うにエンコーダ１を介してそれぞれの金額を表わす２進
コードに変換され、さらに加減算器２により減算が行な
われる。

￥５０、￥１００を返金したのちのトータル・ペイアウ
ト用シフトレジスタ３の残りの記憶内容が”Ｏ′”にな
るまで￥１０の返金が行なわれる。

そしてトータル・ペイアウト用シフトレジスタ３の記憶
内容がＯ”になったところで返金は終了する。

また投入金額Ｘが最高商品設定価格よりも大きな場合に
全ての販売出力が生じない場合には自動返金制御回路２
０において判断し、自動的に返金ランチ回路１９に信号
を送り金額返金を行なわせる。

このとき、返金ラッチ回路１９はＥＳＣ−ＲＩＲＮ信号
を送出するとともに、￥５０枚数レジスタ４および￥１
００枚数レジスタ５へ信号を送る。

またコイン詰まりの生じている場合、販売信号がでてい
る場合、返金が行なわれている場合にはコインの投入を
阻止する信号ＣＲＥＭがＣＲＥＭ制御回路２２より出さ
れる。

以上のような第１図のブロック図に基づいた本発明の制
御回路の動作は第２図および第３図に示した第１図のブ
ロック図の実施例の説明により一層明確に示される。

第２図および第３図は第１図に示した本発明のフロック
図の動作を行なう一実施例を示す回路である。

第１図、第２図、第３図に基づいて本発明の詳細な説明
する。

第２図、第３図において■〜■までの信号は本発明によ
る自動販売機コインメック用電子制御回路内の信号であ
り、他の信号はこの電子制御回路以外の自動販売機の装
置より電子制御回路に送られてくるものか、あるいは電
子制御装置より他の自動販売機の装置へ送られるもので
ある。

第１図におけるエンコーダ１の実施例を示す回路は第２
図においてＡＮＤ回路２５〜２γ、３７、ＯＲ回路２８
〜３１．３８、ＮＡＮＤ回路３２〜３５、インバータ回
路３６，４１、サイクルタイマ３９、ワイヤードＯＲ回
路ＷＯ１から成り立っている。

最初は本発明による自動販売機コインノック用電子制御
回路が動作中であることを表わす記号■は“０′″であ
るからＡＮＤ回路２５〜２７にはインバータ回路４１よ
りパ１”が加えられているためコイン入力￥１０、￥５
０、￥１００があった場合にはそれに対応してＡＮＤ回
路２５〜２７に出力゛′１′″が生じ、その出力”１″
はＯＲ回路２８〜３０に加えられＯＲ回路２８〜３０に
はＡＮＤ回路２５〜２７の出力と同一の出力゛′１”が
生じる。

またＮＡＮＤ回路３２にはｔｌ のビットパルス、ＮＡ
ＮＤ回路３３にはｔ２のビットパルス、ＮＡＮＤ回路３
４にはｔ３のビットパルス、ＮＡＮＤ回路３５にはｔ４
のビットパルスがシフトレジスタＳＲ１から加えられて
いる。

シフトレジスタＳＲ，は第１図のブロック図においてビ
ットパルス発生回路２４で示されているもので、２相ダ
イナミツクシフトレジスタであり、２相クロックパルス
φ１．φ２によりシフトされてｔ１〜ｔ７のビットパル
スを発生するように構成する。

ＮＡＮＤ回路３２〜３５にはｔ１〜ｔ４のビットパルス
のほかにＯＲ回路２９〜３１の出力が加えられている。

このようにすることにより￥１０のコイン人力があった
場合にはこの入力はＯＲ回路２Ｂ、３１を介してＮＡＮ
Ｄ回路３２に加えられるためＮＡＮＤ回路３２の出力は
ｔｌ のビットパルスに同期するため６ビツトの２進数
において”１１１１１０’”で表わされ、ワイヤードＯ
Ｒ回路ＷＯ１を介してインバータ回路３６で反転して”
０００００１”となり１”を￥１０で表わすようにし
ておくことにより純２進法において￥１０を示す２進コ
ードを得ることができる。

同様にして￥５０のコイン入力はＮＡＮＤ回路３２゜３
４に加えられ、１１，１３０ビツトパルスと同期するた
めインバータ回路３６の出力は゛”０００１０１”即ち
￥５０を示す２進コードが現われる。

また￥１００のコイン入力はＮＡＮＤ回路３３，３５に
加えられ、ｔ２．ｔ４のビットパルスに同期してインバ
ータ回路３６の出力に”００１０１０”即ち、￥１００
を示す２進コードが現われる。

インバータ回路３６の出力はＡＮＤ回路３７に加えられ
るが、ＡＮＤ回路３７には他にサイクルタイマ３９から
信号が加えられている。

サイクルタイマ３９にはＯＲ回路２８〜３０の出力がＯ
Ｒ回路３８を介して加えられている。

即ちサイクルタイマ３９は￥１０、￥５０．￥１００の
いずれかのコイン入力があった場合に一定時間、出力”
１″をＡＮＤ回路３７に送る働らきをする。

一定時間とは一般にはｔ１〜ｔ７のビットパルスの１サ
イクルタイムが用いられる。

故にＡＮＤ回路３７の出力はｔ工〜ｔ７の１サイクルタ
イム間だけ、即ち￥１０、￥５０、￥１００のコイン入
力を表わすパルスは１回だけしかＡＮＤ回路３７の出力
端かう出ないということになるためコインの２重計算と
いうことは生じない。

このＡＮＤ回路３７からの投入金額を表わすパルスは第
１図のブロック図に示されているように加減算器２にお
くもれる。

第１図のブロック図において示された加減算器２、およ
びトータル・ペイアウト用シフトレジスタ３は第２図に
おいてＯＲ回路４４、加減算器ＡＤＤ、シフトレジスタ
ＳＲ２、ＯＲ回路４６から示される部分より成り立って
いる。

加減算器ＡＤＤは、インバータ４３の出力に応じて加算
、減算モードの切換えが行なわれる純２進法の加減算器
（内部の詳細回路については、必要ならば例えば昭和４
６年８月１５日、■ラジオ技術社発行「電卓技術教科書
・基礎編」第１７６頁、第５゜８図を参照されたい。

）であって、シフトレジスタＳＲ２からの出力に対し、
ＯＲ回路４４を介して与えられる２進コ一ド信号を加算
または減算し、その結果をシフトレジスタＳＲ２に記憶
する形式のものであるが、これは補数をとって減算を行
なう形式のものでもよく、いずれにしても周知の加減算
器を使用することができる。

このようにすることにより加減算器ＡＤＤにおいてはコ
イン入力があった場合にはインバータ回路４３より“０
′”が加えられているため加算モードとなり、ＡＮＤ回
路３７からの投入金額を表わすパルスは加減算器ＡＤＤ
において加算され、シフトレジスタＳＲ２に記憶される
。

シフトレジスタＳＲ２は２相のクロックパルスによりシ
フトされる２相ダイナミツクシフトレジスタである。

第１図のブロック図におけるＰ□、Ｐ２価格設定回路１
３，１４は第２図においてＰＲＩＣＥｌ。

ＰＲＩＣＥ２の各端子およびＮＡＮＤ回路８３〜９４．
９８，９９、ワイヤードＯＲ回路ＷＯ２〜ＷＯ１２、イ
ンバータ回路９６．９７により実施される。

ＰＲＩＣＥｌ、ＰＲＩＣＥ２の各端子のうちＮＡＮＤ回
路８３，８９と接続されている端子はＮＡＮＤ回路８３
，８９がｔｌのビットパルスが印加されるように接続さ
れているので、“１”の重みをもっており、以下同様に
してＮＡＮＤ回路８４．９０と接続された端子は”２”
の重みをもっており、ＮＡＮＤ回路８５，９１と接続さ
れる端子は“４”の重みをもち、ＮＡＮＤ回路８６゜９
２と接続される端子は”８”の重みをもち、ＮＡＮＤ回
路８７，９３と接続される端子は“１６”の重みをもち
、ＮＡＮＤ回路８８，９４と接続される端子は、“３２
”の重みをもつことになり、ＰＲＩＣＥｌの各端子のど
れかに信号を与えることによりＮＡＮＤ回路８３〜８８
の出力はワイヤードＯＲ回路ＷＯ２〜ＷＯ６を介してイ
ンバータ回路９６に接続されているためインバータ回路
９６の出力はＮＡＮＤ回路８３〜８８の出力を反転した
ものであり、商品設定価格Ｐ１ を表わす６ビツトの純
２進法による２進コードをインバータ回路９６の出力と
して得ることができる。

同様にして商品設定価格Ｐ２も、ＰＲＩＣＥ２の各端子
のどれかに信号を与えることにより設定することができ
る。

このようにして得られる商品設定価格Ｐ１、Ｐ２のうち
Ｐｌ は第１図のブロック図に示すように、Ｐ□＋５０
加算回路７、Ｐ、＋９０加算回路８に、またＰ２はＰ２
＋５０加算回路９、Ｐ２＋９０加算回路１０にそれぞれ
送られる。

第２図において全加算回路ＦＡ１、ＡＮＤ回路４９、フ
リップフロップ回路ＦＦ１ よりなる部分がＰ１＋９０
加算回路７であり、全加算器ＦＡ２、ＡＮＤ回路５０、
フリップフロップ回路ＦＦ２ よりなる部分がＰ２＋９
０加算回路９であり、全加算器ＦＡ３、ＡＮＤ回路５１
．フリップフロップ回路ＦＦ３よりなる部分がＰ１＋５
０加算回路８であり、全加算器ＦＡ４、ＡＮＤ回路５２
、フリップフロップ回路ＦＦ４よりなる部分がＰ２＋５
０加算回路１０である。

全加算器ＦＡ１およびＦＡ２には２相シフトレジスタＳ
Ｒ，により作られるｔ１〜ｔ７のビットパルスのうちｔ
ｌとｔ４のビットパルスがＯＲ回路８１の出力として印
加されるように接続し、それにより全加算器ＦＡ１およ
びＦＡ２には９０を表わす２進数”００１００１”が加
えられ、全加算器ＦＡ１およびＦＡ２からはＰ、＋９０
またはＰ２＋９０の出力を得ることができる。

また全加算器ＦＡ３およびＦＡ４には同様にしてｔｌと
ｔ３のビットパルスによるＯＲ回路８０の出力として￥
５０を表わす２進数” ＯＯＯ１０１”を印加し、その
出力としてＰ１＋５０およびＰ２＋５０を得ることがで
きる。

第１図のブロック図におけるＰｌ 用コンパレータ１１
は第２図においてコンパレータＣＯＭＰ２〜ＣＯＭＰ５
、またＰ２用コンパレータ１２はコンパレータＣＯＭＰ
６〜ＣＯＭＰ９より構成される部分である。

コンパレータＣＯＭＰ２には投入コイン合計額Ｘを表わ
す６ビツトの２進コードとインバータ回路９６の出力即
ち商品設定価格Ｐ１を純２進法により表わした６ビツト
の２進コードが印加され、その比較結果としてｘ＞ｐｌ
の信号■が得られる。

コンパレータＣＯＭＰ３には投入コイン合計額Ｘを純２
進法で表わした６ビツトの２進コードと先に述べた全加
算器ＦＡ１ よりｐ１＋９０を純２進法により表わした
６ビツトの２進コードとが印加されており、その比較結
果としてＸ〉Ｐ１＋９０ の信号■が得られる。

コンパレータＣＯＭＰ４にはコンパレータＣＯＭＰ２
と同じ入力が印加されており、その比較結果としてＸ＝
Ｐ１ の信号のが得られる。

コンパレータＣＯＭＰ５には投入コインの合計額Ｘを純
２進法により表わした６ビツトの２進コードと、前述の
全加算器ＦＡ３よりｐ１＋５０を純２進法により表わし
た６ビツトの２進コードとが印加されており、その比較
結果としてＸ＝Ｐ、 ＋５０ の信号■が得られる。

商品設定価格Ｐ２に対しては商品設定価格Ｐ１ と同
様にしてコンパレータＣＯＭＰ６からＸ＞Ｐ２の信号■
、コンパレータＣＯＭＰ７からはＸ〉Ｐ２＋９０の信号
■、コンパレータＣＯＭＰ８からはＸ＝Ｐ２の信号■、
コンパレータＣＯＭＰ９からはＸ−Ｐ２＋５０の信号■
が得られる。

このように本発明においては基本的には投入金額と商品
設定価格に最高釣銭額を加えた金属とを比較することに
より得られる比較結果を用いて後に述べるように販売、
釣銭払出しを制御しようとするものである。

第２図に示したコンパレータＣＯＭＰ２〜ＣＯＭＰ９の
出力信号■Ｘ＞Ｐｌ、■ｘ＞ｐ、＋９０、■ｘ＝ｐ１、
■Ｘ＝Ｐ１＋５０．［有］Ｘ＞Ｐ２、■Ｘ＞Ｐ２＋９０
、■Ｘ−Ｐ２、■Ｘ−Ｐ２＋５０は第３図に示すように
ＮＡＮＤ回路１００．１０ＬＡＮＤ回路１０２，１０６
，１０８、ＯＲ回路１０５．１０７、インバータ回路１
０９，１１０、ＮＯＲ回路１１８、フリップフロップ回
路Ｆ Ｆ ］ ２からなるＰ１用ベンド制御回路、ある
いはＮＡＮＤ回路１１１，１１２、ＡＮＤ回路１１３，
１１６゜１１９、ＯＲ回路１１４，１１７、インバータ
回路ｉｉｓ、ｉｉｏ、ＮＯＲ回路１１８、フリップフロ
ップ回路ＦＦ１３からなるＰ２用ベンド制御回路に加え
られる。

商品設定価格Ｐ１ の商品について考えてみるとＸ＝Ｐ
１のとき、Ｘ＝Ｐ１ の信号［Ｆ］はＯＲ回路１０５に
加えられ、ＯＲ回路１０５の出力はＡＮＤ回路１０６の
一方の入力となる。

ＡＮＤ回路１０６の他方の入力はＯＲ回路８２の出力す
なわちｐ、＝ｏ という信号■が加えられているため
商品設定価格Ｐ１がＯでないときには１１″が加えられ
ているためＸ＝Ｐ、の信号のがきた場合にはＯＲ回路１
０１の出力としてＡＮＤ回路１０８の２つの入力端子の
うち一方の入力端子に“１′”を加える。

ＡＮＤ回路１０８の他方の入力端子はＮＯＲ回路１１８
の出力端子と接続されている。

ＮＯＲ回路１１８の２つの入力端子にはワイヤードＡＮ
Ｄ回路ＷＡ３およびフリップフロップ回路ＦＦ１□から
の信号が送られてくる。

フリップフロップ回路ＦＦ１１は後述のように客が押ボ
タン等により商品の選択を行ない５ＥＬ１あるいは５Ｅ
Ｌ２および、それと多少遅れて生じる商品が販売された
とい５ＳＥＬ信号［相］または返金信号■が生じるまで
はリセットされた状態にあるため、ＮＯＲ回路１１８へ
のフリップフロップ回路ＦＦ、 からの入力は”Ｏ”
である。

ワイヤードＡＮＤ回路ＷＡ３には入力としてフリップフ
ロップ回路ＦＦ１５の出力をインバータ回路１４９にて
反転したものとフリップフロップ回路ＦＦ１８の出力を
インバータ回路１４７で反転したものとＮＡＮＤ回路１
５６の出力とが加えられている。

返金人力Ｐｏがないときにはフリップフロップ回路ＦＦ
１５はセットされていないためインバータ回路１４９の
出力は“１”、また販売信号Ｔがない場合にはフリップ
フロップ回路ＦＦ１８はセットされていないためインバ
ータ回路１４γの出力は１′”である。

ＮＡＮＤ回路１５６には入力としてフリップフロップ回
路ＦＦ１７の出力と５ＩＮＧという信号とが加えられて
いる。

５ＩＮＧとは実施例においては２つの商品価格設定回路
を有しているので、一方の商品価格設定回路のみを使用
する場合には価格設定数選択信号５ＩＮＧとして“０”
２つの商品価格設定回路を使用する場合には“」″と
いうように加える。

５ＩＮＧ信号の状態にかかわらず、販売信号ＴＯないと
きにはＮＡＮＤ回路１５６の出力は１″である。

それゆえ販売信号Ｔ１返金人力ＰＯのないときにはワイ
ヤードＡＮＤ回路ＷＡ３の出力は“１”であり、この出
力をインバータ回路１６０にて反転してＮＯＲ回路１１
８の入力として”０”を加える。

それゆえ販売信号Ｔ、返金人力ＰＯがない場合にはＮＯ
Ｒ回路１１８の出力は”■”でありＯＲ回路１０γの出
力が′１”となったときにフリップフロップ回路ＦＦ１
２をセットしてＰｌ 価格の商品を選択することができ
るという信号ＶＥＮＤ１を生じて、客がＰ１価格の商品
を選択するのを可能にさせる。

商品設定価格Ｐ２の商品についてもまったく商品設定価
格Ｐ１ の商品の場合と同様であり、ＯＲ回路９５より
Ｐ２−０ という信号■に基づいて行なわれ、フリップ
フロップ回路ＦＦ１３よりＶＥＮＤ２ という信号を得
ることができる。

このＶＥＮＤｌ、またｖＥＮＤ２に基づいて自動販売機
には商品設定価格Ｐ１またはＰ２の商品を選択すること
ができるという表示が行なわれ、客がどちらかを選ぶこ
とにより５ＥＬ１または５ＥＬ２という信号が販売信号
Ｔとともに本発明による自動販売機コインノック用電子
制御回路装置に送られてくる。

即ち販売信号Ｔは商品を販売したという信号である。

またＸ＞Ｐｌの信号■を生じさせるようなコインの投入
があった場合には、Ｘ＞Ｐｌの信号■はＡＮＤ回路１０
２に加えられ、ＡＮＤ回路１０２の他の入力としてＸ＞
Ｐ１＋９０ の信号０をＮＯＴ回路１０９により反転さ
せたものと、￥５０釣銭無し信号Ａ２をＮＯＴ回路１１
０にて反転したものとＸ＝Ｐ、＋５０ の信号■とをＮ
ＡＮＤ回路１００に加えてその出力を￥１０釣銭無し信
号Ａ１ とともにＮＡＮＤ回路１０１に加えて得られ
るＮＡＮＤ回路１０１の出力とを加えてお（ことにより
、Ｘ＞ＰｌおよびＸ≦Ｐ１＋９０で￥１０の釣銭のある
場合にはＡＮＤ回路１０２に出力“１”を生じ、その出
力をＯＲ回路１０５に加えることにより、前述のＸ−Ｐ
ｌの場合と以下同様にしてＶＥＮＤ工の信号が得られる
。

またＸ＝Ｐ１＋５０のときで￥１０の釣銭がなく￥５０
の釣銭がある場合には、ＮＡＮＤ回路１００には”１”
と“１′″が加えられるためその出力は”Ｏ”′であり
、その出力“Ｏ”が￥１０釣銭無しを示す１”とともに
ＮＡＮＤ回路１０１に加えられるためＮＡＮＤ回路１０
１の出力は”１”となり、Ｘ＝Ｐ１＋５０はｘ＞ｐｌお
よびＸ≦Ｐ１＋９０をみたしているので、ＡＮＤ回路１
０２の入力はすべて１”となるため前述のＸ＞Ｐｌのと
きと同様にＶＥＮＤｌの信号を得ることができる。

商品設定価格Ｐ２についてもＸ＞Ｐ２、Ｘ−Ｐ２＋５０
の場合には商品設定価格Ｐ□のときとまったく同様に考
えることによりＶＥＮＤ２の出力を得ることができる。

販売信号Ｔが生じることによりこの実施例の装置におい
ては次のことが行なわれる。

販売信号ＴはＯＲ回路１５４０入力として加えられ、Ｏ
Ｒ回路１５４の出力はＡＮＤ回路１５５に加えられる。

ＡＮＤ回路１５５には他に入力としてフリップフロップ
回路ＦＦ、６とＦＦ１１の出力を入力としたＮＯＲ回路
１５９の出力が加えられている。

フリップフロップ回路ＦＦ１６の出力は販売信号Ｔが生
じているときには、”０”であり、またフリップフロッ
プ回路ＦＦ１□の出力はフリップフロップ回路ＦＦ１８
の出力が０”のときには”０”のままであるからＮＯＲ
回路１５９の出力は“１”であり、それゆえＯＲ回路１
５４に出力″１″′が生じることによりフリップフロッ
プ回路ＦＦ１□がセットされる。

この出力は遅延回路Ｉ）ｅｌａｙ４により１００ｍ５遅
れてＯＲ回路１５７の出力としてＡＮＤ回路１５８に加
えられる。

ＡＮＤ回路１５８には他の入力として前述のＮＯＲ回路
１５９より“１″が加えられているためＯＲ回路１５γ
の出力としてパ１′″が生じることによりフリップフロ
ップ回路ＦＦ１８がセットされる。

フリップフロップ回路ＦＦ１８の出力によりエスクロ内
に保持されていた￥１００のコインの収金信号ＥＳＣ−
ＡＣＣを発生させる。

またフリップフロップ回路ＦＦ１８の出力１１１ ｔｊ
ばＡＮＤ回路１３１に５ＥＬ１の信号とともに、または
、ＡＮＤ回路１３２に５ＥＬ２の信号とともに加えられ
る。

５ＥＬ１，５ＥＬ２の信号は販売信号Ｔとほぼ同時に発
生するものであるので、フリップフロップ回路ＦＦ１８
の出力′″１″が生じるときにはすでに５ＥＬ１か５Ｅ
Ｌ２のいずれかがＡＮＤ回路１３１または１３２に加え
られている。

故にフリップフロップ回路ＦＦ１８の出力”１”が生じ
ると同時にＡＮＤ回路１３１または１３２より出力”１
′″が生じ、ＡＮＤ回路１３１の出力はＡＮＤ回路１４
１０２つの入力端子の一方の端子に直接に、他方の端子
にインバータ回路１６１、ワイヤードＯＲ回路ＷＯ１４
，ＷＯ１５、インバータ回路１４３、サイクルタイマ１
６３を介して加えられる。

サイクルタイマ１６３を介してＡＮＤ回路１４１に加え
ることによりＡＮＤ回路１４１の出力はビットパルス上
１〜１フ間隔で１回だけ生じることになる。

また同様にＡＮＤ回路１３２の出力はＡＮＤ回路１４２
０２つの入力端子の一方の端子に直接に、他方の端子に
ＮＯＴ回路１６２、ワイヤードＯＲ回路ＷＯ１５、ＮＯ
Ｔ回路１４３、サイクルタイマ１６３を介して加えられ
るためＡＮＤ回路１４２の出力はビットパルスｔ１〜ｔ
７の間隔で１回だけ生じる。

ＡＮＤ回路１４１の出力をＳＥＬ１信号■、ＡＮＤ回路
１４２の出力をＳＥＬ２信号■とすると、ＳＥＬ１信号
■は第２図におけるＮＡＮＤ回路９８に加えられる。

ＮＡＮＤ回路９８には他に入力としてインバータ回路９
６から商品設定価格Ｐ１ を表わす２進コードが加え
られているためＳＥＬ、信号■が加えられることにより
商品設定価格Ｐ１ を表わす２進コードはワイヤードＯ
Ｒ回路ＷＯ１２、インバータ回路７９、ＯＲ回路４４を
介して加減算器ＡＤＤに加えられる。

即ち、Ｓ Ｅ Ｌ、信号■はｔ１〜ｔ７の間隔で１回だ
け生じるわけであるので、ＯＲ回路４４の出力は商品設
定価格Ｐ１ を表わす２進コードが１回だけ生じる。

加減算器ＡＤＤには他の入力としてインバータ回路４３
よりコイン入力信号■のないときにはパ１′が加えられ
ているため減算モードとなり、加減算器ＡＤＤにおいて
投入合計金額Ｘかも商品設定価格Ｐ１ の減算が行なわ
れ、釣銭額ＫがシフトレジスタＳＲ２に記憶される。

商品設定価格Ｐ２についてもまったく同様であり、ＳＥ
Ｌ２信号■がＮＡＮＤ回路９９に加えられて、あとは商
品設定価格Ｐ１ と同様のことが行なわれる。

これらの釣銭額の演算は、第３図のサイクルタイマ１６
３の出力中に行なわれ、サイクルタイマ１６３の出力が
消滅すると、インバータ１４０の出力が”１″となる。

ＡＮＤ回路１３３にはインバータ１４０の出力と、既に
”１′″となって℃・るＳＥＬ信号信号炉シフトレジス
タＳＲ２の内容がＯでないときに”１′”となる信号■
とが与えられているため、サイクルタイマ１６３の出力
消滅時にシフトレジスタＳＲ２の内容（すなわち釣銭額
）がＯでないときには、ＡＮＤ回路１３３は出力を出し
、ＯＲ回路１３４を介してコイン払出し信号Ｂ、を発し
て釣銭払出し動作を開始させる。

次に釣銭の払出しの機構を説明する。

投入金額Ｘから商品設定価格Ｐ１またはＰ２を減算した
釣銭額Ｋを表わすシフトレジスタＳＲ２の記憶内容は第
１図においてに≧５０コンパレータ６を示すところのコ
ンパレータＣＯＭＰ１に送られ￥５０と比較される。

コンパレータＣＯＭＰ１の出力はＡＮＤ回路７７に加え
られるが、ＡＮＤ回路７７には他の入力として￥５０釣
銭無し信号Ａ２をインバータ回路７８により反転したも
のと、フリップフロップ回路ＦＦ１８の出力信号である
ところのＳＥＬ信号信号炉加えられている。

故に￥５０の釣銭硬貨があり、釣銭額が１５０以上とな
る商品が販売された場合にはＡＮＤ回路７７の出力に１
”が生じ、ＯＲ回路７６の出力として￥５０釣銭払出し
信号Ｂ２が生じ、これと前述のコイン払出し信号Ｂ１
とを用いて￥５０の釣銭の払出しが行なわれる。

ＯＲ回路７６の出力はＡＮＤ回路７４に加えられ、ＡＮ
Ｄ回路７４には他の入力として釣銭払出し確認信号ＰＯ
８が加えられており、￥５０の釣銭が払い出されたとき
にＡＮＤ回路７４に出力“１”が生じ、この出力はＯＲ
回路２９に加えられてコイン投入の場合と同じように￥
５０を表わす２進コードに変換されて加減算器ＡＤＤに
加えられるが、このときには加減算器ＡＤＤの他の入力
であるインバータ回路４３の出力はＡＮＤ回路２５〜２
７の出力が０”であるため”■”であり、それゆえ加減
算器ＡＤＤは減算モードとなるため釣銭額にと￥５０の
減算が行なわれる。

そして釣銭額Ｋが￥５０よりも小さくなるとＡＮＤ回路
７７の出力は”０″になるためＯＲ回路７６、インバー
タ回路７５を介してＡＮＤ回路７３に”１″が加えられ
る。

ＡＮＤ回路７３にはＡＮＤ回路７４と同じ釣銭払出し確
認信号ＰＯ８が加えられており、ＡＮＤ回路７３はＡＮ
Ｄ回路７４と同じように釣銭が払い出されるたびに、そ
の出力信号゛′１′”をＯＲ回路２８に送り釣銭額Ｋか
らの￥１０の減算を行なう。

￥１０の釣銭の払出しは、￥５０の釣銭を減算したのち
にシフトレジスタＳＲ２に記憶された釣銭額Ｋがなおも
残っている場合にはＯＲ回路４６よりシフトレジスタＳ
Ｒ２に記憶内容が残っているという信号■が引き続き生
じているので、ＡＮＤ回路１３３、ＯＲ回路１３４から
は引き続きコイン払出し信号Ｂ１ が出されており、こ
れと￥５０コイン払出し信号Ｂ２が消滅したという条件
とにより行なわれる。

これらは公知の技術であり、般に信号Ｂ１は釣銭払出し
モータに、信号Ｂ２は￥５０、￥１０切換ソレノイドに
与えられる。

￥５０釣銭払出しが￥１０釣銭払出しに優先するため、
最小枚数の釣銭の払出しが可能となる。

次に返金の場合を考える。

まず手動返金の場合について述べる。

ＯＲ回路４０より生じるコイン入力信号■はＯＲ回路１
２０に加えられＯＲ回路１２０の出力はＡＮＤ回路１２
１に加えられる。

ＡＮＤ回路１２１には他に入力としてＮＯＲ回路１２２
の出力が加えられる。

ＮＯＲ回路１２２には販売信号ＴとＳＥＬ信号［相］を
ＮＯＲ回路１４８、インバータ回路１５０を介して得ら
れるインバータ回路１５０の出力とが加えられているた
め販売信号Ｔのない場合にはＮＯＲ回路１２２の出力は
“１′”であるためコイン入力信号■があった場合には
ＡＮＤ回路１２１の出力にＮ １ ｊ＃が生じてフリッ
プフロップ回路ＦＦ１４がセットされる。

フリップフロップ回路ＦＦ１４の出力は手動返金人力Ｐ
ＯとともにＡＮＤ回路１２３に加えられる。

故に返金人力ＰＯが生じた場合にはＡＮＤ回路１２３に
出力”１″′が生じ、ＮＯＲ回路１２４を介してＡＮＤ
回路１２５に加えられる。

ＡＮＤ回路１２５には他の入力として前述のＮＯＲ回路
１２２と同じ入力を加えたＮＯＲ回路１２６の入力が加
えられているため、ＯＲ回路１２４の出力“１”が加え
られることによりＡＮＤ回路１２５の出力が′１″とな
りフリップフロップ回路ＦＦ１．がセットされる。

フリップフロップ回路ＦＦ１．の出力は遅延回路Ｄｅｌ
ａｙ２、ＯＲ回路１４５を介してＡＮＤ回路１４６に加
えられる。

ＡＮＤ回路１４６には他に入力として前述のＮ’ＯＲ回
路１４８の出力が加えられているためＳＥＬ信号信号上
じていない場合には”１′′が生じているためＡＮＤ回
路１４６に出力゛１”が生じ、フリップフロップ回路Ｆ
Ｆ１６がセットされて返金信号■を得ることができる。

このようにすることにより返金人力ＰＯを加える以前に
販売信号■が生じた場合にはフリップフロップ回路ＦＦ
１４はリセットされるため返金信号は得られず、また返
金人力ＰＯが加えられた後でも遅延回路Ｄｅｌａｙ２の
遅延時間中に販売信号■またはＳＥＬ信号［相］が生じ
た場合にはフリップフロップ回路ＦＦ１５をリセットさ
せて販売信号Ｔ、ＳＥＬ信号［相］を優先させる。

手動返金人力ＰＯの端子にはそのほかに後述の自動返金
信号ＡＴＰＯが加えられる。

手動返金は次の場合に行なわれる。

即ち前述の７リツプフロツプ回路ＦＦ、□の出力ヲイン
ハータ回路１２７を介してワイヤードＡＮＤ 回路ｗｋ
ｔに、また前述のフリップフロップ回路ＦＦ１３の出力
ヲインバータ回路１２８を介してワイヤードＡＮＤ回路
ＷＡ１ に加え、ワイヤードＡＮＤ回路ＷＡ１の出力を
ＡＮＤ回路１２９に加える。

またｘ＞ｐｌの信号■とｘ＝ｐ１の信号■とをＯＲ回路
１０３に加え、Ｘ＞Ｐ２の信号■とＸ−Ｐ２の信号■と
をＯＲ回路１０４に加え、ＯＲ回路１０３とＯＲ回路１
０４の出力とをワイヤードＡＮＤ回路ＷＡ２に加えて、
ワイヤードＡＮＤ回路ＷＡ２の出力をＡＮＤ回路１２９
に加える。

このようにすることによりワイヤードＡＮＤ回路ＷＡ２
には最高商品価格設定値よりも大きいか、等しい金額を
投入した場合に出力“１″が生じ、ワイヤードＡＮＤ回
路ＷＡ１の出力にはフリップフロップ回路ＦＦ１２．Ｆ
Ｆ、３の出力が生じていないときに゛１パが生じ、ＡＮ
Ｄ回路１２９により自動返金信号ＡＴＰＯが得られる。

即ち、本実施例においては最高限度までコインを投入し
ても販売出力ＶＥＮＤ０．ＶＥＮＤ２が生じない場合に
は自動的に返金を行なうようにしている。

この自動返金信号ＡＴＰＯは前述の手動返金人力ＰＯの
ところに加えられ、同じようにして返金信号■を得るこ
とができる。

このようにして得られる返金信号■により返金は次のよ
うにして行なわれる。

実施例においては第１図のブロック図に示すように￥５
０、￥１００のコインの投入に対しては￥５０枚数レジ
スタ４、￥１００枚数レジスタ５を設けて、その投入枚
数を計数している。

すなわち第２図において￥５０枚数レジスタがＲ１、￥
１００枚数レジスタがＲ２で示されている。

レジスタＲ０，Ｒ２は人力が加えられるたびにフリップ
フロップ回路を順次セットしていくもので、レジスタＲ
１は１５枚すなわち７５０円までの￥５０のコインの投
入を計数でき、し六りＲ２は８枚（８００円）までのコ
インの投入を計数することができる。

￥５０枚数レジスタＲ１にはＡＮＤ回路２６よりの￥５
０コイン入力入力量送られてきており、さらに￥５０コ
イン入力入力量サイクルタイマ３９の出力とともにＡＮ
Ｄ回路５３に加えられ、ＡＮＤ回路５３の出力はＯＲ回
路５４に加えられている。

￥５０のコイン入力信号があるたびにサイクルタイマ３
９からｔ１〜ｔ７のビットパルス周期の間だけＡＮＤ回
路５３に信号が加えられるためＯＲ回路５４の出力パル
ス信号により￥５０のコインの投入枚数が￥５０枚数レ
ジスタＲ１に記憶される。

同様にしてＡＮＤ回路２７からの￥１００コイン入力信
号は￥１００枚数レジスタＲ２に加えられる。

さらに、￥１００コイン入力信号はサイクルタイマ３９
の出力とともにＡＮＤ回路６４に加えられ、ＡＮＤ回路
６４の出力はＯＲ回路６７に加えられているためＯＲ回
路の出力パルスにより￥１００コイン入力信号が￥１０
０枚数レジスタＲ２に記憶される。

返金信号■が生じると同時にエスクロ内に保持されてい
た￥１００のコインの返金信号 ＥＳＣ，ＲＴＲＮが出されてエスクロ内に保持されてい
た￥１００のコインの返金が行なわれる。

￥５０枚数レジスタＲ１にはＯＲ回路５８、ＡＮＤ回路
５９、インバータ回路６０、フリップフロップ回路ＦＦ
６ よりなる回路が付属されており、￥５０コイン入力
が￥５０枚数レジスタに加えられると同時にフリップフ
ロップ回路ＦＦ６をセットし、￥５０枚数レジスタの記
憶内容が′０′。

になったときにフリップフロップ回路ＦＦ６をリセット
してフリップフロップ回路ＦＦ６の出力により￥５０枚
数レジスタＲ１の記憶内容を判断できるようにしている
。

￥１００枚数レジスタＲ２にも同様にＯＲ回路６９、Ａ
ＮＤ回路７０、インバータ回路７２、フリップフロップ
回路ＦＦ７よりなる回路が付属されており１．フリップ
フロップ回路ＦＦ７の出力により￥１００枚数レジスタ
の記憶内容が判断できるようにしている。

返金信号■が生じると返金信号■はＡＮＤ回路６６に加
えられ、ＡＮＤ回路６６の他の人力としてクロックパル
スφ３を加えてお（ことによりＡＮＤ回路６６にはクロ
ックパルスφ３に同期した出力が得られる。

ＡＮＤ回路６６の出力と￥１００枚数レジスタＲ２およ
びフリップフロップ回路ＦＦ７を入力とするＯＲ回路７
１の出力とがＡＮＤ回路６５に加えられるためフリップ
フロップ回路ＦＦ７の出力が“１”である場合、すなわ
ち￥１００枚数レジスタＲ２に￥１００のコインの投入
枚数が記憶されている間はＡＮＤ回路６５に出力゛ｌＩ
Ｉを生じてＯＲ回路６７の出力として￥１００枚数レジ
スタＲ２にパルスを与えて￥１００枚数レジスタＲ２の
記憶を順次出力端の方に移動させてい（。

￥１００枚数レジスタＲ２の出力端より信号が出される
とその信号はＡＮＤ回路６５の出力とともにＡＮＤ回路
６８に加えられ、￥１００枚数レジスタＲ２の出力端よ
り信号が出されて￥１００の記憶枚数が減算されるたび
にＡＮＤ回路６８かも生じる出力“１”をＯＲ回路３０
に加えて前述の￥５０、￥１０の釣銭払出しのときと同
様にシフトレジスタＳＲ２に記憶されている投入金額Ｘ
からの￥１００の減算を行なう。

このようにして￥１００枚数レジスタＲ２に記憶されて
いる枚数を順次減算することにより￥１００枚数レジス
タＲ２の記憶内容が空になる。

￥１００枚数レジスタＲ２の記憶内容が空になることに
よりＯＲ回路７１の出力は“Ｏ”となり、ＮＯＲ回路６
１の一方の入力にパ０”が加えられるとともにインバー
タ回路５６の出力としてＡＮＤ回路６３に”１′が加え
られる。

ＡＮＤ回路６３には他に入力として￥５０枚数レジスタ
の出力端からの信号、返金信号■、ＯＲ回路４６からの
信号■が加えられている。

￥５０が投入されていた場合にはフリップフロップ回路
ＦＦ６がセットされているためＮＯＲ回路６１の出力、
したがってＡＮＤ回路６２の出力◎はただちには生じな
いが、ＡＮＤ回路５７、ＯＲ回路５４を介して￥５０枚
数レジスタＲ１は￥１００枚数レジスタＲ２と同時にそ
の記憶内容を出力端の方に移動させられているため、記
憶内容により前後はあるものの短時間ののちに￥５０枚
数レジスタＲ１は出力を生じる。

この出力は、一方ではインバータ６０を介してフリップ
フロップＦＦ６をリセットさせてＡＮＤ回路５７を介す
るそれ以上の記憶内容の移動を阻止するとともに、ＮＯ
Ｒ回路６１に出力を生じさせＡＮＤ回路６２を介して始
めて出力◎を発生させる。

￥５０枚数レジスタＲ１の出力は、他方ではＡＮＤ回路
６３に与えられ、その結果ＡＮＤ回路６３に出力”、
ｙｔが生じ、その出力はＯＲ回路７６に加えられ、前述
の￥５０釣銭払出しのときと同様に￥５０払出し信号Ｂ
２と、前述のＡＮＤ回路６２の出力◎を第３図のＯＲ回
路１３４を通じて得たコイン払出し信号Ｂ１ とにより
￥５０のコインを払出し、その釣銭払出し確認信号ＰＯ
８によりトータル・ペイアウト用シフトレジスタＳＲ２
の記憶内容から￥５０を減算していく。

釣銭払出し確認信号ＰＯ８はＡＮＤ回路５５に加えられ
、ＡＮＤ回路５５には他に入力として￥５０枚数レジス
タＲ１の出力端からの信号とインバータ回路５６の出力
が加えられており、￥１００枚数レジスタＲ２の記憶内
容が空であり、￥５０枚数レジスタＲ１に記憶内容があ
る場合には釣銭払出し確認信号ＰＯ８を受げることによ
りＡＮＤ回路５５には出力“１”を生じ、この出力はＯ
Ｒ回路５４を介して￥５０枚数レジスタＲ１に送られ、
￥５０枚数レジスタＲ１の記憶内容を出力端の方にひと
つだけ移動させる。

このことを￥５０枚数レジスタＲ１の記憶内容が空にな
るまで行なう。

￥５０枚数レジスタＲ１の記憶内容が空になることによ
ってＡＮＤ回路６３の出力ｔｌｌｔ＋が消えて￥５０の
コインの払出しを終る。

￥５０枚数レジスタ、￥１００枚数レジスタの記憶内容
が空になったときにシフトレジスタｓＲ２に記憶内容が
残りＯＲ回路４６より出力■が生じている場合には、依
然としてＡＮＤ回路６２０出力◎を生じているため、Ｏ
Ｒ回路１３４を介してコイン払出し信号Ｂ１ が出銃
げており、これと￥５０コイン払出し信号Ｂ２が消滅し
たという条件にもとづいて釣銭払出し時と同様にして￥
１０コインの払出しを行なわせる。

そして前述の￥１０の釣銭払出しのときと同様に釣銭払
出し確認信号ＰＯ８によりトータル・ペイアウト用シフ
トレジスタＳＲ２からの減算を行ないＯＲ回路４６の出
力■が“Ｏ′”になるまで、すなわちシフトレジスタＳ
Ｒ２の記憶内容が空になるまで￥１０のコインの払出し
を行なわせる。

このようにして、￥５０枚数レジスタＲ１と￥１００枚
数レジスタＲ２を設けることにより返金の場合に同額、
同級合せのコインの返金を行なうことができる。

実施例においては、コイン詰まり時に対処するために、
コイン入力信号■があった場合にその信号をＡＮＤ回路
１５１０２つの入力端に一方は直接に、他方は遅延回路
Ｄｅｌａｙ３を介して加えることにより、遅延時間をす
ぎてもコイン人力■が生じている場合にはＡＮＤ回路１
５１に出力“１”が生じ、この出力をＯＲ回路１５３に
加えることによりＯＲ回路１５３の出力”１′′によっ
て、その後のコインの投入を阻止させることができる。

但し遅延回路Ｄｅｌａｙ３の遅延時間はコインの入力信
号時間に比べて十分長いものであり、ここでは３００
ｍ ｓｅｃという値を用いている。

この方法によれば電源が中断されたのち再投入された場
合にもコイン入力信号が生じるようなコイン詰まりに対
しては遅延時間後にコインの投入を阻止することができ
る。

実施例において、ＣＲＥＭオフ状態（コイン投入阻止状
態）になるのはそのほかに次の場合がある。

即ち、前述のワイヤードＡＮＤ回路ｗＡ２に出力”１′
”が生じた場合。

すなわち、投入金額が最高商品設定価格と等しいかまた
はそれを越えた場合には、これ以上のコインの投入の必
要がないので、それ以後のコインの投入を阻止するよう
にする。

また販売信号Ｔが送られてきたときおよび手動返金人力
ＰＯ１自動返金信号ＡＴＰＯが送られてきたときにはコ
インの投入を阻止させる。

このことはワイヤードＡＮＤ回路ｗＡ２の出力、販売信
号Ｔ、フリップフロップ回路ＦＦ１５とＦＦ、□の出力
をＯＲ回路１５２に加えて得られるＯＲ回路の出力をそ
れぞれＯＲ回路１５３０入力として加えることによりＯ
Ｒ回路１５３の出力によって、ＣＲＥＭ制御を行なうよ
うにすることにより実施することができる。

販売、釣銭払出し、返金などの動作が終了した場合には
次の販売に備える状態に自動販売機コインノック用電子
制御回路を移行させるための動作（以下「クリア」と呼
ぶ）が次のように行なわれる。

即ちコイン払出し信号Ｂ１はインバータ回路１３６を介
してＮＡＮＤ回路１３７に加えられている。

ＮＡＮＤ回路１３７は他に入力として返金信号■とＳＥ
Ｌ信号［相］をＯＲ回路１３５に加えて得られるＯＲ回
路の出力を直接に、および遅延回路Ｄｅｌａｙ１を介し
て加えた３人力から成り立っている。

それゆえコイン払出し信号Ｂ１がなく返金信号■または
ＳＥＬ信号■が生じた場合には遅延回路Ｄｅｌａｙｌの
遅延時間後にＮＡＮＤ回路１３７の出力がＱ Ｏ”とな
る。

遅延回路Ｄｅｌａｙ１の遅延時間は実施例装置の他の動
作時間に比べて十分に長いものであり、ここでは２秒と
いう値を用いている。

ＮＡＮＤ回路１３７の出力はワイヤードＯＲ回路ＷＯ，
３に加えられる。

ワイヤードＯＲ回路ＷＯ１３にはそのほかに外部からク
リアしないという信号ＥＸＴクリア信号とＮＡＮＤ回路
１３０の出力とが入力として加えられている。

ＥＸＴクリア信号は内部において自動クリア信号ＡＣＬ
を得ようとするときに用いるもので、常時は１”である
。

ＮＡＮＤ回路１３０にはＳＥＬ信号［有］とワイヤード
ＯＲ回路ＷＯ１４およびＷＯ１５の出力が加えられてお
り、ワイヤードオア回路は入力のいずれかが０”になる
ことにより出力が“Ｏ”に変化するものであるからＥＸ
Ｔ、ＮＡＮＤ回路１３０または１３７のいずれかが出力
“Ｏ”となることによりワイヤードＯＲ回路ＷＯ１３の
出力の変化がインバータ回路１３８に加えられ、インバ
ータ回路１３８の出力によりフリップフロップ回路ＦＦ
１□の出力が反転して、フリップフロップ回路ＦＦ１＋
の出力が１”のときにインバータ回路１３９に出力とし
て自動クリア信号ＡＣＬ（ｉが得られる。

ＡＣＬ信号■はコンパレータＣＯＭＰ１〜ＣＯＭＰ９に
加えられてコンパレータＣＯＭＰ□〜ＣＯＭＰ９をリセ
ットさせる。

このように第１図に示した本発明の自動販売機販売制御
用電子制御回路の動作は第２図、第３図による実施例に
より達成することができるが、第１図、第２図に示され
ている２つの商品価格設定回路をさらにふやし、他の回
路もそれに合せることにより１つの自動販売機販売制御
用電子制御回路において２つ以上の価格の異なった商品
の販売も可能である。

本発明の以上の操作はコインだけではなく、たとえば１
０００円、５００円紙幣と１００円硬貨を用いるものに
おいても適用し得ることはもちろんである。

このように本発明によれば、商品価格の設定が１４０
ｐｔでなく、コイン投入金額が設定価格以上でかつ設定
価格に最高釣銭額を加えた金額以内で、少なくとも返金
信号が出されていないときは商品の販売を可能とするよ
うにしてから、販売の制御が適正に行われる。

即ち本発明では貨幣が投入された場合に釣銭が￥９０以
下になる商品の販売だけを可能にしているため、必要以
上の高額貨幣の投入を受けてそれよりも低額の貨幣にて
払出すような、いわゆる両替を防止することができ、そ
の結果釣銭用の貨幣が不足するという事態を極力回避し
うる利点を有するものである。

【図面の簡単な説明】

第１図は本発明の自動販売機電子制御回路のブロック図
、第２図、第３図は本発明の実施例の回路図を示してい
る。 １・・・・・・エンコーダ、２・・・・・・加減算器、
３・・・・・・トータルペイアウト用シフトレジスタ、
４・・・・・・￥５０枚数レジスタ、５・・・・・・￥
１００枚数レジスタ、６・・・・・・Ｋ≧５０コンパレ
ータ、７・・・・・・Ｐ１＋９０加算器、８・・・・・
・Ｐ１＋５０加算器、９・・・・・・Ｐ２＋９０加算器
、１０・・・・・・Ｐ２＋５０加等器、１１・・・・・
・Ｐ１用コンパレータ、１２・・・・・・Ｐ２用コンパ
レータ、１３・・・・・・Ｐ１価格設定回路、１４・・
・、・・Ｐ２価格設定回路、１５・・・・・・Ｐ１用ベ
ンド制御回路、１６・・・・・・Ｐ２用ベンド制御回路
、１７・・・・・・コイン払出し制御回路、１８・・・
・・・コイン詰まり検出回路、１９・・・・・・返金ラ
ッチ回路、２０・・・・・・自動返金回路、２１・・・
・・・セレクトラッチ回路、２２・・・・・・ＣＲＥＭ
制御回路、２３・・・・・・２相りロックパルス発生回
路、２４・・・・・・ビットパルス発生回路、２５〜２
７，３７，４９〜５３，５５．５７゜５９．６２〜６６
．６８，７０，７３，７４゜７γ、１０２，１０６，１
０８，１１３，１１６゜１１９．１２１，１２３，１２
５，１２９゜１３１〜１３３，１４１，１４２，１４６
゜１５１．１５５，１５８・・・・・・ＡＮＤ回路、２
８〜３１．３８，４０，４４，４６，５４，５８゜６７
、６９ 、γ１．γ６，８０〜８２，９５゜１０３〜
１０５，１０７，１１４，１１７゜１２０．１２４，１
３４，１３５，１４５゜１５２〜１５４，１５７・・・
・・・ＯＲ回路、３２〜３５．８３〜９４，９８〜１０
１，１１Ｌ１１２．１３０，１３７，１５６・・・・・
・ＮＡＮＤ回路、４２，６１，１１８，１２２，１２６
゜１４８．１５９・・・・・・ＮＯＲ回路、３６，４Ｌ
４３．５６，６０，７２，７５，７８，７９゜９６．９
７，１０９，１１０，１１５，１２７゜１２８．１３６
，１３８〜１４０，１４３゜１４７．１４９，１５０，
１６０〜１６２・・・・・・インバータ回路、３９，１
６３・・・・・・サイクルタイマ、Ｄｅｌａｙｌ 〜Ｄ
ｅｌａｙ４−遅延回路、ＦＦ、 〜ＦＦ４゜ＦＦ１□〜
ＦＦ１８・・・・・・フリップフロップ回路、ＣＯＭＰ
１〜ＣＯＭＰ９＋−＋＋＋・コンパレータ、ＷＯ。 〜ＷＯ１，・・・・・・ワイヤードＯＲ回路、ＷＡ１〜
ＷＡ３・・・・・・ワイヤードＯＲ回路、Ｓ Ｒ１、Ｓ
Ｒ２・・・・・・２相ダイナミツクシフトレジスタ、
Ｒ１，Ｒ２・・・・・・レジスタ、ＦＡ１〜ＦＡ４・・
・・・・全加算器、ＰＲＩＣＥｌ ２ン ・・・・・・商品設定価格、ＰＯ８・・・・・・コイン
払出し確認信号、ＡＴＰＯ・・・・・・自動返金信号、
ＰＯ・・・・・・返金入力、Ａ１ ・・・・・・￥１０
釣銭無し信号、Ａ２・・・・・・￥５０釣銭無し信号、
Ｂ１・・・・・・コイン払出し信号、Ｂ２・・・・・・
￥５０コイン払出し信号、Ｔ・・・・・・販売信号、Ｖ
ＥＮＤｌ ２・−・−・’販売可能信号、ＥＳＣ−Ｒ
ＴＲＮ・・・・・・エスクロ内コイン返金信号、ＥＳＣ
−ＡＣＣ・・・・・・エスクロ内コイン集金信号、ＥＸ
Ｔ−ＣＬ・・・”゛外部クリア信号、５ＩＮＧ・・・・
・・価格設定数選択信号、■・・・・・・コイン入力信
号、■・・・・・・返金信号、■・・・・・・シフトレ
ジスタＳＲ２記憶内容存在信号、■・・・・・・Ｘ＞Ｐ
ｔ信号、■・・・・・・Ｘ＞Ｐ１＋９０信号、■・・・
・・・ｘ＝ｐ１信号、■・・・・・・自動クリア信号Ａ
ＣＬ、■・・・・・・Ｘ＞Ｐ２信号、■・・・・・・Ｘ
〉Ｐ２＋９０信号、■・・・・・・Ｘ−Ｐ２信号、■・
・−・・・Ｐｌ−０信号、■・・・・・・Ｐ２＝０信号
、Ｏ・・・・・・セレクト信号ＳＥＬ、■・・・・・・
セレクト信号ＳＥＬ、、■・・・・・・セレクト信号５
ＥＬ２、■・・・・・・コインメック用電子制御回路動
作信号、◎・・・・・・￥１０コイン払出し信号、■・
・・・・・Ｘ＝Ｐ１＋５０信号、■・・・・・・Ｘ＝Ｐ
２＋５０信号、５ＥＬ１，５ＥＬ２・・・・・・セレク
ト入力信号、ＣＲＥＭ・・・・・・コイン投入阻止信号
、ｔ１〜ｔ７・・・・・・ビットパルス、φ１．φ２．
φ３・・・・・・クロックパルス。

Claims (1)

【特許請求の範囲】
1. １ 投入貨幣入力信号をビットパルスに同期させその金
   額に対応した２進コ一ド信号に変換するエンコーダと、
   前記２進コ一ド信号を加算する加減算器と、前記加減算
   器の加算結果を記憶するトータル・ペイアウト用シフト
   レジスタと、最小単位以外の貨幣の投入枚数を記憶する
   レジスタと、商品設定価格をビットパルスに同期させそ
   の金額に対応した２進コ一ド信号として表わす商品価格
   設定回路と、ベンド制御回路と、貨幣払出し制御回路と
   を有し、釣銭計算において前記トータル・ペイアウト用
   シフトレジスタと加減算器とを釣銭カウンタとして使用
   するものにおいて、前記商品設定価格を表わす２進コ一
   ド信号に最高釣銭額を表わす２進コ一ド信号を加算する
   加算回路を設け、その加算回路の出力と前記商品設定価
   格を表わす２進コ一ド信号とをコンパレータに加えて投
   入合計金額と比較し、そのコンパレータの出力と釣銭有
   無の信号とを前記ベンド制御回路に加えて販売の制御を
   行ない、貨幣投入金額が前記設定価格に最高釣銭額を加
   算した金額以内で、少なくとも返金信号が出されていな
   いときに前記ベンド制御回路よりベンド信号を出すよう
   にしたことを特徴とする自動販売機用制御回路。