JPS5844689Y2 - 公衆電話機の硬貨遅延返却回路 - Google Patents
公衆電話機の硬貨遅延返却回路Info
- Publication number
- JPS5844689Y2 JPS5844689Y2 JP12151479U JP12151479U JPS5844689Y2 JP S5844689 Y2 JPS5844689 Y2 JP S5844689Y2 JP 12151479 U JP12151479 U JP 12151479U JP 12151479 U JP12151479 U JP 12151479U JP S5844689 Y2 JPS5844689 Y2 JP S5844689Y2
- Authority
- JP
- Japan
- Prior art keywords
- coin
- hook
- circuit
- output
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Prepayment Telephone Systems (AREA)
Description
【考案の詳細な説明】
本考案は、通話料として硬貨を通話終了後または所定の
単位通話時間経過後に収納する後収納式の公衆電話機に
おいて用いられ、蓄積硬貨をフックオン直後直ちに返却
せず蓄積硬貨を一時的に保留して所定時間後に返却する
ための、硬貨遅延返却回路に関するものである。
単位通話時間経過後に収納する後収納式の公衆電話機に
おいて用いられ、蓄積硬貨をフックオン直後直ちに返却
せず蓄積硬貨を一時的に保留して所定時間後に返却する
ための、硬貨遅延返却回路に関するものである。
すなわち、かかる後収納式公衆電話機においては、通話
終了に伴うフックオンの後に交換機から到来する9課金
信号に基づき、通話料または最後の単位通話時間に対す
る最終通話料を収納しており、この目的上投入されて待
機中の蓄積硬貨をフックオンによって直ちに返却せず、
前述の通話料または最終通話料を収納後に残余の蓄積硬
貨を返却する機械的なタイマーが用いられていた。
終了に伴うフックオンの後に交換機から到来する9課金
信号に基づき、通話料または最後の単位通話時間に対す
る最終通話料を収納しており、この目的上投入されて待
機中の蓄積硬貨をフックオンによって直ちに返却せず、
前述の通話料または最終通話料を収納後に残余の蓄積硬
貨を返却する機械的なタイマーが用いられていた。
しかし、かかる機械的タイマーは構造が複雑かつ大形と
なり、その製作、調整に多大の工数を要すると共に、電
話機の大形化を招来する等の欠点を有するものであった
。
なり、その製作、調整に多大の工数を要すると共に、電
話機の大形化を招来する等の欠点を有するものであった
。
したがって、この対策として本出願人は別途出願による
特願昭53−91897号において、機械的タイマーを
用いない硬貨遅延返却方式を提案しているが、これにお
いては、硬貨の蓄積および返却機構により、フックオフ
からフックオンまでの間硬貨を蓄積のうえ、フックオン
によって硬貨保留マグネットを所定時間のみ動作させ、
返却機構の返却動作を阻止しており、このため機械的構
成部分が多く、その製作、調整に多くの工数を必要とす
る欠点があった。
特願昭53−91897号において、機械的タイマーを
用いない硬貨遅延返却方式を提案しているが、これにお
いては、硬貨の蓄積および返却機構により、フックオフ
からフックオンまでの間硬貨を蓄積のうえ、フックオン
によって硬貨保留マグネットを所定時間のみ動作させ、
返却機構の返却動作を阻止しており、このため機械的構
成部分が多く、その製作、調整に多くの工数を必要とす
る欠点があった。
更に、前述の方式では回路構成上、硬貨保留マグネット
の励磁電源用としてのコンデンサを充電する回路と、放
電させるための回路とを必要とし、これらの回路を切替
えるためには複数のスイッチング素子を用いねばならず
、回路構成も複雑化する欠点を生じていた。
の励磁電源用としてのコンデンサを充電する回路と、放
電させるための回路とを必要とし、これらの回路を切替
えるためには複数のスイッチング素子を用いねばならず
、回路構成も複雑化する欠点を生じていた。
なお、前述のコンデンサは、フックオンの後に次回のフ
ックオンに備えて、ループ電流により充電する必要があ
り、フックオン後にもループ電流を通ずるうえから好ま
しいものではなかった。
ックオンに備えて、ループ電流により充電する必要があ
り、フックオン後にもループ電流を通ずるうえから好ま
しいものではなかった。
本考案は、従来のか・る欠点および問題点を一挙に解消
する目的を有し、フックオフに伴なうループ電流の流通
により充電されるコンデンサを備えた電源回路と、この
電源回路の出力が与えられる動作巻線および復旧巻線を
有し、動作時に返却阻止レバーを硬貨の返却阻止状態と
する自己保持形の返却阻止マグネットと、フックオフに
応じて動作巻線を励磁する駆動回路と、通話終了による
フックオンから所定時間経過後に復旧巻線を励磁する制
御部とからなる構成が簡単な、公衆電話機の硬貨遅延返
却回路を提供するものである。
する目的を有し、フックオフに伴なうループ電流の流通
により充電されるコンデンサを備えた電源回路と、この
電源回路の出力が与えられる動作巻線および復旧巻線を
有し、動作時に返却阻止レバーを硬貨の返却阻止状態と
する自己保持形の返却阻止マグネットと、フックオフに
応じて動作巻線を励磁する駆動回路と、通話終了による
フックオンから所定時間経過後に復旧巻線を励磁する制
御部とからなる構成が簡単な、公衆電話機の硬貨遅延返
却回路を提供するものである。
以下、実施例を示す図によって本考案の詳細を説明する
が、便宜上硬貨収納部の構造について最初に説明する。
が、便宜上硬貨収納部の構造について最初に説明する。
第1図は硬貨収納部の破断側面図を示し、投入口1から
投入された硬貨ZA−ZCは硬貨蓄積レール3上へ転落
し、最初に投入された硬貨ZAは直ちに収納レバー4の
直上へ至り、こ・を待機位置として蓄積されると共に、
後続の硬貨ZB 、 ZCは硬貨蓄積レール3上へ留ま
り、投入順に蓄積される。
投入された硬貨ZA−ZCは硬貨蓄積レール3上へ転落
し、最初に投入された硬貨ZAは直ちに収納レバー4の
直上へ至り、こ・を待機位置として蓄積されると共に、
後続の硬貨ZB 、 ZCは硬貨蓄積レール3上へ留ま
り、投入順に蓄積される。
ただし、硬貨は金額に応じて外径の異なる複数種類のも
のが使用可能となっており、例えば25円、50円、1
00円の3種が使用され、金額の順に外径が大となって
いるため、待機位置の硬貨2Aへ軸5を中心として回動
するレバー6の下端が接触すると、25円硬貨のときは
実線により示す状態、50円硬貨のときは鎖線により示
す状態、100円硬貨のときにはレバー6の上端6Aが
より左方へ回動する状態となり、レバー6の上端6Aに
対し回動方向の両側方へ、相対向して配設された発光ダ
イオード等の発光素子EL2.EL3と、受光トランジ
スタ等の受光素子PT2.PT3との光路間を上端6A
が遮断することにより、25円硬貨では、受光素子PT
2.PT3の両方が受光出力を生ずるのに対し、50円
硬貨では受光素子PT3のみが受光出力を有し、100
円硬貨では受光素子PT2のみが受光出力を有するもの
となり、これらの受光出力状況によって硬貨種類の判別
が行なわれる。
のが使用可能となっており、例えば25円、50円、1
00円の3種が使用され、金額の順に外径が大となって
いるため、待機位置の硬貨2Aへ軸5を中心として回動
するレバー6の下端が接触すると、25円硬貨のときは
実線により示す状態、50円硬貨のときは鎖線により示
す状態、100円硬貨のときにはレバー6の上端6Aが
より左方へ回動する状態となり、レバー6の上端6Aに
対し回動方向の両側方へ、相対向して配設された発光ダ
イオード等の発光素子EL2.EL3と、受光トランジ
スタ等の受光素子PT2.PT3との光路間を上端6A
が遮断することにより、25円硬貨では、受光素子PT
2.PT3の両方が受光出力を生ずるのに対し、50円
硬貨では受光素子PT3のみが受光出力を有し、100
円硬貨では受光素子PT2のみが受光出力を有するもの
となり、これらの受光出力状況によって硬貨種類の判別
が行なわれる。
また、収納レバー4の直上には、待機位置の硬貨2Aを
検出すると共に、その材質を識別するための検出コイル
7が、硬貨2Aの両側方に相対向させて設けてあり、一
方の検出コイル7を発振器出力により励磁すると共に、
これによって発生した磁束を他の検出コイル7によって
検出し、硬貨2Aの材質および存在の有無に応じた磁束
検出状況の変化により、硬貨2Aの存在検出と同時に、
それが正規の材質のものか否かの識別を行なっている。
検出すると共に、その材質を識別するための検出コイル
7が、硬貨2Aの両側方に相対向させて設けてあり、一
方の検出コイル7を発振器出力により励磁すると共に、
これによって発生した磁束を他の検出コイル7によって
検出し、硬貨2Aの材質および存在の有無に応じた磁束
検出状況の変化により、硬貨2Aの存在検出と同時に、
それが正規の材質のものか否かの識別を行なっている。
なお、収納レバー4は交換機からの課金信号に応じて紙
面手前側ヘシフトし、これによって待機中の硬貨2Aを
下方へ転落させ、硬貨収納用の金庫へ収納するが、この
とき、図上省略した一般的なエスケープ機構により蓄積
中の硬貨2Bが転動することを阻止しており、収納レバ
ー4の復旧後にエスケープ機構の動作が解除され、硬貨
2Bを収納レバー4の直上へ転動させると共に、硬貨2
Cを硬貨2Bの位置へ転動させるものとなっている。
面手前側ヘシフトし、これによって待機中の硬貨2Aを
下方へ転落させ、硬貨収納用の金庫へ収納するが、この
とき、図上省略した一般的なエスケープ機構により蓄積
中の硬貨2Bが転動することを阻止しており、収納レバ
ー4の復旧後にエスケープ機構の動作が解除され、硬貨
2Bを収納レバー4の直上へ転動させると共に、硬貨2
Cを硬貨2Bの位置へ転動させるものとなっている。
このほか、硬貨蓄積レール3は、鎖線で示す平板状のフ
ラッパー8へ固定されており、フックオンによりフラッ
パー8がスプリング9の付勢に抗して軸10を中心に手
前側へ回動すると、硬貨蓄積レール3も同時に移動する
ため、蓄積中の硬貨2B。
ラッパー8へ固定されており、フックオンによりフラッ
パー8がスプリング9の付勢に抗して軸10を中心に手
前側へ回動すると、硬貨蓄積レール3も同時に移動する
ため、蓄積中の硬貨2B。
2Cが下方へ転落し、硬貨返却部内へ送出されるが返却
阻止レバー11は後述の回路によりなお所定時間は突出
して待機中の硬貨2Aが返却されるのを阻止しており、
フックオン後の課金信号によって収納レバー4が動作し
、硬貨2Aの収納が行なわれるまで硬貨2Aを待機位置
へ保持している。
阻止レバー11は後述の回路によりなお所定時間は突出
して待機中の硬貨2Aが返却されるのを阻止しており、
フックオン後の課金信号によって収納レバー4が動作し
、硬貨2Aの収納が行なわれるまで硬貨2Aを待機位置
へ保持している。
したがって、若し、通話を行なわない状態でフックオン
がなされ)ば、収納レバー4が動作しないため、フラッ
パー8の回動による硬貨2B、2Cの返却後に、所定の
時間差を置いて硬貨2Aが返却される。
がなされ)ば、収納レバー4が動作しないため、フラッ
パー8の回動による硬貨2B、2Cの返却後に、所定の
時間差を置いて硬貨2Aが返却される。
なお、12は平板状のフレームであり、フラッパー8が
回動しないときには、フラッパー8とフレーム12との
間に硬貨蓄積レール3によって形成される間隙が、硬貨
2A〜2Cの通路となる。
回動しないときには、フラッパー8とフレーム12との
間に硬貨蓄積レール3によって形成される間隙が、硬貨
2A〜2Cの通路となる。
第2図は公衆電話機の主回路を示す接続図であり、線路
端子Ll、L2と通話回路置との間には課金信号検出用
のフィルタユニツ)FLU、ダイオードD101〜D1
04からなるブリッジ回路および゛電源回路PS、スイ
ッチ回路CBが挿入されており、フィルタユニツ)FL
Uの端子Fl、F4問およびF 3. F 5間はそれ
ぞれが直流を通過させるものとなっているため、フック
オフによりフックスイッチH53がオンになると、線路
端子Ll、L2の極性にか・わらずフックスイッチH5
B側を正極として、スイッチ回路CBがオンであればル
ープ電流が通話回路置へ通し、このループ電流がダイオ
ードDllおよびツェナーダイオードZDIを介して還
流することにより、ツェナーダイオードZ[1にツェナ
ー電圧が生じ、これによってダイオードD2〜D4を経
てコンデンサ010〜C12が充電され、この端子電圧
が半導体回路の電源VDDを始めとする各部の電源とし
て使用される。
端子Ll、L2と通話回路置との間には課金信号検出用
のフィルタユニツ)FLU、ダイオードD101〜D1
04からなるブリッジ回路および゛電源回路PS、スイ
ッチ回路CBが挿入されており、フィルタユニツ)FL
Uの端子Fl、F4問およびF 3. F 5間はそれ
ぞれが直流を通過させるものとなっているため、フック
オフによりフックスイッチH53がオンになると、線路
端子Ll、L2の極性にか・わらずフックスイッチH5
B側を正極として、スイッチ回路CBがオンであればル
ープ電流が通話回路置へ通し、このループ電流がダイオ
ードDllおよびツェナーダイオードZDIを介して還
流することにより、ツェナーダイオードZ[1にツェナ
ー電圧が生じ、これによってダイオードD2〜D4を経
てコンデンサ010〜C12が充電され、この端子電圧
が半導体回路の電源VDDを始めとする各部の電源とし
て使用される。
なお、スイッチ回路CBは、フックスイッチH33のオ
ンにより通話回装置を介した正電圧が、抵抗器R38,
R41を経てトランジスタQ11へ順方向バイアスとし
て与えられ、トランジスタQllがオンとなるため、ト
ランジスタQ 10.Q 9も抵抗器R42による順方
向バイアスによってオンとなり、抵抗器R38とR41
との接続点がダイヤルパルス送出時等に別途の回路から
生ずる制御信号C3によりL(低レベル)とならない限
りオン状態を維持する。
ンにより通話回装置を介した正電圧が、抵抗器R38,
R41を経てトランジスタQ11へ順方向バイアスとし
て与えられ、トランジスタQllがオンとなるため、ト
ランジスタQ 10.Q 9も抵抗器R42による順方
向バイアスによってオンとなり、抵抗器R38とR41
との接続点がダイヤルパルス送出時等に別途の回路から
生ずる制御信号C3によりL(低レベル)とならない限
りオン状態を維持する。
また、イニシャルリセット回路IRのコンテ゛ンサC3
は、ループ電流の流通によるツェナーダイオードZD1
のツェナー電圧の発生にしたがい、ダイオードD1およ
び抵抗器R1を介して充電されるが、抵抗器R1とコン
テ゛ンサC3との値によって定まる時定数に応じてコン
テ゛ンサC3の端子電圧が次第に上昇するため、端子電
圧がインバータIN2の入カスレジホールドレベル未満
の間はインバータIN3の出力もLであり、端子電圧が
入カスレジホールドレベルを超えたときにH(高レベル
)へ転する。
は、ループ電流の流通によるツェナーダイオードZD1
のツェナー電圧の発生にしたがい、ダイオードD1およ
び抵抗器R1を介して充電されるが、抵抗器R1とコン
テ゛ンサC3との値によって定まる時定数に応じてコン
テ゛ンサC3の端子電圧が次第に上昇するため、端子電
圧がインバータIN2の入カスレジホールドレベル未満
の間はインバータIN3の出力もLであり、端子電圧が
入カスレジホールドレベルを超えたときにH(高レベル
)へ転する。
したがって、フックオフによるループ電流の流通開始か
ら、インバータIN3の出力がHとなるまでの間におけ
るLがイニシャルリセット信号R3として使用されると
共に、インバータIN3の出力かHとなったときに、イ
ンバータIN4の出力がLへ転じ、これによってコンテ
゛ンサC4が抵抗器R4を介して電源VDDにより充電
される間は、抵抗器R4とコンデンサC4との接続点か
土となるため、このLを抵抗器R5を経てインバータI
NSへ与え、その出力をHとしている。
ら、インバータIN3の出力がHとなるまでの間におけ
るLがイニシャルリセット信号R3として使用されると
共に、インバータIN3の出力かHとなったときに、イ
ンバータIN4の出力がLへ転じ、これによってコンテ
゛ンサC4が抵抗器R4を介して電源VDDにより充電
される間は、抵抗器R4とコンデンサC4との接続点か
土となるため、このLを抵抗器R5を経てインバータI
NSへ与え、その出力をHとしている。
なお、コンデンサC4の端子電圧は、コンデンサC4と
抵抗器R4との値に応じた時定数にしたがって上昇し、
Hとなるが、この間に生ずるLの微分パルスによって、
インバータINSの出力にはHのパルスが生ずる。
抵抗器R4との値に応じた時定数にしたがって上昇し、
Hとなるが、この間に生ずるLの微分パルスによって、
インバータINSの出力にはHのパルスが生ずる。
すると、インバータIN5の出力から抵抗器R6ヲ介し
てHのパルスがトランジスタQ2のベースへ順方向バイ
アスとして与えられ、トランジスタQ2がオンとなるた
め、電源回路PSのコンデンサC10から与えられる電
源出力により返却阻止マグネツ)RMの動作巻線Pが励
磁され、同マグネツ)RMは永久磁石またはラッチング
機構等により自己保持形となっていることにより、動作
状態となったうえこの状態を保持し、第1図の返却阻止
レバー11を突出させ、硬貨2Aを返却阻止状態とする
。
てHのパルスがトランジスタQ2のベースへ順方向バイ
アスとして与えられ、トランジスタQ2がオンとなるた
め、電源回路PSのコンデンサC10から与えられる電
源出力により返却阻止マグネツ)RMの動作巻線Pが励
磁され、同マグネツ)RMは永久磁石またはラッチング
機構等により自己保持形となっていることにより、動作
状態となったうえこの状態を保持し、第1図の返却阻止
レバー11を突出させ、硬貨2Aを返却阻止状態とする
。
また、フックオフ後のフックオンによっては、後述の制
御部CTが所定時間経過後にLの出力を生じ、インバー
タINIの出力をHとするため、抵抗器R2を介してト
ランジスタQ1が順方向バイアスを与えられてオンとな
り、抵抗器R3を経てコンデンサC3の電荷を放電し、
初期状態へ復帰させると共に、インバータINIの出力
は抵抗器R7を介してトランジスタQ3にも与えられ、
これをオンとすることにより、コンデンサC10からの
電源出力によって返却阻止マグネツ)RMの復旧巻線S
が励磁され、これによって返却阻止マグネツ)RMが復
旧し、返却阻止レバー11を復旧させて残留硬貨の返却
を行なうものとなっている。
御部CTが所定時間経過後にLの出力を生じ、インバー
タINIの出力をHとするため、抵抗器R2を介してト
ランジスタQ1が順方向バイアスを与えられてオンとな
り、抵抗器R3を経てコンデンサC3の電荷を放電し、
初期状態へ復帰させると共に、インバータINIの出力
は抵抗器R7を介してトランジスタQ3にも与えられ、
これをオンとすることにより、コンデンサC10からの
電源出力によって返却阻止マグネツ)RMの復旧巻線S
が励磁され、これによって返却阻止マグネツ)RMが復
旧し、返却阻止レバー11を復旧させて残留硬貨の返却
を行なうものとなっている。
このほか、硬貨収納部CMの収納マグネツ)KMは、フ
ィルタユニツ)FLU内の受信回路が、課金信号の到来
により1課金パルスKPを生じたとき、図上省略した回
路により励磁され、第1図の収納レバー4を駆動するも
のとなっている。
ィルタユニツ)FLU内の受信回路が、課金信号の到来
により1課金パルスKPを生じたとき、図上省略した回
路により励磁され、第1図の収納レバー4を駆動するも
のとなっている。
なお返却阻止マグネットRMのダイオードD5.D6は
サージアブゾーバ用で゛ある。
サージアブゾーバ用で゛ある。
以上のとおり、イニシャルリセット回路IR乃至インバ
ータIN5の駆動回路により、フックオフに伴なって返
却阻止マグネツ)RMが動作状態となり、制御部CTの
出力によって、フックオンから所定時間を経過した後に
復旧するため、この間に課金信号が到来すれば、第1図
の硬貨2Aが確実に収納される。
ータIN5の駆動回路により、フックオフに伴なって返
却阻止マグネツ)RMが動作状態となり、制御部CTの
出力によって、フックオンから所定時間を経過した後に
復旧するため、この間に課金信号が到来すれば、第1図
の硬貨2Aが確実に収納される。
第3図は、第2図における制御部CTの詳細を示すブロ
ック図であり、フックオンによってはイニシャルリセッ
ト信号R3により、フリップフロップ回路(以下、FF
C) FFか゛リセットされ、その出力QをLとしてい
るが、フックオンによりフックスイッチH52がアース
側へ切替ると、コンテ゛ンサC5が抵抗器R8を介して
充電され、両者の接続点をLとするため、FFC−FF
か゛セットされて出力QをHとする。
ック図であり、フックオンによってはイニシャルリセッ
ト信号R3により、フリップフロップ回路(以下、FF
C) FFか゛リセットされ、その出力QをLとしてい
るが、フックオンによりフックスイッチH52がアース
側へ切替ると、コンテ゛ンサC5が抵抗器R8を介して
充電され、両者の接続点をLとするため、FFC−FF
か゛セットされて出力QをHとする。
すると、これがインバータIN6により反転されてLと
なったうえ、クロックカウンタCCTのリセット状態を
解除するため、同カウンタCCTが動作を開始すると共
に、NANDゲー)Gの入力3がFFC−FFの出力Q
によりHとなる。
なったうえ、クロックカウンタCCTのリセット状態を
解除するため、同カウンタCCTが動作を開始すると共
に、NANDゲー)Gの入力3がFFC−FFの出力Q
によりHとなる。
なお、クロックカウンタCCTは、抵抗器R9,R10
、可変抵抗器RVおよびコンテ゛ンサC6により、発振
周波数が例えば12.8 KHzに設定されている発振
器と共に、2進カウンタを内蔵しており、動作開始後ノ
320 m/sec毎に出力Q13をHとし、同様の6
40m/sec毎に出力Q14をHとするものになって
いる。
、可変抵抗器RVおよびコンテ゛ンサC6により、発振
周波数が例えば12.8 KHzに設定されている発振
器と共に、2進カウンタを内蔵しており、動作開始後ノ
320 m/sec毎に出力Q13をHとし、同様の6
40m/sec毎に出力Q14をHとするものになって
いる。
したがって、クロックカウンタCCTの出力Q13、Q
14が所定時間としてノ960m/sec後には、同時
にHとなるため、これによってNANDゲートGの入力
1〜3がすべてHとなり、その出力4はLへ転じ、これ
が出力OUTから送出され、第2図のインバータINI
へ与えられる。
14が所定時間としてノ960m/sec後には、同時
にHとなるため、これによってNANDゲートGの入力
1〜3がすべてHとなり、その出力4はLへ転じ、これ
が出力OUTから送出され、第2図のインバータINI
へ与えられる。
このほか、コンデンサC5の充電々荷は、フックオフに
よりフックスイッチH82が電源VDD側へ切替ったと
き、抵抗器R8を介して放電されるが、この状態ではF
FC,FFのセット人力Sが雑音等によりLとなり、誤
ってセットされない様、ダイオードD7によって電源V
DDを印加し、FFC−FFのセット人力SをHに保っ
ている。
よりフックスイッチH82が電源VDD側へ切替ったと
き、抵抗器R8を介して放電されるが、この状態ではF
FC,FFのセット人力Sが雑音等によりLとなり、誤
ってセットされない様、ダイオードD7によって電源V
DDを印加し、FFC−FFのセット人力SをHに保っ
ている。
なお、条件によってはイニシャルリセット回路IRの出
力をインバータIN4へ与えず、電源回路PSの出力を
インバータIN4へ直接与え、電源電圧の立上りによっ
て返却阻止マグネッ)RMの動作巻線Pを駆動してもよ
い。
力をインバータIN4へ与えず、電源回路PSの出力を
インバータIN4へ直接与え、電源電圧の立上りによっ
て返却阻止マグネッ)RMの動作巻線Pを駆動してもよ
い。
また、制御部CTの構成も種々の選定が可能であり、実
施例は変形が自在である。
施例は変形が自在である。
以上の説明より明らかなとおり、本考案によれば、純電
子的に硬貨遅延返却の目的が達せられ、返却阻止レバー
の構造が簡略化されると共に、回路構成も簡単であり、
製作、調整が容易となり、これによって電話機としての
小型化、高信頼性化が実現する。
子的に硬貨遅延返却の目的が達せられ、返却阻止レバー
の構造が簡略化されると共に、回路構成も簡単であり、
製作、調整が容易となり、これによって電話機としての
小型化、高信頼性化が実現する。
また、フックオフ中のループ電流によってのみ動作する
ため、フックオン後にもループ回路を維持する必要がな
く、同時に別途の電源を要さず、電話機設置上の制約が
排除され、各種用途の公衆電話機において多大の効果が
得られる。
ため、フックオン後にもループ回路を維持する必要がな
く、同時に別途の電源を要さず、電話機設置上の制約が
排除され、各種用途の公衆電話機において多大の効果が
得られる。
図は本考案の実施例を示し、第1図は硬貨収納部の破断
側面図、第2図は公衆電話機の主回路を示す接続図、第
3図は第2図における制御部のブロック図である。 R52,R33・・・・・・フックスイッチ、PS・・
・・・・電源回路、IR・・・・・・イニシャルリセッ
ト回路、C3〜C6゜CIO・・・・・・コンデンサ、
RH・・・・・・返却阻止マグネット、P・・・・・・
動作巻線、S・・・・・・復旧巻線、INI〜IN6・
・・・・・インバータ、R1−R10・・・・・・抵抗
器、RV・・・・・・可変抵抗器、Q1〜Q3・・・・
・・トランジスタ、FF・・・・・・FFC(フリップ
フロップ・・・・・・クロックカウンタ、G・・・・・
・NANDゲート。
側面図、第2図は公衆電話機の主回路を示す接続図、第
3図は第2図における制御部のブロック図である。 R52,R33・・・・・・フックスイッチ、PS・・
・・・・電源回路、IR・・・・・・イニシャルリセッ
ト回路、C3〜C6゜CIO・・・・・・コンデンサ、
RH・・・・・・返却阻止マグネット、P・・・・・・
動作巻線、S・・・・・・復旧巻線、INI〜IN6・
・・・・・インバータ、R1−R10・・・・・・抵抗
器、RV・・・・・・可変抵抗器、Q1〜Q3・・・・
・・トランジスタ、FF・・・・・・FFC(フリップ
フロップ・・・・・・クロックカウンタ、G・・・・・
・NANDゲート。
Claims (1)
- フックオフに伴なうループ電流の流通により充電される
コンデンサを備えた電源回路と、該電源回路の出力が与
えられる動作巻線および復旧巻線を有し動作時に返却阻
止レバーを硬貨の返却阻止状態とする自己保持形の返却
阻止マグネットと、前記フックオフに応じて前記動作巻
線を励磁する駆動回路と、フックオンから所定時間経過
後に前記復旧巻線を励磁する制御部とからなることを特
徴とする公衆電話機の硬貨遅延返却回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12151479U JPS5844689Y2 (ja) | 1979-09-03 | 1979-09-03 | 公衆電話機の硬貨遅延返却回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12151479U JPS5844689Y2 (ja) | 1979-09-03 | 1979-09-03 | 公衆電話機の硬貨遅延返却回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5639766U JPS5639766U (ja) | 1981-04-14 |
JPS5844689Y2 true JPS5844689Y2 (ja) | 1983-10-11 |
Family
ID=29353646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12151479U Expired JPS5844689Y2 (ja) | 1979-09-03 | 1979-09-03 | 公衆電話機の硬貨遅延返却回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5844689Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60109174U (ja) * | 1983-12-26 | 1985-07-24 | 株式会社田村電機製作所 | 硬貨選別装置のフツクサイクル機構 |
-
1979
- 1979-09-03 JP JP12151479U patent/JPS5844689Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5639766U (ja) | 1981-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2635194A1 (fr) | Procede de controle d'une batterie | |
JPS5844689Y2 (ja) | 公衆電話機の硬貨遅延返却回路 | |
JPS6226451B2 (ja) | ||
US4625078A (en) | Fraud prevention in an electronic coin telephone set | |
US3896460A (en) | Electric shutter for programmed exposure control | |
EP0171629B1 (fr) | Dispositif de test d'autonomie pour bloc d'éclairage de sécurité | |
JPS593646Y2 (ja) | 電話機のル−プ制御回路 | |
US4145130A (en) | Current supply release system for magnetic mechanism | |
JPS5844688Y2 (ja) | 公衆電話機の滞留硬貨収納装置 | |
US4273428A (en) | Digital exposure-duration control circuit with upper limit on exposure duration | |
US4183635A (en) | Motion-picture camera with long-term exposure | |
JPS5830715A (ja) | カメラの合焦装置 | |
EP0342579A1 (fr) | Appareil de test d'autonomie pour bloc d'éclairage de sécurité | |
FR2532133A1 (fr) | Circuit de sonnerie pour poste telephonique, realisable en circuit integre | |
US3949412A (en) | Camera with an exposure indicating and control device | |
JPS6311793Y2 (ja) | ||
JPS5942524A (ja) | カメラの電源回路 | |
JPS5925546B2 (ja) | 公衆電話機の距離別時間差課金装置 | |
JPS5830784B2 (ja) | ダイヤル番号制御方式 | |
JPS6115646Y2 (ja) | ||
JPS6020728B2 (ja) | モ−タドライブ装置を有するカメラのためのデ−タ写し込み装置 | |
JPS6239492Y2 (ja) | ||
JPS5917070Y2 (ja) | 自己保持形リレ−の復旧回路 | |
EP0134867A1 (fr) | Circuit de sonnerie pour poste téléphonique réalisable en circuit intégré | |
JPH0233221Y2 (ja) |