JPS5844425Y2

JPS5844425Y2 - 入出力装置

Info

Publication number: JPS5844425Y2
Application number: JP1979169166U
Authority: JP
Inventors: 幸彦生駒; 峰次西沢
Original assignee: オムロン株式会社
Priority date: 1979-12-05
Filing date: 1979-12-05
Publication date: 1983-10-07
Also published as: JPS5688342U

Description

【考案の詳細な説明】この考案は、伝送された電文のアドレスが自装置のアド
レスと一致するときこの電文にしたがって所定の入出力
動作を行なうプログラムを内蔵した入出力装置にかんし
、とくに同種の入出力装置が親機と子機とにそれぞれ設
けられるとともに親機の主制御回路によって個別に制御
される場合に、親機に設けるか、子機に設けるかによっ
て異なるアドレスが設定される入出力装置にかんする。

現金自動支払機、現金自動預金機などの取引処理装置に
おいては、伝票発行装置、紙幣放出装置などの入出力装
置を主制御回路によって制御して入出力動作を行なわせ
、所定の取引処理を行なっている。

従来は各取引処理装置ごとに主制御回路を設けていたが
、近年コストダウンの要求により、親機のみに主制御回
路を設け、この主制御回路によって親機および子機の各
入出力装置を共通に制御しようとする傾向がある。

この場合、同種の入出力装置であっても親機に組込まれ
るのか、子機に組込まれるのかによってその伝送アドレ
スが異ぼってくる。

したがって伝票発行装置、紙幣放出装置などを単体で製
造している段階で・はまだアドレスを設定することがで
きず、親機または子機に組込む段階で１はじめてその入
出力装置にアドレスを設定することになる。

しかしながら伝送アドレスが、たとえば８ビツトで構成
されているとすると、各入出力装置について８ビツトず
つスイッチ等によってアドレス設定するのは大変な作業
であり、また設定ミスが生じ易いという不具合がある。

この考案は、アドレス設定の作業を簡単にする入出力装
置を提供することを目的とする。

この考案によれば、同種の入出力装置について複数の入
出力装置をそれぞれ個別に識別する第１のビット７
−ンを設定する設定手段と、複数の異なる種類の入出力
装置において自装置の種類を示す第２のビットパターン
をプログラムとともに記憶する記憶手段とを備え、第１
のビットパターンと第２のビットパターンとを自装置の
アドレスとして使用するので、入出力装置を組込むとき
のアドレス設定が簡単に行なえる。

以下この考案の一実施例について図面を参照しながら説
明する。

第１図は現金自動支払機を例にした親機と子機との関係
を示すブロック図で、それぞれ２点鎖線で囲まれた１が
親機で、２が子機である。

親機１においで１０はセンタの電子計算機との送受信を
制御する通信制御装置、１１は親機１および子機２の各
入出力装置を制御して所定動作を行なわせるためのプロ
グラムを記憶しているＲＯＭ（ＩＪ−ドオンリーメモリ
）、ＦＲＯＭ（プログラマフルリドオンリーメモリ）、
コアメモリ等のプログラム記憶手段（以下ＲＯＭという
）、１２は上記プログラムにしたがって各入出力装置を
制御する主制御回路（以下ＭＣＰＵという）、１３はデ
ータを書替え可能に記憶するＲＡＭ（ランダムアクセス
メモリ）、コアメモリ等のデータ記憶手段（以下ＲＡＭ
という）、１４はＭＣＰＵＩ２と親機１および子機２
の各入出力装置との間のデータの伝送を制御する伝送制
御回路であり、これらは親機１にのみ設けられており、
互いにバス（アドレスバス、データバス、コントロール
バス）１５によっテ接続されている。

つき゛に親機１と子機２とにそれぞれ共通に設けられて
いるものについて、２０および３０は分配制御回路、２
１〜２３と３１〜３３とはそれぞれ入出力装置であり、
２１と３１とは伝票発行装置、２２と３２とは紙幣放出
装置、２３と３３とは接客部制御装置である。

分配制御回路２０は３個のレシーバと３個のドライバと
から成っており、伝送制御回路１４から出力されたセン
ドデータＳＤ１０を３個のドライバを介してセンドデー
タ５Ｄ１１〜ＳＤ１３としてそれぞれ入出力装置２１〜
２３に分配するとともに、各入出力装置２１〜２３から
出力されたレシーブデータＲＤ１１〜ＲＤＩ３を３個
のレシーバにそれぞれ入力するとともにレシーバの出力
を接続してレシーブデータＲＤ１０として伝送制御回路
１４に入力している。

分配制御回路３０も同様である。つき゛に第２図ないし
第４図を参照して各入出力装置の構成を説明する。

第２図は伝票発行装置２１の構成を示すブロック図であ
り、２１０は伝送制御回路で、伝送制御回路１４との間
でセンドデータ５Ｄ１０，５Ｄ１１およびレシーブデー
タＲＤＩ１、ＲＤｌｏによる入出力を制御する。

２１１は後述する端末機器に所定の動作を行なわせるた
めのプログラムを記憶しているプログラム記憶手段（以
下ＲＯＭとも・う）、２１２はＲＯＭ２１１に記憶され
たプログラムにしたがって各端末機器を制御する副制御
回路（以下５ＣＰＵという）、２１３はデータを書替え
可能に記憶するデータ記憶手段（以下ＲＡＭという）２
１４は設定手段、たとえば４ビツトのディップ（ＤＩＰ
）スイッチであって、各ビット毎にオン、オフされて論
理１４１Ｍまたは°゛Ｏ”の組合せにより上述の第１
のビットハターンを設定記憶している。

なお、設定手段はジャンパー線などを使って設定するよ
うにしてもよい。

２１５はディップスイッチ２１４に設定された第１のビ
ットハターンを５ＣＰＵ２１２の制御にもとづいて出
力する設定入力回路で、たとえばバス２１８に含まれる
コントロールバスを介して５ＣＰＵ２１２から所定の
制御情報を入力したときディップスイッチ２１４に設定
されている第１のビットハターンをバス２１８のデータ
バス上に出力するようになっている。

２１６および２１７は端末機器で２１６は支払取引を記
録した伝票を発行する伝票発行機構、２１７は利用者か
ら受入れたカードの読取り、記録を行なうカードリーダ
である。

第３図は紙幣放出装置２２の構成を示すブロック図で、
第２図と同様に２２０は伝送制御回路１４との間でセン
ドデータ５Ｄ１０，５Ｄ１２およびレシブデータＲＤ１
２、ＲＤｌ０による入出力を制御する伝送制御回路
、２２１は紙幣放出機構２２６に各種の紙幣をそれぞれ
所定枚数分だけ放出させるためのプログラムを記憶して
いるＲＯＭ。

２２２はＲＯＭ２２１に記憶されたプログラムにしたが
って紙幣放出機構２２６を制御する５ＣＰＵ。

２２３はデータを書替え可能に記憶するＲＡＭ。

２２４はディップスイッチ、２２５は設定入力回路、２
２７Ｕアドレスバス、データバス、コントロールバスか
う或ルバスでアル。

第４図は接客部制御装置２３の構成を示すブロック図で
、これも第２図と同様に２３０は伝送制御回路１４との
間でセンドデータＳＤＩＯ、ＳＤＩ３およびレシー
ブデータＲＤＩ３、ＲＤＩＯによる入出力を制御
する伝送制御回路、２３１は端末機器２３６ないし２３
８にそれぞれ所定の動作を行なわせるためのプログラム
を記憶しているＲＯＭ１２３２はＲＯＭ２３１に記憶さ
れたプログラムにしたがって端末機器２３６ないし２３
８を制御する５ＣＰＵ１２３３はデータを書替え可能に
記憶するＲＡＭ、２３４はディップスイッチ、２３５は
設定入力回路、２３６は暗証番号、支払請求金額などを
入力する置数器入力回路、２３γは取扱手順、支払金額
などを表示する接客部表示回路、２３８はエラ一時など
に係員が操作するモニタパネル制御回路、２３９はバス
である。

以上親機の各入出力装置２Ｌ２２，２３の構成について
説明したが、子機についても同様で、同種の入出力装置
である伝票発行装置２１と３１と、紙幣放出装置２２と
３２と、および接客部制御装置２３と３３とはそれぞれ
同じ構成である。

ただし同じ入出力装置であってもその伝送アドレスは異
なる。

そこでこの実施例においては、たとえば８ビツトの伝送
アドレスを同種の入出力装置について複数の入出力装置
をそれぞれ個別に識別する４ビツトの部分と入出力装置
の種類を示す４ビツトの部分とに分け、前者は第１のビ
ットパターンとして各入出力装置のディップスイッチ２
１４，２２４゜２３４、・・・・・・に設定するように
するとともに、後者は各プログラムをそれぞれ対応する
ＲＯＭ２１１゜２２１．２３１、・・・、・・・に書
込むとき同時に、そのプログラムが使用しないアドレス
に、入出力装置の種類別にたとえば伝票発行装置は”０
００１”紙幣放出装置は００１０”、接客部制御装置は
”００１１”という第２のビットパターンを記録してお
く。

したがって、第２Ｑビツトパターンハ各入出力装置の種
類にあわせてあらかじめ装置単体で設定される。

なお同種の入出力装置であれば親機、子機のいずれに組
込まれようとも、そのＲＯＭに記憶されたプログラムは
同一である。

そし７て各ディップスイッチは、入出力装置を組込む段
階で、親機に組込む場合はすべて’０００１”に、子機
に組込む場合はすべて’００１０”に設定される。

つき゛に各入出力装置の動作を第５図のフローチャート
を参照して説明する。

以下親機に組込まれた伝票発行装置２１を例にとって説
明すると、まず電源が投入されるとディップスイッチ２
１４に設定されている第１のビットパターン゛０００１
”を読取る。

これは、たとえばバス２１８に含まれるデータバスをＤ
ＢＯ〜ＤＢ７の８ビツトのバスとすると、５ＣＰＵ２１
２の制御にもとづいて設定入力回路２１５か第１のビッ
トパターン”０００１”をデータバスＤＢＯ〜ＤＢａ上
に出力し、これを５ＣＰＵ２１２が読取るようになっ
ている。

同様に５ＣＰＵ２１２ばＲＯＭ２１１の所定のアドレ
スに記憶されている第２のビットパターン”０００１”
をデータバスＤＢ４〜ＤＢ７を介して読取る。

ついで読取った第１のビットパターンと第２のビットパ
ターンとを加え、これを自装置のアドレス”０００１０
００１”としてＲＡＭ２１３の所定のアドレス、たとえ
ばアドレスａに記憶しておく。

以後ＭＣＰＣ１２との電文の送受は常にＲＡＭ２１３の
アドレスａに記憶されている自装置のアドレス”０００
１０００１”を基準にして行なわれる。

伝送制御装置２１０は、たとえば直性−並直変換回路で
あり、ＭＣＰＵ１２からのセンドデータＳＤＩＯ、Ｓ
ＤＩ１を人力して図示していないが５ＣＰＵ２１２
に割込みをかげるようになっている。

そして５ＣＰＵ２１２は伝送された電文の指定するア
ドレスが自装置のアドレス″０００１０００１”と一致
す心か否かを検査して、一致する場合にのみその電文の
制御情報にもとづいて伝票発行機構２１６、あるいはカ
ードリーダ２１７に所定の動作を行なわせる。

なお、上述のように自装置のアドレスをあらかじめ電源
投入時にＲＡＭ２１３に記憶しておかなくても、ＭＣＰ
Ｕ１２から電文が伝送される毎に、ゲップスイッチ２１
４およびＲＯＭ１１から各ビットパターンを読取って自
装置のアドレスを組立てるようにしてもよい。

以上の動作は他の入出力装置２２、２３、３１〜３
３についても同様であるが、そのアドレスは親機１の紙
幣放出装置２２が’０００１００１０” に、接客部制
御装置２３が０００１００１１”に、また子機２の伝票
発行装置３１が’００１００００１”に、紙幣放出装置
３２が００１０００１０”に、接客部制御装置３３か”
００１０００１１”になる。

以上のように構成した現金自動支払機においては、ＭＣ
ＰＵ１２がポーリング方式等によって各入出力装置２１
〜２３，３１〜３３をそのアドレス指定をともなうセン
ドデータＳＤ１０．５Ｄ２０によって順次走査し、この
センドデータ５Ｄ１０または５Ｄ２０の指定アドレスと
自装置のアドレスが一致する入出力装置が受信したセン
ドデータに応答して所定の動作を行ない、あるいはレシ
ーブデータＲＤ１０またはＲＤ２０をＭＣＰＵ１２へ伝
送する等して、ＭＣＰＵ１２の制御のもとに各入出力装
置２１〜２３，３１〜３３にそれぞれ所定の処理を行な
わせて親機１、子機２毎に現金支払いを行なわせるので
あるが、詳細な説明は省略する。

以上説明したようにこの考案においては、各入出力装置
２１〜２３，３１〜３３は、伝票発行装置２１および３
１、紙幣放出装置２２および３２、接客部制御装置２３
および３３等の複数の異なる種類の入出力装置のなかの
自装置の種類を示す第２のビットパターンをそれぞれの
プログラムを記憶するＲＯＭ２１１，２２１．２３１
、・・・・・・等の記憶手段にあらかじめ記憶しておき
、入出力装置を親機１または子機２に組込む際はディッ
プスイッチ２１４，２２４，２３４．・・・・・・等の
設定手段に同種の入出力装置について複数の入出力装置
をそれぞれ個別に識別する第１のビットパターンを設定
するだ汀でよいのでアドレス設定の作業が容易になる。

またこのアドレス設定作業は、入出力装置を親機に組込
む場合はすべて０００１”を、子機に組込む場合はすべ
て００１０”をというように入出力装置の種類に関係な
く一率に設定すればよく、設定ミスも起こらない。

さらに各設定手段の接点の数を減らすことかでさて構成
か簡単になるとともに、プログラムを記憶する記憶手段
のプログラムが使用しないアドレスに第２のビットパタ
ーンを記憶させて（・るので第２のビットパターンを記
憶しておくための特別な構成は不要である。

なお、上述の実施例においては親機１台と子機１台の場
合を説明したが、親機１台に複数の子機を接続する場合
もあり、たとえば第１図の構成にさらに第２の子機とし
て現金自動預金機を追加接続した場合、伝票発行装置な
どは現金自動支払機と同種のものを使用できるが、紙幣
真偽判別装置などは異種の装置であるので新しい第２の
ビットパターン” ０１００ ”をその記憶手段に記憶
させておく。

そして、現金自動預金機の各入出力装置には第１のビッ
トパターンとして’００１１”を設定すればよい。

このときの伝票発行装置のアドレスは”００１１０００
１”に、紙幣真偽判別装置のアドレスは”００１１０１
００″′になる。

【図面の簡単な説明】

図面はこの考案の一実施例を示し、第１図はそれぞれ複
数の入出力装置を内蔵する親機と子機との関係を示すブ
ロック図、第２図は伝票発行装置の構成を示すブロック
図、第３図は紙幣放出装置の構成を示すブロック図、第
４図は接客部制御装置の構成を示すブロック図、第５図
は各入出力装置の動作を説明するためのフローチャート
である。１・・・親機、２・・・子機、１２・・・主制御回路、
２１゜３１・・・伝票発行装置、２２．３２・・・紙幣
放出装置、２３．３３・・・接客部制御装置、２１１．
２２１。２３１・・・プログラム記憶手段、２１２，２２２゜２
３２・・・副制御回路、２１４，２２４，２３４・・・
ディップスイッチ。

Claims

【実用新案登録請求の範囲】

伝送された電文のアドレスが自装置のアドレスと一致す
るときこの電文にしたがって所定の入出力動作を行なう
プログラムを内蔵した入出力装置であって、同種の入出
力装置について複数の入出力装置をそれぞれ個別に識別
する第１のビットパターンを設定する設定手段と、前記
プログラムを記憶するとともに複数の異なる種類の入出
力装置におＬ・て自装置の種類を示す第２のビットパタ
ーンを記憶する記憶手段とを備え、前記第１のビットパ
ターンと第２のビットパターンとを前記自装置のアドレ
スとして使用する入出力装置。