JPS5843299Y2 - Trapezoidal wave generation circuit - Google Patents

Trapezoidal wave generation circuit

Info

Publication number
JPS5843299Y2
JPS5843299Y2 JP1980086459U JP8645980U JPS5843299Y2 JP S5843299 Y2 JPS5843299 Y2 JP S5843299Y2 JP 1980086459 U JP1980086459 U JP 1980086459U JP 8645980 U JP8645980 U JP 8645980U JP S5843299 Y2 JPS5843299 Y2 JP S5843299Y2
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
trapezoidal wave
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980086459U
Other languages
Japanese (ja)
Other versions
JPS56132U (en
Inventor
龍夫 溝田
耕一 山田
国男 青木
潔 竹田
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP1980086459U priority Critical patent/JPS5843299Y2/en
Publication of JPS56132U publication Critical patent/JPS56132U/ja
Application granted granted Critical
Publication of JPS5843299Y2 publication Critical patent/JPS5843299Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は台形波発生回路に関し、立上り、立下りの等し
い変動の少ない安定した台形波を発生することを目的と
する。
[Detailed Description of the Invention] The present invention relates to a trapezoidal wave generation circuit, and an object of the present invention is to generate a stable trapezoidal wave with equal rising and falling edges and little fluctuation.

従来の台形波の一種である台形波回路の原理図を第1図
に示す。
FIG. 1 shows the principle of a conventional trapezoidal wave circuit, which is a type of trapezoidal wave.

抵抗1,2はバイアスを決定し、抵抗3は定電流値を決
定しトランジスタ4はコンデンサー5に抵抗3によって
定められた定電流を充電するように動作する。
Resistors 1 and 2 determine the bias, resistor 3 determines the constant current value, and transistor 4 operates to charge the capacitor 5 with the constant current determined by resistor 3.

抵抗6.7はバイアスを決定し、抵抗8は定電流値を決
定しトランジスタ9は抵抗8によって定められた定電流
を、コンデンサー5から放電するように動作する。
The resistor 6.7 determines the bias, the resistor 8 determines the constant current value, and the transistor 9 operates to discharge the constant current determined by the resistor 8 from the capacitor 5.

10゜11は充電訃よび放電を交互に訃こなわせる為の
スイッチで、端子12は直流電圧源である。
Reference numerals 10 and 11 are switches for alternately charging and discharging, and terminal 12 is a DC voltage source.

この回路は、スイッチ10が閉じスイッチ11が開いて
いる時は、コンデンサー5に定電流■1を充電し、スイ
ッチ11が閉じスイッチ12が開いている時は、コンデ
ンサー5から定電流I2を放電する。
This circuit charges the capacitor 5 with a constant current 1 when the switch 10 is closed and the switch 11 is open, and discharges the constant current I2 from the capacitor 5 when the switch 11 is closed and the switch 12 is open. .

今、抵抗1,2,3,6.7.8の抵抗値を各各R1s
R2wR3*R6*R7*RBとし、トランジスタ4,
9のhFEを無視すれば、定電流■1.■2は、となる
が、定電流■ および■2の供給回路を2系統もうけで
あるので、半導体集積回路化する場合抵抗1,2,3,
6,7.8の相互間のバラツキにより、定電流■1
とI2を同一値にすることが困難となった。
Now, set the resistance values of resistors 1, 2, 3, 6, 7.8 to each R1s
R2wR3*R6*R7*RB, transistor 4,
If hFE of 9 is ignored, constant current ■1. ■2 becomes, but since there are two supply circuits for constant current ■ and ■2, when integrated into a semiconductor circuit, resistors 1, 2, 3,
Due to the variation between 6 and 7.8, the constant current ■1
It became difficult to set I2 and I2 to the same value.

本考案は、充電電流トよび放電電流をl系統の供給回路
よりとりだすようにするとともに、立上り、立下りの等
しい台形波を容易に得ることができる台形波発生回路を
構成することにより、上記問題を解決したものであって
以下その実施例を図面とともに説明する。
The present invention solves the above problems by extracting the charging current and the discharging current from one supply circuit, and by configuring a trapezoidal wave generating circuit that can easily obtain a trapezoidal wave with equal rise and fall. An embodiment thereof will be described below with reference to the drawings.

本考案にかかる台形波発生回路の基本的構成を第2図に
示す。
FIG. 2 shows the basic configuration of the trapezoidal wave generating circuit according to the present invention.

第2図にむいて、端子13は直流電圧源であり、連子1
4は定電圧を印加する端子である。
2, terminal 13 is a DC voltage source, and link 1
4 is a terminal to which a constant voltage is applied.

15.16はスイッチを示し、トランジスタ17.18
は差動増幅器を示す。
15.16 indicates a switch, transistor 17.18
indicates a differential amplifier.

19は定電流源であることを示し、20は定電流回路で
ある。
19 indicates a constant current source, and 20 indicates a constant current circuit.

コンデンサー21は充電および放電用のコンデンサーで
ある。
The capacitor 21 is a capacitor for charging and discharging.

さてトランジスタ17と18よりなる差動増幅器のベー
スに端子14から印加される電圧pよび電流ヲスイッチ
15.16によって交互に印加することによって、トラ
ンジスタ17がON状態には、そのコレクタ電流■2は
、 となり、トランジスタ17のhFoが充分太きければ、 となる。
Now, by alternately applying the voltage p and current applied from the terminal 14 to the base of the differential amplifier consisting of the transistors 17 and 18 by the switches 15 and 16, when the transistor 17 is turned on, its collector current 2 becomes If hFo of the transistor 17 is sufficiently thick, then the following equation is obtained.

電流■3は、トランジスタ17のコレクタ電流■2と同
一電流または比例した電流を流しうる回路構成によって
決定する。
The current (3) is determined by a circuit configuration that can flow a current that is the same as or proportional to the collector current (2) of the transistor 17.

今、電流■3をトランジスタ17のコレクタ電流■2
と同一電流値になるように、回路を構成すれば、(2)
式によってコンデンサー21に充電される電流■3は) ■3=11 ・・・・・・・・・・・・・・
・・・・・・・(3)となる。
Now, the current ■3 is the collector current ■2 of the transistor 17.
If you configure the circuit so that the current value is the same as (2)
The current charged to the capacitor 21 by the formula ■3 is) ■3=11 ・・・・・・・・・・・・・・・
......(3).

トランジスタ18がON状態には、放電電流■ は、 となり、トランジスタ18のhFEが充分大きければ、 I4 =11 ・・・・・・・・・・・・・
・・・・・・・・(5)となる。
When the transistor 18 is in the ON state, the discharge current ■ is as follows, and if the hFE of the transistor 18 is sufficiently large, I4 = 11...
......(5).

上記、(3)と(5)式により、トランジスタ17のコ
レクタ電流■2 とコンデンサー21に充電する電流■
を同一電流値になるように回路を構成することによっ
て、充電電流■3と放電電流■4とは、■3=■4
・・・・・・・・・・・・・・・・・・・・・
(6)となる。
According to equations (3) and (5) above, the collector current of the transistor 17 ■2 and the current charging the capacitor 21 ■
By configuring the circuit so that they have the same current value, charging current ■3 and discharging current ■4 are calculated as ■3=■4
・・・・・・・・・・・・・・・・・・・・・
(6) becomes.

よって、常に充電電流I3 と放電電流■4 は等し
くすることが可能となる。
Therefore, it is possible to always make the charging current I3 and the discharging current ■4 equal.

第3図および第4図は本考案の一実施例の台形波発生回
路図およびその接続点の波形図を示す。
FIGS. 3 and 4 show a trapezoidal wave generating circuit diagram and a waveform diagram of its connection points according to an embodiment of the present invention.

第3図にかいて、22は直流電源印加端子である。In FIG. 3, 22 is a DC power supply terminal.

抵抗23,24,25,26.27とダイオード28.
29とトランジスタ30は、トランジスタ31.32で
構成される差動増幅器のベースに印加する為のバイアス
供給部である。
Resistors 23, 24, 25, 26.27 and diodes 28.
29 and transistor 30 are bias supply parts for applying to the base of a differential amplifier composed of transistors 31 and 32.

抵抗33.34とトランジスタ35,36,37の構成
により、抵抗34の一端である入力端子38から印加さ
れる人力信号によって、差動増幅器のトランジスタ31
.32を交互に動作させる。
Due to the configuration of resistors 33 and 34 and transistors 35, 36, and 37, the transistor 31 of the differential amplifier is
.. 32 are operated alternately.

抵抗39は定電流値を決める抵抗である。A resistor 39 is a resistor that determines the constant current value.

トランジスタ40,41゜42は定電流回路を構成し、
43は充電耘よび放電用コンデンサーである。
Transistors 40, 41 and 42 constitute a constant current circuit,
43 is a charging and discharging capacitor.

トランジスタ44と、抵抗45は出力端子46に出力を
とりだす為のものである。
A transistor 44 and a resistor 45 are used to output an output to an output terminal 46.

さてこの回路構成にかいて、差動増幅器を構成するトラ
ンジスタ31と32のベースにかかる・くイアスvbお
よび■。
Now, regarding this circuit configuration, biases vb and (2) applied to the bases of transistors 31 and 32 constituting the differential amplifier.

ば、入力端子38から印加される入力信号り。For example, the input signal applied from the input terminal 38.

Wレベル(VBEより充分低い)ノ時ハ、トランジスタ
35.36はOFF状態となり3TはON状態となる。
When the level is W (sufficiently lower than VBE), transistors 35 and 36 are turned off and transistor 3T is turned on.

その時のvbおよびV、をvbtおよびV。vb and V at that time are vbt and V.

1とすると、■e1 =O・・・・・・・・・・・−・
・・・・・(7)Vbl ””Va VBE
・・・・・・・・・・・・・・・・・・(8)と
なる。
If it is 1, ■e1 =O・・・・・・・・・・−・
・・・・・・(7)Vbl ””Va VBE
・・・・・・・・・・・・・・・・・・(8)

一方入力端子38から印加される入力信号がHiレベル
(VBE より充分高い)の時ハ、トランジスタ35
.36はON状態となり、トランジスタ37はQFF状
態となる。
On the other hand, when the input signal applied from the input terminal 38 is at Hi level (sufficiently higher than VBE), the transistor 35
.. 36 is in the ON state, and the transistor 37 is in the QFF state.

その時のVbむよびVcをVb2 とすれば\ ve2 ””Va VBE ・・・・・・
・・・・・・・・・・・・(9)■5゜=O・・・・・
・・・・・・・・・・・・・(10)となる。
If Vb and Vc at that time are Vb2,\ve2 ””Va VBE...
・・・・・・・・・・・・(9)■5゜=O・・・・・・
・・・・・・・・・・・・(10)

上記(7L (8)、 (9)、 (io)式より、入
力端子38から印加される入力信号がり。
From the above formulas (7L (8), (9), and (io)), the input signal applied from the input terminal 38 is:

W レベルの時は、差動増幅器のトランジスタ31がO
N状態となり32がOFF状態となる。
When the level is W, the transistor 31 of the differential amplifier is O.
It becomes N state and 32 becomes OFF state.

また、入力信号がHiレヘルの時は、差動増幅器のトラ
ンジスタ31がQFF状態となり32がON状態となる
ことがいえる。
Furthermore, when the input signal is at Hi-level, the transistor 31 of the differential amplifier becomes a QFF state, and the transistor 32 becomes an ON state.

今、抵抗23,24.39を各々R23゜R24・R3
9とすれば、差動増幅器トランジスタ31および32の
エミッタバイアス■4は、Vd:vcl−■BE:Vb
2−VBE V8−2VBE ・・・・・・・・・・・・・・・・・
・−・・−・・(11)抵抗R23とダイオード28の
接続点バイアス■8は、 となる。
Now, resistors 23 and 24.39 are R23°R24 and R3 respectively.
9, the emitter bias 4 of the differential amplifier transistors 31 and 32 is Vd:vcl-BE:Vb
2-VBE V8-2VBE ・・・・・・・・・・・・・・・・・・
········(11) The connection point bias ■8 between the resistor R23 and the diode 28 is as follows.

(ii)と(12)式により、 となる。According to (ii) and equation (12), becomes.

トランジスタ31と32に流れる電流■1は、となる。The current (1) flowing through the transistors 31 and 32 is as follows.

PNP )ランジスタ40,41.42の構成によす、
トランジスタ31のコレクタに流れる電流■2とコンデ
ンサー43に充電する電流■3 ば、PNP )ランジ
スタ40,41.42のhFEが充分大きければ、等し
くなるので、充電電流I3 と放電電流■4とは、 となる。
PNP) depending on the configuration of transistors 40, 41, and 42,
The current (2) flowing to the collector of the transistor 31 and the current (3) charging the capacitor 43 (if PNP) are equal if the hFE of the transistors 40, 41, 42 are sufficiently large, so the charging current I3 and the discharging current (4) are as follows. becomes.

よって、台形波出力波形の立上り時間t1 と立下り
時間t2は、コンデンサー43の容量をCHとすれば、 が成り立ち等しくなる。
Therefore, if the capacitance of the capacitor 43 is CH, then the rise time t1 and the fall time t2 of the trapezoidal output waveform are equal.

よって抵抗23と24の相互間のバラツキにょるVaの
変化、定電流■1の変化に関係なく充電電流■3と放電
電流■4とは常に等しいので、台形波出力の立上り時間
t1 と立下り時間t2とは常に等しくなる。
Therefore, regardless of changes in Va due to variations between resistors 23 and 24 and changes in constant current (1), charging current (3) and discharging current (4) are always equal, so the rise time t1 and fall of the trapezoidal wave output It is always equal to time t2.

以上のように本考案は定電圧源を、第1のトランジスタ
と第2のトランジスタよりなる差動増幅器のベースにス
イッチにて交互に印加し、上記第1のトランジスタのコ
レクタに流れる電流に等しい電流、または比例した電流
を流す回路を第2のトランジスタのコレクタと電源間に
接続し、この接続点にコンデンサーを接続し、同一の電
流または比例した電流を上記スイッチを介して充放電す
ることにより、立上りトよび立下り時間の等しいまたは
立上りおよび立下り時間が比例している台形波を容易か
つ安定に発生することができる。
As described above, the present invention alternately applies a constant voltage source to the base of a differential amplifier consisting of a first transistor and a second transistor using a switch, and generates a current equal to the current flowing through the collector of the first transistor. , or by connecting a circuit carrying a proportional current between the collector of the second transistor and the power supply, connecting a capacitor to this connection point, and charging and discharging the same current or a proportional current through the switch, A trapezoidal wave whose rise and fall times are equal or proportional can be easily and stably generated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の台形波発生回路の概略回路構成図、第2
図は本考案にかかる台形波発生回路の基本構成図、第3
図は本考案の一実施例の台形波発生回路図、第4図は第
3図の回路の各部の波形図である。 1s、16・・・・・・スイッチ、23,24,25゜
26.27,39.45・・・・・・抵抗、31.32
・・・・・・差動増幅器を構成するトランジスタ、35
,36゜37・・・・・・トランジスタ、40.41・
・・・・・定電流回路を構成するトランジスタ、43・
・・・・・充放電用コンデンサ。
Figure 1 is a schematic circuit configuration diagram of a conventional trapezoidal wave generation circuit;
The figure is a basic configuration diagram of the trapezoidal wave generation circuit according to the present invention.
The figure is a trapezoidal wave generating circuit diagram of an embodiment of the present invention, and FIG. 4 is a waveform diagram of each part of the circuit of FIG. 3. 1s, 16... Switch, 23, 24, 25° 26.27, 39.45... Resistance, 31.32
...Transistor constituting a differential amplifier, 35
, 36° 37...Transistor, 40.41.
...transistor constituting a constant current circuit, 43.
...Charging and discharging capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第トおよび第2のトランジスタの共通エミッタに定電流
回路が接続されて構成された差動増幅器を有し、これら
両トランジスタのベースをそれぞれスイッチを介して定
電圧源に接続し、上記第1のトランジスタのコレクタに
流れる電流に等しい電流を流すカレントミラー回路を上
記差動増幅器と電源間に接続し、上記カレントミラー回
路と上記差動増幅器の第2のトランジスタとの接続点と
、アース間にコンデンサを接続し、上記スイッチに入力
信号を印加することにより上記第2のトランジスタを交
互に断続して上記定電流回路と上記カレントミラー回路
を介して上記コンデンサノ光放電を行ない上記コンデン
サより上記入力信号に応じた台形波を得ることを特徴と
する台形波発生回路。
It has a differential amplifier configured by connecting a constant current circuit to the common emitters of the first transistor and the second transistor, and the bases of both transistors are connected to a constant voltage source through a switch, respectively. A current mirror circuit that flows a current equal to the current flowing through the collector of the transistor is connected between the differential amplifier and the power supply, and a capacitor is connected between the connection point between the current mirror circuit and the second transistor of the differential amplifier and ground. is connected, and by applying an input signal to the switch, the second transistor is alternately turned on and off to cause photodischarge of the capacitor via the constant current circuit and the current mirror circuit, and the input signal is output from the capacitor. A trapezoidal wave generation circuit is characterized in that it obtains a trapezoidal wave according to.
JP1980086459U 1980-06-19 1980-06-19 Trapezoidal wave generation circuit Expired JPS5843299Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980086459U JPS5843299Y2 (en) 1980-06-19 1980-06-19 Trapezoidal wave generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980086459U JPS5843299Y2 (en) 1980-06-19 1980-06-19 Trapezoidal wave generation circuit

Publications (2)

Publication Number Publication Date
JPS56132U JPS56132U (en) 1981-01-06
JPS5843299Y2 true JPS5843299Y2 (en) 1983-09-30

Family

ID=29319699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980086459U Expired JPS5843299Y2 (en) 1980-06-19 1980-06-19 Trapezoidal wave generation circuit

Country Status (1)

Country Link
JP (1) JPS5843299Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021828U (en) * 1983-07-19 1985-02-15 三金工業株式会社 small butane gas torch

Also Published As

Publication number Publication date
JPS56132U (en) 1981-01-06

Similar Documents

Publication Publication Date Title
JPS5922433A (en) Bias circuit for temperature compensation
JPS5843299Y2 (en) Trapezoidal wave generation circuit
JP3165053B2 (en) Integrator circuit
JPH0250653B2 (en)
JPH0232719B2 (en)
JPS5842969B2 (en) Schmidt trigger circuit
JP2974304B1 (en) Timer circuit
JPS5827542Y2 (en) Amplifier voltage limiter circuit
JPH0119567Y2 (en)
US4798973A (en) High frequency charge pump/integrator circuit
JPS5844669Y2 (en) Schmidt trigger circuit
JP3874577B2 (en) Voltage controlled oscillator circuit
JPS6119141B2 (en)
JPS5914855Y2 (en) Exponential waveform generation circuit
JP3231824B2 (en) Output circuit for buzzer drive
JP2738024B2 (en) Negative feedback differential amplifier circuit
JPS62294974A (en) Pulse frequency detection circuit
JPS5912821Y2 (en) oscillator
JPS6011549B2 (en) Small DC motor speed control device
JPS5992604A (en) Detecting circuit
JPH0315369B2 (en)
JP2723703B2 (en) Arithmetic circuit
JPH03220913A (en) Electronic comparator device
JPH062345Y2 (en) Proximity switch
SU741432A2 (en) Square pulse shaper