JPS5844669Y2 - Schmidt trigger circuit - Google Patents

Schmidt trigger circuit

Info

Publication number
JPS5844669Y2
JPS5844669Y2 JP988979U JP988979U JPS5844669Y2 JP S5844669 Y2 JPS5844669 Y2 JP S5844669Y2 JP 988979 U JP988979 U JP 988979U JP 988979 U JP988979 U JP 988979U JP S5844669 Y2 JPS5844669 Y2 JP S5844669Y2
Authority
JP
Japan
Prior art keywords
operational amplifier
resistor
line
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP988979U
Other languages
Japanese (ja)
Other versions
JPS55109947U (en
Inventor
範道 岡田
Original Assignee
ティアック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアック株式会社 filed Critical ティアック株式会社
Priority to JP988979U priority Critical patent/JPS5844669Y2/en
Publication of JPS55109947U publication Critical patent/JPS55109947U/ja
Application granted granted Critical
Publication of JPS5844669Y2 publication Critical patent/JPS5844669Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、演算増幅器(オペアンプ)を使用したシュミ
ツ))リガ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a Schmidts) Riga circuit using an operational amplifier.

従来の代表的なシュミットトリガ回路は第1図に示す如
くオープンコレクタ型の演算増幅器1と、この反転入力
端子に接続された入力線2と、非反転入力端子と+Vc
cの電源端子3との間に接続されたしきい値設定用の抵
抗R1と、非反転入力端子と接地との間に接続されたし
きい値設定用の抵抗R2と、演算増幅器1の出力端子と
非反転入力端子との間に接続されたヒステリシス設定用
の抵抗R3と、演算増幅器1の出力端子と電源端子3と
の間に接続されたプルアップ抵抗R4と、演算増幅器1
の出力端子に接続されたシュミット出力線4と、この出
力線4と電源端子3との間に接続された負荷抵抗RLと
から戊る。
As shown in FIG. 1, a typical conventional Schmitt trigger circuit includes an open collector operational amplifier 1, an input line 2 connected to the inverting input terminal, and a non-inverting input terminal connected to +Vc.
a threshold setting resistor R1 connected between the power supply terminal 3 of c, a threshold setting resistor R2 connected between the non-inverting input terminal and ground, and the output of the operational amplifier 1. A hysteresis setting resistor R3 connected between the terminal and the non-inverting input terminal, a pull-up resistor R4 connected between the output terminal of the operational amplifier 1 and the power supply terminal 3, and the operational amplifier 1
and a load resistor RL connected between the output line 4 and the power supply terminal 3.

この第1図のシュミットトリガ回路において、入力線2
に例えば第2図Aに示す入力信号5が供給されると、ア
ッパ・トリップ・ポイント電圧■。
In the Schmitt trigger circuit shown in Fig. 1, the input line 2
For example, when input signal 5 shown in FIG. 2A is applied to , the upper trip point voltage ■.

を入力信号が下から上に向って横切る時点でtlで第2
図Bに示す如く出力線4の電圧が高レベル(+Vcc)
から低レベル(0ボルト)に転換し、ローア−・トリッ
プ・ポイント電圧■1−を入力信号が上から下に向って
横切る時点t2で低レベルから高レベルに転換する。
The second point at tl when the input signal crosses from bottom to top
As shown in Figure B, the voltage of output line 4 is at a high level (+Vcc)
to a low level (0 volts), and changes from a low level to a high level at a time point t2 when the input signal crosses the lower trip point voltage 1- from top to bottom.

ところで、 としてアッパ・トリゾ・ポイント電圧VUを求めると次
式となる。
By the way, when the upper triso point voltage VU is determined as follows, the following equation is obtained.

またローア−・トリップ・ポイント電圧VLは次式にな
る。
Further, the lower trip point voltage VL is expressed as follows.

従って、R4<RLの条件が満足している限り、トリッ
プ・ポイント電圧Vu及びVLは負荷抵抗RLに無関係
である。
Therefore, trip point voltages Vu and VL are independent of load resistance RL as long as the condition R4<RL is satisfied.

しかし、負荷電流を大きく取れないという欠点が生じる
However, there is a drawback that a large load current cannot be obtained.

もし、負荷電流を大きく取ろうとしてR4<RLの関係
を破った場合にはRLの値によってVU及び■、が変化
してしまい、所定の■。
If the relationship R4<RL is violated in an attempt to increase the load current, VU and (2) will change depending on the value of RL, resulting in a predetermined value (2).

及び■1を得るためには抵抗R1〜R4を設定しなおさ
なければならない。
In order to obtain (1) and (1), it is necessary to reset the resistances R1 to R4.

尚上述の如き問題は負荷抵抗R1−を出力線4と接地と
の間に接続する形式の回路でも起きる。
Incidentally, the above-mentioned problem also occurs in a circuit in which the load resistor R1- is connected between the output line 4 and the ground.

そこで、本考案の目的は極性が反対の第1及び第2の出
力が得られると共に、一方の出力に結合された一方の負
荷抵抗の値を変化させてもトリップ・ポイント電圧が変
化しないシュミットトリガ回路を提供することにある。
Therefore, the purpose of the present invention is to create a Schmitt trigger that provides first and second outputs with opposite polarities and that does not change the trip point voltage even if the value of one load resistance coupled to one output is changed. The purpose is to provide circuits.

上記目的を達成するための本考案は、演算増幅器と、該
演算増幅器の一方の入力端子に接続された入力線と、一
方の直流電源線と前記演算増幅器の出力端子との間に接
続された第1の抵抗と、前記演算増幅器の他方の入力端
子と他方の直流電源線との間に接続された第2の抵抗と
、ベースが前記演算増幅器の出力端子に直接又は抵抗を
介して接続されエミッタが前記一方の直流電源線に接続
されたトランジスタと、前記トランジスタのコレクタと
前記演算増幅器の他方の入力端子との間に接続された第
3の抵抗と第1のダイオードとから戒る第1の直列回路
と、前記演算増幅器の出力端子と前記他方の入力端子と
の間に接続された第4の抵抗と第2のダイオードとから
戊る第2の直列回路と、前記トランジスタのコレクタと
前記他方の直流電源線との間に接続された第1の負荷と
、前記演算増幅器の出力端子と前記他方の直流電源線と
の間に接続された第2の負荷とから戊るシュミットトリ
ガ回路に係わるものである。
To achieve the above object, the present invention includes an operational amplifier, an input line connected to one input terminal of the operational amplifier, and an input line connected between one DC power line and an output terminal of the operational amplifier. a first resistor; a second resistor connected between the other input terminal of the operational amplifier and the other DC power supply line; and a second resistor, the base of which is connected to the output terminal of the operational amplifier directly or via a resistor. a transistor whose emitter is connected to the one DC power supply line; a third resistor and a first diode connected between the collector of the transistor and the other input terminal of the operational amplifier; a second series circuit consisting of a fourth resistor and a second diode connected between the output terminal of the operational amplifier and the other input terminal; a collector of the transistor and the second series circuit; a Schmitt trigger circuit separated from a first load connected between the other DC power line and a second load connected between the output terminal of the operational amplifier and the other DC power line; It is related.

上記本考案のように構成すれば、第1の負荷抵抗の値を
変化させてもトリップ・ポイント電圧が変化しない。
With the configuration of the present invention described above, the trip point voltage does not change even if the value of the first load resistance is changed.

また極性の異なる第1及び第2の出力を比較的簡単に得
ることが出来る。
Further, first and second outputs having different polarities can be obtained relatively easily.

以下、図面を参照して本考案の1実施例について述べる
Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第3図に示す本考案の1実施例に係わるシュミットトリ
ガ回路は、オープンコレクタ型演算増幅器11と、この
演算増幅器11の一方の入力端子(反転入力端子)に接
続された入力線12と、+■CCが供給される一方の直
流電源線13と演算増幅器11の出力端子との間に接続
された第1の抵抗R1と、演算増幅器11の他方の入力
端子(非反転入力端子)と接続された他方の直流電源線
14との間に接続された第2の抵抗R2と、エミッタが
+Vcc電源線13に接続されたPNP)ランジスタ1
5と、トランジスタ15のコレクタと演算増幅器11の
非反転入力端子との間に接続された第3の抵抗R3と第
1のダイオードD1とから成る第1の直列回路と、演算
増幅器11の出力端子とこの非反転入力端子との間に接
続された第4の抵抗R4と第2ダイオードD2とから成
る第2の直列回路と、演算増幅器11の出力端子とトラ
ンジスタ15のベースとの間に接続された第5の抵抗R
5と、トランジスタ15のコレクタに接続された第1の
出力線16と、演算増幅器11の出力端子に接続された
第2の出力線17と、第1の出力線16と接地電源線1
4との間に接続された第1の負荷抵抗RL□と、第2の
出力線17と接地電源線14との間に接続された第2の
負荷抵抗RL2とから成る。
The Schmitt trigger circuit according to an embodiment of the present invention shown in FIG. 3 includes an open collector operational amplifier 11, an input line 12 connected to one input terminal (inverting input terminal) of the operational amplifier 11, ■The first resistor R1 is connected between one DC power supply line 13 to which CC is supplied and the output terminal of the operational amplifier 11, and the other input terminal (non-inverting input terminal) of the operational amplifier 11 is connected. a second resistor R2 connected to the other DC power supply line 14; and a PNP transistor 1 whose emitter is connected to the +Vcc power supply line 13.
5, a first series circuit consisting of a third resistor R3 and a first diode D1 connected between the collector of the transistor 15 and the non-inverting input terminal of the operational amplifier 11, and an output terminal of the operational amplifier 11. A second series circuit consisting of a fourth resistor R4 and a second diode D2 is connected between the output terminal of the operational amplifier 11 and the base of the transistor 15. The fifth resistor R
5, a first output line 16 connected to the collector of the transistor 15, a second output line 17 connected to the output terminal of the operational amplifier 11, the first output line 16 and the ground power line 1
4, and a second load resistor RL2 connected between the second output line 17 and the ground power line 14.

尚第2の負荷抵抗RL□はR1(RL□に設定されてい
る。
Note that the second load resistance RL□ is set to R1 (RL□).

しかし、第1の負荷抵抗RLIはトランジスタ15の最
大コレクタ電流迄自由に設定して差支えない。
However, the first load resistance RLI may be freely set up to the maximum collector current of the transistor 15.

上述の回路において、入力線12に第4図Aに示す入力
信号18が供給されると、11時点以前においては演算
増幅器11の出力電圧が+Vccボルトとなる。
In the circuit described above, when the input signal 18 shown in FIG. 4A is supplied to the input line 12, the output voltage of the operational amplifier 11 becomes +Vcc volts before time 11.

従って第2の出力線17に得られる出力電圧も第4図C
に示すように+Vccボルトである。
Therefore, the output voltage obtained on the second output line 17 is also
As shown in , it is +Vcc volts.

しかし、トランジスタ15はオフであるので、このコレ
クタ即ち第1の出力線16に得られる出力電圧は0ボル
トである。
However, since transistor 15 is off, the output voltage available at its collector or first output line 16 is 0 volts.

このため、第1ダイオードD1がオフとなり、第2のダ
イオードD2がオンになる。
Therefore, the first diode D1 is turned off and the second diode D2 is turned on.

この結果、第1の抵抗R1と第4の抵抗R4と第2のダ
イオードD2と及び第2の抵抗R2とから戊る回路に関
係してアッパ・トリップ・ポイント電圧が■。
As a result, the upper trip point voltage in relation to the circuit formed by the first resistor R1, the fourth resistor R4, the second diode D2, and the second resistor R2 is .

が決定され、Vuは次式となる。但しVdは第2のダイ
オードD2の電圧降下値である。
is determined, and Vu becomes the following formula. However, Vd is the voltage drop value of the second diode D2.

そしてR1(R4とすれば、となる。Then, if R1 (R4), then it becomes.

従って、第1の負荷抵抗R+−に無関係にアッパ・トリ
ップ・ポイント電圧Vuが決定される。
Therefore, the upper trip point voltage Vu is determined regardless of the first load resistance R+-.

11時点で人力信号18が■。At time 11, human power signal 18 is ■.

のレベルを横切ると、演算増幅器11の出力は高レベル
(+Vcc)から低レベル(0ボルト)に転換し、第2
の出力線17は第4図Cに示す如く0ボルトとなる。
, the output of operational amplifier 11 switches from high level (+Vcc) to low level (0 volts) and the second
The output line 17 becomes 0 volts as shown in FIG. 4C.

またトランジスタ15のベースが低レベルとなるので、
このトランジスタ15がオン状態になる。
Also, since the base of transistor 15 is at a low level,
This transistor 15 is turned on.

このため、第1の出力線16は第4図Bに示す如く高レ
ベル(+Vcc)となり、また第1のダイオードD1が
オンになり、第2のダイオードD2がオフになる。
Therefore, the first output line 16 becomes a high level (+Vcc) as shown in FIG. 4B, and the first diode D1 is turned on and the second diode D2 is turned off.

従って、ローア−・トリップ・ポイント電圧■1は第4
の抵抗R3と第1のダイオードD1と第2の抵抗R2と
から成る回路によって決定され、次式となる。
Therefore, the lower trip point voltage ■1 is the fourth
is determined by a circuit consisting of a resistor R3, a first diode D1, and a second resistor R2, and is determined by the following equation.

但しVdは第1のダイオードD1の電圧降下値である。However, Vd is the voltage drop value of the first diode D1.

この式から明らかなように■。は第1の負荷抵抗R17
,の値に無関係に決定されている。
As is clear from this formula ■. is the first load resistance R17
, is determined regardless of the value of .

12時点で上述の■1、レベルを入力信号が横切ると、
演算増幅器11の出力は再び高レベルとなる。
When the input signal crosses the level mentioned above at point 12,
The output of the operational amplifier 11 becomes high level again.

ところで、上記のアッパ及びローア−のトリップ・ポイ
ント電圧■。
By the way, the upper and lower trip point voltages mentioned above.

及び■、を決定する時には、両方に関係する第2の抵抗
R2の値を先ず決定してから、残りの抵抗の値を決める
When determining (1) and (2), first determine the value of the second resistor R2 related to both, and then determine the values of the remaining resistors.

これにより、極めて容易にアッパ及びローア−のトリッ
プ・ポイントを決定することが出来る。
This allows the upper and lower trip points to be determined extremely easily.

上述から明らかなように、このシュミットトリガ回路に
おいては、第1の負荷抵抗R1−1の値を変化させても
トリップ・ポイントが変化しない。
As is clear from the above, in this Schmitt trigger circuit, the trip point does not change even if the value of the first load resistor R1-1 is changed.

そしてトランジスタ15の最大コレクタ電流逸流すこと
が可能である。
Then, the maximum collector current of the transistor 15 can be diverted.

従って、パワートランジスタのドライブに適している。Therefore, it is suitable for driving power transistors.

また第2の負荷抵抗RL2はR工<: RI−2を満足
するような値でなければならないが、第2の出力線17
には第1の出力線16と反対の極性の出力が得られるの
で、利用価値が大きい。
Also, the second load resistance RL2 must have a value that satisfies R<: RI-2, but the second output line 17
Since an output with a polarity opposite to that of the first output line 16 can be obtained, it has great utility value.

以上、本考案の1実施例について述べたが、本考案は上
述に限定されるものではなく、更に変形可能なものであ
る。
Although one embodiment of the present invention has been described above, the present invention is not limited to the above description and can be further modified.

例えば、一方の電源線13を接地し、他方の電源線14
を+Vccとする場合にも適用可能である。
For example, one power line 13 is grounded and the other power line 14
It is also applicable to the case where is set to +Vcc.

また他方の電源線14を負レベルとする場合にも適用可
能である。
It is also applicable to the case where the other power supply line 14 is set to a negative level.

また第5の抵抗R5を省略して演算増幅器11の出力端
子をトランジスタ15のベースに直結してもよい。
Alternatively, the fifth resistor R5 may be omitted and the output terminal of the operational amplifier 11 may be directly connected to the base of the transistor 15.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のシュミットトリガ回路を示す回路図、第
2図は第1図のA点及びB点の状態を示す波形図、第3
図は本考案の1実施例に係わるシュミツ))リガ回路を
示す回路図、第4図は第3図のA−C点の状態を示す波
形図である。 尚図面に用いられている符号において、11は演算増幅
器、12は人力線、13は一方の直流電源線、14は他
方の直流電源線、15はトランジスタ、16は第1の出
力線、17は第2の出力線、18は入力信号、R1は第
1の抵抗、R2は第2の抵抗、R3は第3の抵抗、R4
は第4の抵抗、R5は第5の抵抗、RLIは第1の負荷
抵抗、RL2は第2の負荷抵抗である。
Figure 1 is a circuit diagram showing a conventional Schmitt trigger circuit, Figure 2 is a waveform diagram showing the states of points A and B in Figure 1, and Figure 3 is a circuit diagram showing a conventional Schmitt trigger circuit.
The figure is a circuit diagram showing a Schmidts) trigger circuit according to an embodiment of the present invention, and FIG. 4 is a waveform diagram showing the state at point A-C in FIG. 3. In the symbols used in the drawings, 11 is an operational amplifier, 12 is a human power line, 13 is one DC power line, 14 is the other DC power line, 15 is a transistor, 16 is a first output line, and 17 is a Second output line, 18 is the input signal, R1 is the first resistor, R2 is the second resistor, R3 is the third resistor, R4
is the fourth resistor, R5 is the fifth resistor, RLI is the first load resistor, and RL2 is the second load resistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 演算増幅器と、該演算増幅器の一方の入力端子に接続さ
れた入力線と、一方の直流電源線と前記演算増幅器の出
力端子との間に接続された第1の抵抗と、前記演算増幅
器の他方の入力端子と他方の直流電源線との間に接続さ
れた第2の抵抗と、ベースが前記演算増幅器の出力端子
に直接又は抵抗を介して接続されエミッタが前記一方の
直流電源線に接続されたトランジスタと、前記トランジ
スタのコレクタと前記演算増幅器の他方の入力端子との
間に接続された第3の抵抗と第1のダイオードとから成
る第1の直列回路と、前記演算増幅器の出力端子と前記
他方の入力端子との間に接続された第4の抵抗と第2の
ダイオードとがら戊る第2の直列回路と、前記トランジ
スタのコレクタと前記他方の直流電源線との間に接続さ
れた第1の負荷と、前記演算増幅器の出力端子と前記他
方の直流電源線との間に接続された第2の負荷とがら成
るシュミットトリガ回路。
an operational amplifier, an input line connected to one input terminal of the operational amplifier, a first resistor connected between one DC power supply line and an output terminal of the operational amplifier, and the other of the operational amplifier. a second resistor connected between the input terminal of the operational amplifier and the other DC power line; a base connected to the output terminal of the operational amplifier directly or via a resistor; and an emitter connected to the one DC power line; a third resistor and a first diode connected between the collector of the transistor and the other input terminal of the operational amplifier; and an output terminal of the operational amplifier; a second series circuit including a fourth resistor and a second diode connected between the other input terminal; and a second series circuit connected between the collector of the transistor and the other DC power supply line. 1 and a second load connected between the output terminal of the operational amplifier and the other DC power supply line.
JP988979U 1979-01-29 1979-01-29 Schmidt trigger circuit Expired JPS5844669Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP988979U JPS5844669Y2 (en) 1979-01-29 1979-01-29 Schmidt trigger circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP988979U JPS5844669Y2 (en) 1979-01-29 1979-01-29 Schmidt trigger circuit

Publications (2)

Publication Number Publication Date
JPS55109947U JPS55109947U (en) 1980-08-01
JPS5844669Y2 true JPS5844669Y2 (en) 1983-10-11

Family

ID=28821481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP988979U Expired JPS5844669Y2 (en) 1979-01-29 1979-01-29 Schmidt trigger circuit

Country Status (1)

Country Link
JP (1) JPS5844669Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828438U (en) * 1981-08-17 1983-02-24 株式会社ボッシュオートモーティブ システム temperature sensitive switch circuit

Also Published As

Publication number Publication date
JPS55109947U (en) 1980-08-01

Similar Documents

Publication Publication Date Title
JPS61500197A (en) Power transistor base drive circuit
JPS5844669Y2 (en) Schmidt trigger circuit
US6316978B1 (en) Comparator with process and temperature insensitive hysteresis and threshold potentials
JPS5914816Y2 (en) constant current circuit
JP2583198Y2 (en) Input device
JPH0615296Y2 (en) Overload detection circuit
JPH0749541Y2 (en) Transistor switch circuit
JPH0513064Y2 (en)
JPS645384Y2 (en)
JP3440482B2 (en) Switching circuit
JPS632888Y2 (en)
JP2586732B2 (en) Detection circuit
JPH0537549Y2 (en)
JPH0346574Y2 (en)
JPH10282158A (en) Current detection circuit
JPH0588566B2 (en)
JPS5831090Y2 (en) voltage detection circuit
JPH0262050B2 (en)
JPS61116410A (en) Electric current limit circuit of output transistor
JPH02119718U (en)
JPH0262052B2 (en)
JPS6135612A (en) Short-circuit protection circuit of contactless switch
JPH01100467A (en) Smoothing circuit
JPH0353804B2 (en)
JP2003218673A (en) OVERLOAD AND SHORT CIRCUIT PROTECTING CIRCUIT OF SLAVE FOR AS-i